RU2017139157A - Мажоритарный модуль - Google Patents
Мажоритарный модуль Download PDFInfo
- Publication number
- RU2017139157A RU2017139157A RU2017139157A RU2017139157A RU2017139157A RU 2017139157 A RU2017139157 A RU 2017139157A RU 2017139157 A RU2017139157 A RU 2017139157A RU 2017139157 A RU2017139157 A RU 2017139157A RU 2017139157 A RU2017139157 A RU 2017139157A
- Authority
- RU
- Russia
- Prior art keywords
- inputs
- majority
- elements
- combined
- connected respectively
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
- H03K19/23—Majority or minority circuits, i.e. giving output having the state of the majority or the minority of the inputs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/43—Majority logic or threshold decoding
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Hardware Redundancy (AREA)
Claims (1)
- Мажоритарный модуль, содержащий элемент И, элемент ИЛИ и девять мажоритарных элементов, причем вторые входы пятого, восьмого и объединенные третьи входы четвертого, восьмого мажоритарных элементов соединены соответственно с первым, четвертым и пятым информационными входами мажоритарного модуля, выходы i-го , (i+4)-го и r-го (r∈{4,8}) мажоритарных элементов подключены соответственно к вторым входам (i+1)-го, (i+5)-го и третьему входу (r-1)-го мажоритарных элементов, первый, второй входы и выход девятого мажоритарного элемента соединены соответственно с выходами третьего, седьмого мажоритарных элементов и выходом мажоритарного модуля, первый и второй настроечные входы которого подключены соответственно к объединенным первым входам первого, седьмого и объединенным первым входам шестого, восьмого мажоритарных элементов, отличающийся тем, что первый вход элемента ИЛИ, подключенного выходом к третьему входу девятого мажоритарного элемента, и первый вход элемента И, подключенного выходом к второму входу элемента ИЛИ, соединены соответственно с выходами первого и пятого мажоритарных элементов, а вторые входы первого, четвертого и объединенные третьи входы первого, пятого мажоритарных элементов, объединенные второй вход элемента И, третьи входы второго, шестого мажоритарных элементов подключены соответственно к первому, четвертому и второму, третьему информационным входам мажоритарного модуля, первый и второй настроечные входы которого соединены соответственно с объединенными первыми входами второго, четвертого и объединенными первыми входами третьего, пятого мажоритарных элементов.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2017139157A RU2697727C2 (ru) | 2017-11-10 | 2017-11-10 | Мажоритарный модуль |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2017139157A RU2697727C2 (ru) | 2017-11-10 | 2017-11-10 | Мажоритарный модуль |
Publications (3)
Publication Number | Publication Date |
---|---|
RU2017139157A true RU2017139157A (ru) | 2019-05-13 |
RU2017139157A3 RU2017139157A3 (ru) | 2019-05-28 |
RU2697727C2 RU2697727C2 (ru) | 2019-08-19 |
Family
ID=66548753
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
RU2017139157A RU2697727C2 (ru) | 2017-11-10 | 2017-11-10 | Мажоритарный модуль |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU2697727C2 (ru) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2758187C1 (ru) * | 2020-10-28 | 2021-10-26 | федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" | Логический модуль |
RU2757819C1 (ru) * | 2020-10-28 | 2021-10-21 | федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" | Мажоритарный модуль |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7129742B1 (en) * | 2005-02-23 | 2006-10-31 | The United States Of America As Represented By The National Security Agency | Majority logic circuit |
RU2300137C1 (ru) * | 2006-01-10 | 2007-05-27 | Государственное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" | Мажоритарный модуль |
RU2580801C1 (ru) * | 2015-03-17 | 2016-04-10 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" | Мажоритарный модуль |
RU2628117C1 (ru) * | 2016-05-18 | 2017-08-15 | Олег Александрович Козелков | Мажоритарный модуль "три из пяти" |
-
2017
- 2017-11-10 RU RU2017139157A patent/RU2697727C2/ru not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
RU2697727C2 (ru) | 2019-08-19 |
RU2017139157A3 (ru) | 2019-05-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
RU2008119742A (ru) | Логический преобразователь | |
RU2517720C1 (ru) | Логический преобразователь | |
RU2013134089A (ru) | Логический модуль | |
RU2017139157A (ru) | Мажоритарный модуль | |
RU2016108166A (ru) | Логический преобразователь | |
RU2016101771A (ru) | Мажоритарный элемент "5 и более из 9" | |
RU2005114133A (ru) | Мажоритарный модуль | |
RU2008119744A (ru) | Логический модуль | |
RU2015152646A (ru) | Логический модуль | |
RU2014114949A (ru) | Цифровой вычислительный синтезатор частотно-модулированных сигналов | |
RU2621376C1 (ru) | Логический модуль | |
RU2008119753A (ru) | Компаратор двоичных чисел | |
RU2017139647A (ru) | Логический преобразователь | |
RU2017139158A (ru) | Логический преобразователь | |
RU2013131885A (ru) | Ранговый фильтр | |
RU2003118068A (ru) | Мажоритарный модуль | |
RU2016109668A (ru) | Нулевой радиометр | |
RU2017142876A (ru) | Логический преобразователь | |
RU2015121980A (ru) | Однополюсный киловольтметр | |
RU2014128410A (ru) | Цифровой модулятор для силового преобразователя электромагнитного подшипника | |
RU2012114048A (ru) | Цифровой термометр | |
RU2017139660A (ru) | Устройство сравнения двоичных чисел | |
RU2013128883A (ru) | Способ интервального интегрирования напряжений | |
Arzybaev | IT IS DEVOTED TO THE JUBILEE OF ROZA AKNAZAROVA, DOCTOR OF ECONOMIC SCIENCES, PROFESSOR | |
UA129639U (uk) | Інформаційна система |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | The patent is invalid due to non-payment of fees |
Effective date: 20191111 |