[go: up one dir, main page]

RU2011304C1 - Устройство пространственной коммутации широкополосных сигналов - Google Patents

Устройство пространственной коммутации широкополосных сигналов Download PDF

Info

Publication number
RU2011304C1
RU2011304C1 SU864028399A SU4028399A RU2011304C1 RU 2011304 C1 RU2011304 C1 RU 2011304C1 SU 864028399 A SU864028399 A SU 864028399A SU 4028399 A SU4028399 A SU 4028399A RU 2011304 C1 RU2011304 C1 RU 2011304C1
Authority
RU
Russia
Prior art keywords
cmos transistors
communication
channels
type
type channels
Prior art date
Application number
SU864028399A
Other languages
English (en)
Inventor
Хофманн Рюдигер
Original Assignee
Сименс АГ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=6285143&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=RU2011304(C1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Сименс АГ filed Critical Сименс АГ
Application granted granted Critical
Publication of RU2011304C1 publication Critical patent/RU2011304C1/ru

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/09425—Multistate logic
    • H03K19/09429—Multistate logic one of the states being the high impedance or floating state
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q3/00—Selecting arrangements
    • H04Q3/42—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
    • H04Q3/52—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker using static devices in switching stages, e.g. electronic switching arrangements
    • H04Q3/521—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker using static devices in switching stages, e.g. electronic switching arrangements using semiconductors in the switching stages

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
  • Electronic Switches (AREA)
  • Static Random-Access Memory (AREA)
  • Logic Circuits (AREA)

Abstract

Изобретение относится к технике связи. Цель - повышение развязки коммутируемых линий. Устройство содержит два дешифратора 1 и 2, коммутационную матрицу 3, каждый элемент связи 4 которой содержит блок 5 памяти, трехстабильный ключ 6, логический элемент И - НЕ 7 и логический элемент ИЛИ - НЕ 8. Дешифраторы 1 и 2 выдают управляющие сигналы в линию, соответсвующую определенному адресу элемента и связи, в котором активизируется блок 5, и элемент 4 связи становиться проводящим. 1 ил.

Description

Изобретение относится к технике связи, конкретнее к устройствам коммутации, и может быть использовано в многоканальных системах связи.
Цель изобретения - повышение развязки коммутируемых линий.
На чертеже представлена структурная электрическая схема устройства пространственной коммутации широкополосных сигналов.
Устройство содержит первый и второй дешифраторы 1 и 2 и коммутационную матрицу 3, каждый элемент 4 связи которой содержит блок 5 памяти, трехстабильный ключ 6, логический элемент И-НЕ 7 и логический элемент ИЛИ-НЕ 8.
Устройство пространственной коммутации широкополосных сигналов работает следующим образом.
В оба управляющих дешифратора 1 и 2 может поступать по входным линиям ах, аy адрес строк элементов 4 связи или столбцов элементов 4 связи, общий для ряда матрицы 3 (строка или столбец) из точек связи, а по входным линиям сх, сy может поступать адресный тактовый сигнал, на основе которого они своевременно выдает управляющий сигнал в управляющую линию, соответствующую определенному адресу ряда элементов 4 связи.
Встреча управляющего сигнала строк и управляющего сигнала столбцов в точке пересечения соответствующей строки коммутационной матрицы 3 с соответствующим столбцом коммутационной матрицы 3 при установлении соответствующего соединения вызывает в таком случае активацию находящегося там удерживающего блока 5 памяти, например, блока 5 памяти Нij, что имеет своим следствием то, что становится проводящим элемент 4 связи, например, элемент 4 связи Кij управляемый соответствующим блоком 5 памяти (Нij).
С тем, чтобы при установлении соответствующего соединения снова стал запертым рассмотренный в примере элемент 4 связи Кij, достаточно чтобы дешифратор 2 столбцов DY выдал через свою управляющую линию Yj соответствующий управляющий сигнал столбцов без выдачи управляющего сигнала дешифратором 1 строк DX по своей управляющей линии строк хi; управляющий сигнал, появляющийся на синхронизирующем входе С блока 5 памяти Нij, относящемуся к элементу 4 связи КРij, вызывает в таком случае обратную установку блока 5 памяти Нij, что имеет своим следствием то, что запирается управляемый с ее помощью элемент 4 связи Кij.
Отдельные блоки 5 памяти . . . Нij. . . могут выдавать соответственно на одном своем выходе S'/UDD-/ сигнал, соответствующий потенциалу питания UDD интегральной схемы на КМОП-транзистора, или /USS-/ сигнал, соответствующий другому потенциалу питания USS /потенциал корпуса интегральной схемы на КМОП-транзисторах, а на своем другом выходе S''-соответственно другой (USS или UDD-/ сигнал.
Если в блоке 5 памяти Нij на управляющий вход S' элемента 4 связи Кij подключается потенциал USS, а на управляющий вход S потенциал UDD, то элемент 4 связи Кij оказывается в состоянии проключения; проявляющиеся на входе еj цифровые сигналы поступают тем самым, будучи усиленными в двухтактной выходной схеме на КМОП-транзисторах Трg, Тng, на выход аi, причем посредством элемента 4 связи Кij одновременно подавляется обратное действие выхода аi на вход еj.
Если в блоке 5 памяти Нij на управляющий вход S элемент 4 связи Кij подключается потенциал UDD, а на управляющий вход S''- потенциал USS, то элемент 4 связи Kij оказывается в своем состоянии запирания (с тремя состояниями), так что на выход аi не поступают никакие сигналы, появляющиеся на входе ej. При этом находящиеся в состоянии запирания элементы 4 КР11. . КРij. . . КРmn одновременно подавляют также и эффекты перекрестных помех между выходными линиями а1. . . аi. . . am и входными линиями е1. . . еj. . . еn через запертые точки связи устройства пространственной связи.
(56) ISS 84 Conferens Pepers 31 с 3 фиг. 14, 1984 г.

Claims (1)

  1. УСТРОЙСТВО ПРОСТРАНСТВЕННОЙ КОММУТАЦИИ ШИРОКОПОЛОСНЫХ СИГНАЛОВ, содержащее коммутационную матрицу, каждый элемент связи которой состоит из трехстабильного ключа, выполненного на КМОП-транзисторах с каналами p- и n-типа, стоки которых объединены, блоки памяти, прямые и инверсные выходы которых подключены к управляющим входам элементов связи, и дешифраторы, соответствующие выходы которых подключены к входам блоков памяти, отличающееся тем, что, с целью повышения развязки коммутируемых линий, в каждый элемент связи введены логические элементы И - НЕ и ИЛИ - НЕ, входы которых являются соответствующими входами элементов связи, а выходы логических элементов И - НЕ и ИЛИ - НЕ подключены к затворам КМОП-транзисторов с каналами p- и n-типа ключа, при этом логический элемент ИЛИ - НЕ выполнен на двух КМОП-транзисторах с каналами p-типа и двух КМОП-транзисторах с каналами n-типа, логический элемент И - НЕ выполнен на двух КМОП-транзисторах с каналами p-типа и двух КМОП-транзисторах с каналами n-типа, причем истоки соответствующих КМОП-транзисторов с каналами p- и n-типа логических элементов И - НЕ, ИЛИ - НЕ и трехстабильного ключа соединены с источником питания затворы соответствующих КМОП-транзисторов с каналами p- и n-типа логического элемента ИЛИ - НЕ являются первым управляющим входом элемента связи, вторым управляющим входом которого являются затворы соответствующих КМОП-транзисторов с каналами p- и n-типа логического элемента И - НЕ.
SU864028399A 1985-11-04 1986-10-28 Устройство пространственной коммутации широкополосных сигналов RU2011304C1 (ru)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE3539101 1985-11-04
DE853539101 1985-11-04

Publications (1)

Publication Number Publication Date
RU2011304C1 true RU2011304C1 (ru) 1994-04-15

Family

ID=6285143

Family Applications (1)

Application Number Title Priority Date Filing Date
SU864028399A RU2011304C1 (ru) 1985-11-04 1986-10-28 Устройство пространственной коммутации широкополосных сигналов

Country Status (11)

Country Link
US (1) US4746921A (ru)
EP (1) EP0222304A1 (ru)
JP (1) JPS62112495A (ru)
CN (1) CN1007203B (ru)
AU (1) AU581393B2 (ru)
FI (1) FI84958C (ru)
HU (1) HU194668B (ru)
LU (1) LU86456A1 (ru)
NO (1) NO864361L (ru)
RU (1) RU2011304C1 (ru)
ZA (1) ZA868352B (ru)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2098922C1 (ru) * 1985-10-22 1997-12-10 Сименс АГ Устройство коммутации широкополосных сигналов
LU86455A1 (de) * 1985-10-28 1986-11-13 Siemens Ag Breitbandsignal-raumkoppeleinrichtung
LU86788A1 (de) * 1986-06-19 1987-07-24 Siemens Ag Breitbandsignal-koppeleinrichtung
LU86787A1 (de) * 1986-06-19 1987-07-24 Siemens Ag Breitbandsignal-koppeleinrichtung
LU86790A1 (de) * 1986-09-17 1987-07-24 Siemens Ag Breitbandsignal-koppeleinrichtung
LU87431A1 (de) * 1988-06-08 1989-06-14 Siemens Ag Breitbandsignal-koppeleinrichtung
EP0354254B1 (de) 1988-08-08 1993-12-01 Siemens Aktiengesellschaft Breitbandsignal-Koppeleinrichtung
US5055836A (en) * 1988-12-07 1991-10-08 Siemens Aktiengesellschaft Wideband solid-state analog switch
DE58906174D1 (de) * 1989-03-31 1993-12-16 Siemens Ag Breitbandsignal-Koppeleinrichtung.
FR2650452B1 (fr) * 1989-07-27 1991-11-15 Sgs Thomson Microelectronics Point de croisement pour matrice de commutation
US5319261A (en) * 1992-07-30 1994-06-07 Aptix Corporation Reprogrammable interconnect architecture using fewer storage cells than switches
JP3494469B2 (ja) * 1994-05-26 2004-02-09 株式会社ルネサステクノロジ フィールドプログラマブルゲートアレイ
US5928708A (en) * 1996-09-13 1999-07-27 Hansmire; Kenny Positive identification and protection of documents using inkless fingerprint methodology

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2421002C3 (de) * 1974-04-30 1980-07-03 Siemens Ag, 1000 Berlin Und 8000 Muenchen Nachrichtenvermittlungssystem
JPS5169908A (en) * 1974-12-16 1976-06-17 Hitachi Ltd Tsuwaromono seigyohoshiki
DE2644401C2 (de) * 1976-10-01 1978-08-24 Standard Elektrik Lorenz Ag, 7000 Stuttgart Elektronischer Schalter
US4217502A (en) * 1977-09-10 1980-08-12 Tokyo Shibaura Denki Kabushiki Kaisha Converter producing three output states
US4417245A (en) * 1981-09-02 1983-11-22 International Business Machines Corp. Digital space division exchange
EP0102670A3 (en) * 1982-09-03 1984-07-04 Lsi Logic Corporation Tri-state circuit element
JPS59134918A (ja) * 1983-01-24 1984-08-02 Toshiba Corp ラツチ回路
RU2098922C1 (ru) * 1985-10-22 1997-12-10 Сименс АГ Устройство коммутации широкополосных сигналов
LU86455A1 (de) * 1985-10-28 1986-11-13 Siemens Ag Breitbandsignal-raumkoppeleinrichtung

Also Published As

Publication number Publication date
LU86456A1 (de) 1986-11-13
NO864361D0 (no) 1986-10-31
AU581393B2 (en) 1989-02-16
FI864466A (fi) 1987-05-05
ZA868352B (en) 1987-06-24
FI84958B (fi) 1991-10-31
HU194668B (en) 1988-02-29
CN86107155A (zh) 1987-05-06
HUT41930A (en) 1987-05-28
FI84958C (fi) 1992-02-10
NO864361L (no) 1987-05-05
JPS62112495A (ja) 1987-05-23
CN1007203B (zh) 1990-03-14
EP0222304A1 (de) 1987-05-20
AU6465286A (en) 1987-05-07
US4746921A (en) 1988-05-24
FI864466A0 (fi) 1986-11-03

Similar Documents

Publication Publication Date Title
RU2011304C1 (ru) Устройство пространственной коммутации широкополосных сигналов
US5319604A (en) Circuitry and method for selectively switching negative voltages in CMOS integrated circuits
US7366274B2 (en) Bidirectional shift register
US5909247A (en) Solid-state image pickup apparatus
US4801936A (en) Broadband signal switching apparatus
US4472821A (en) Dynamic shift register utilizing CMOS dual gate transistors
US4897645A (en) Broadband signal switching equipment
KR910008424A (ko) 검사회로를 갖는 반도체 집적회로 장치
US4745409A (en) Broadband signal space switching device
US6020871A (en) Bidirectional scanning circuit
US4395646A (en) Logic performing cell for use in array structures
USRE35483E (en) Switching matrix crosspoint
US5327022A (en) Multiplexer circuit less liable to malfunction
RU2098922C1 (ru) Устройство коммутации широкополосных сигналов
US5481125A (en) Compact CMOS analog crosspoint switch matrix
RU2105428C1 (ru) Способ коммутации широкополосных сигналов и устройство для его реализации
JP2554605B2 (ja) 広帯域信号結合装置
US4963863A (en) Broadband signal switching equipment
RU1838888C (ru) Устройство коммутации широкополосных сигналов
JPH0795017A (ja) レベルシフタ
US6300801B1 (en) Or gate circuit and state machine using the same
EP0753940A1 (en) Method and device for softdriving an array of logic gates
EP0397093B1 (en) Broadband space switch using path sensitizing
US6630846B2 (en) Modified charge recycling differential logic
US6661257B2 (en) Method for clocking charge recycling differential logic