RU2006945C1

RU2006945C1 - Integrator of direct current

Info

Publication number: RU2006945C1
Authority: RU
Inventors: А.А. Федосов
Original assignee: Головное конструкторское бюро научно-производственного объединения "Энергия" им.акад.С.П.Королева
Priority date: 1990-08-08
Filing date: 1990-08-08
Publication date: 1994-01-30

Abstract

FIELD: measuring devices. SUBSTANCE: device has current-to-frequency converter 1, pulse counters 2, 4, pulse oscillator 3. EFFECT: increased functional capabilities. 2 dwg

Description

Изобретение относится к средствам измерительной и преобразовательной техники и может быть использовано в системах измерения в качестве интегратора постоянного тока (напряжения). The invention relates to measuring and conversion equipment and can be used in measurement systems as an integrator of direct current (voltage).

Известны аналого-цифровые интеграторы, например счетчик ампер-часов, содержащий последовательно соединенные преобразователь тока (напряжения) в частоту (ПНЧ) и счетчик импульсов [1,2] . Такие интеграторы могут иметь практически любое время интегрирования (за счет необходимого изменения емкости счетчика) при умеренных массо-габаритных характеристиках. Known analog-to-digital integrators, for example, an ampere-hour meter, containing a series-connected current (voltage) to frequency (VLF) converter and a pulse counter [1,2]. Such integrators can have almost any integration time (due to the necessary change in the counter capacity) with moderate weight and size characteristics.

Однако за счет дрейфа аналогового интегратора, лежащего в основе ПНЧ, такие интеграторы в целом также имеют дрейф. Ошибка интегрирования за счет дрейфа в ряде систем может достигать недопустимого значения, особенно в системах, работающих кратковременно и длительно, находящихся в режиме ожидания. К числу таких систем относятся, например, автономные системы телеметрии, управления и т. п. , находящиеся на удаленных, труднодоступных необслуживаемых пунктах, на борту спутников и т. п. Надежность и ресурс работы таких систем в значительной степени определяются работоспособностью источников питания, т. е. аккумуляторных батарей (АБ). Ресурс работы АБ (и надежность работы системы в целом) снижается от их перезаряда, недозаряда и несвоевременного проведения восстановительных циклов заряда-разряда. Даже незначительный дрейф интегратора, длительное время контролирующего энергии (ампер-часы) АБ, может привести к абсурдному результату измерения, когда под зарядку может быть поставлена АБ, имеющая значительный запас энергии или, когда не встает на зарядку полностью разряженная АБ. Точное знание заряженности АБ позволяет увеличить ее ресурс в 1,5-2 раза. However, due to the drift of the analog integrator underlying the VLF, such integrators as a whole also have a drift. The integration error due to drift in a number of systems can reach an unacceptable value, especially in systems operating for short and long periods of time, and in standby mode. Such systems include, for example, autonomous telemetry, control systems, etc., located at remote, inaccessible unattended points, on board satellites, etc. The reliability and service life of such systems are largely determined by the operability of power sources, t i.e., rechargeable batteries (AB). The life of the battery (and the reliability of the system as a whole) is reduced from their overcharging, undercharging and untimely conducting charge-discharge recovery cycles. Even a slight drift of the integrator, which monitors the energy (ampere-hours) of the battery for a long time, can lead to an absurd measurement result when a battery with a significant energy supply can be put on charge or when a fully discharged battery does not start charging. Accurate knowledge of the battery charge allows you to increase its life by 1.5-2 times.

Цель изобретения - исключить дрейф при отсутствии входного сигнала. The purpose of the invention is to eliminate drift in the absence of an input signal.

На фиг. 1 приведена блок-схема предложенного интегратора; на фиг. 2 - осциллограммы напряжений. In FIG. 1 shows a block diagram of a proposed integrator; in FIG. 2 - voltage waveforms.

Выход ПНЧ 1 связан со счетным входом С счетчика 2 импульсов. Генератор 3 импульсов связан со счетным входом С второго счетчика 4 импульсов. Выход ПНЧ дополнительно связан с входом R сброса счетчика 4 импульсов. Выход последнего разряда счетчика 4 импульсов связан с управляющими входами V счетчиков 2 и 4 импульсов. The output of the IF 1 is connected to the counting input C of the counter 2 pulses. The pulse generator 3 is connected to the counting input C of the second counter 4 pulses. The output of the IF is additionally connected to the input R of the reset counter 4 pulses. The output of the last discharge of the counter 4 pulses associated with the control inputs V of the counters 2 and 4 pulses.

На фиг. 2а приведена осциллограмма выходных импульсов ПНЧ 1 при разных значениях входного напряжения, на фиг. 2б - осциллограмма напряжения на выходе последнего разряда счетчика 4 импульсов, на фиг. 2а - условное состояние счетчика 2 импульсов (процесс интегрирования). In FIG. 2a shows the waveform of the output pulses of the IF 1 at different values of the input voltage, in FIG. 2b is a waveform of the voltage at the output of the last discharge of the counter 4 pulses, in FIG. 2a - conditional state of the counter 2 pulses (integration process).

Можно условно принять, что первые три импульса на фиг. 2а сформированы ПНЧ 1 при некотором входном напряжении U_вх, последующие три импульса сформированы за счет дрейфа ПНЧ при отсутствии входного сигнала (или пренебрежимо малом его значении), а последние три импульса сформированы ПНЧ при значительном входном сигнале.It can be conditionally assumed that the first three pulses in FIG. 2a, VFDs 1 are generated at some input voltage U _I , the next three pulses are generated due to VFD drift in the absence of an input signal (or its negligible value), and the last three pulses are generated by VFDs with a significant input signal.

Работает устройство следующим образом. The device operates as follows.

Импульс ПНЧ 1 поступают на вход С счетчика 2 и суммируются в нем только в том случае, если на управляющем входе V имеется логический "0". Этот режим счета импульсов поддерживается за счет того, что счетчик 4 постоянно сбрасывается в ноль по входу R импульсами с ПНЧ. Таким образом, первые три импульса на фиг. 2а записываются в счетчик 2, что соответствующим образом отображено на фиг. 2в в виде трех ступенек на осциллограмме. The IF 1 pulse is fed to input C of counter 2 and summed in it only if there is a logical "0" at control input V. This pulse counting mode is maintained due to the fact that the counter 4 is constantly reset to zero at the input R by pulses from the IF. Thus, the first three pulses in FIG. 2a are recorded in counter 2, which is accordingly displayed in FIG. 2c in the form of three steps on the oscillogram.

При входном напряжении, равном нулю, период следования импульсов Т с ПНЧ 1 возрастает и при Т_i > Т_o, где Т_o - время счета счетчика 4 импульсов (от момента снятия сигнала сброса с входа R до момента появления единицы в старшем разряде), на входе V счетчиков 2 и 4 появляется логическая "1", запрещающая счет импульсов обоим счетчикам. Такое состояние счетчиков 2 и 4 поддерживается сколь угодно долго (до прихода очередного импульса с выхода ПНЧ 1). Очередной (четвертый на фиг. 2а) импульс не сосчитан счетчиком 2, так как на его управляющем входе V в момент прихода импульса имеет место запрещающий потенциал. Но с этого момента счетчик 4 обнуляется и запрещающий потенциал снимается, Счетчики 2 и 4 готовы принимать импульсы. Однако через время Т_o после пропадания четвертого импульса за счет суммирования импульсов с генератора 3 счетчик 4 вновь выставляет единицу на управляющих входах V и вновь запрещает счет импульсов счетчиками 2 и 4.When the input voltage is equal to zero, the pulse repetition period T with VLF 1 increases and at T _i > T _o , where T _o is the counting time of the counter 4 pulses (from the moment of removal of the reset signal from input R to the moment the unit appears in the high order), at the input of V counters 2 and 4, a logical "1" appears, prohibiting the counting of pulses to both counters. This state of counters 2 and 4 is maintained as long as you like (until the next pulse arrives from the output of the IF 1). The next (fourth in Fig. 2a) pulse is not counted by counter 2, since at its moment of arrival of the pulse there is a inhibitory potential. But from this moment on, counter 4 is reset and the inhibitory potential is removed. Counters 2 and 4 are ready to receive pulses. However, after the time T _o after the disappearance of the fourth pulse due to the summation of the pulses from the generator 3, the counter 4 again sets the unit at the control inputs V and again prohibits the counting of pulses by the counters 2 and 4.

Пятый импульс с ПНЧ 1 также не принят счетчиком 2. Аналогичная ситуация создается и для шестого импульса. При этом состояние счетчика 2 трижды не изменяется (фиг. 2в). Седьмой импульс, пришедший после шестого, через время Т_i < Т_o принят счетчиком 2, счетчик 4 при этом обнуляется. Последующие импульсы ПНЧ, для которых Т_i<Т_o также приняты счетчиком 2 (фиг. 2в).The fifth pulse with VLF 1 is also not received by counter 2. A similar situation is created for the sixth pulse. At the same time, the state of counter 2 does not change three times (Fig. 2c). The seventh pulse, which arrived after the sixth, after a time T _i <Т _{o is} received by counter 2, counter 4 is reset to zero. Subsequent VLF pulses for which T _i <T _{o are} also received by counter 2 (Fig. 2c).

Таким образом, при принебрежимо малом входном сигнале U_вх и при его отсутствии (U_вх = 0), когда Т_i>Т_o, счет импульсов счетчиком 2 не производится, т. е. выходной сигнал предложенного интегратора не изменяется. Для такого режима работы интегратора это соответствует полному отсутствию дрейфа. Это свойство и является новым техническим эффектом для заявленного интегратора. Причем изменением Т_o можно влиять на диапазон входных сигналов U_вх = 0 ±U_вх мин, в котором исключается дрейф интегратора.Thus, with a negligible input signal U _in and in its absence (U _in = 0), when T _i > T _o , pulse counting by counter 2 is not performed, i.e., the output signal of the proposed integrator does not change. For this mode of operation of the integrator, this corresponds to the complete absence of drift. This property is a new technical effect for the claimed integrator. Moreover, by changing T _o it is possible to influence the range of input signals U _in = 0 ± U _in min, in which the integrator drift is excluded.

Применение такого интегратора на изделиях предприятия в автономных системах с аккумуляторным питанием позволяет объективно прогнозировать время работы АБ между циклами заряда и увеличить время работы АБ между восстановительными циклами заряда-разряда АБ, что продлевает ресурс работы АБ. The use of such an integrator on the enterprise’s products in autonomous systems with battery power makes it possible to objectively predict the operating time of the batteries between charge cycles and increase the battery life between recovery cycles of charge-discharge batteries, which extends the life of the battery.

Интегратор может быть использован в любых системах измерения, где циклы работы (наличие входного сигнала) разделены между собой значительными промежутками времени, между которыми измеряемый сигнал равен нулю или пренебрежимо мал. (56) 1. Электронная техника в автоматике. / Под ред. Ю. И. Конева, вып. 10, М. , 1978, с. 175. The integrator can be used in any measurement system where the operation cycles (the presence of an input signal) are separated by significant time intervals between which the measured signal is zero or negligible. (56) 1. Electronic technology in automation. / Ed. Yu. I. Koneva, vol. 10, M., 1978, p. 175.

2. Авторское свидетельство СССР N 244726, кл. G 06 G 7/18, 1968. 2. USSR author's certificate N 244726, cl. G 06 G 7/18, 1968.

Claims

DC INTEGRATOR (VOLTAGE), comprising a series-connected current (voltage) to frequency converter, the input of which is an integrator input, and a pulse counter, characterized in that an additional counter is introduced into it, the high-order output of which is connected to the count control inputs of both counters, and the counting input and the reset input of the additional counter are connected to the outputs of the pulse generator and the current (voltage) to frequency converter, respectively.