[go: up one dir, main page]

RU2003136457A - METHOD FOR PRODUCING SILICON-ON-INSULATOR STRUCTURES - Google Patents

METHOD FOR PRODUCING SILICON-ON-INSULATOR STRUCTURES Download PDF

Info

Publication number
RU2003136457A
RU2003136457A RU2003136457/28A RU2003136457A RU2003136457A RU 2003136457 A RU2003136457 A RU 2003136457A RU 2003136457/28 A RU2003136457/28 A RU 2003136457/28A RU 2003136457 A RU2003136457 A RU 2003136457A RU 2003136457 A RU2003136457 A RU 2003136457A
Authority
RU
Russia
Prior art keywords
silicon wafer
carried out
substrate
hours
implanted layer
Prior art date
Application number
RU2003136457/28A
Other languages
Russian (ru)
Other versions
RU2265255C2 (en
Inventor
Ирина Вениаминовна Антонова (RU)
Ирина Вениаминовна Антонова
Нина Владимировна Дудченко (RU)
Нина Владимировна Дудченко
Данил Валерьевич Николаев (RU)
Данил Валерьевич Николаев
Владимир Павлович Попов (RU)
Владимир Павлович Попов
Original Assignee
Институт физики полупроводников Объединенного Института физики полупроводников Сибирского отделени РАН (RU)
Институт физики полупроводников Объединенного Института физики полупроводников Сибирского отделения РАН
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Институт физики полупроводников Объединенного Института физики полупроводников Сибирского отделени РАН (RU), Институт физики полупроводников Объединенного Института физики полупроводников Сибирского отделения РАН filed Critical Институт физики полупроводников Объединенного Института физики полупроводников Сибирского отделени РАН (RU)
Priority to RU2003136457/28A priority Critical patent/RU2265255C2/en
Publication of RU2003136457A publication Critical patent/RU2003136457A/en
Application granted granted Critical
Publication of RU2265255C2 publication Critical patent/RU2265255C2/en

Links

Landscapes

  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Element Separation (AREA)

Claims (15)

1. Способ получения структур кремний-на-изоляторе, заключающийся в том, что в пластину кремния осуществляют имплантацию водорода, затем проводят химическую обработку пластины кремния и подложки, затем пластину кремния соединяют с подложкой, сращивают и расслаивают по имплантированному слою пластины, перенося отсеченный слой кремния на подложку, после расслоения по имплантированному слою пластины проводят отжиг, отличающийся тем, что также проводят дополнительный отжиг в атмосфере сухого кислорода, или влажного кислорода, или азота.1. The method of obtaining structures of silicon-on-insulator, which consists in the fact that hydrogen implantation is carried out in a silicon wafer, then the silicon wafer and the substrate are chemically treated, then the silicon wafer is connected to the substrate, spliced and layered over the implanted layer of the wafer, transferring the cut-off layer silicon on the substrate, after delamination along the implanted layer of the plate, annealing is carried out, characterized in that they also conduct additional annealing in an atmosphere of dry oxygen, or wet oxygen, or nitrogen. 2. Способ по п.1, отличающийся тем, что отжиг после расслоения по имплантированному слою пластины проводят при 1100°С длительностью 0,5-1 ч.2. The method according to claim 1, characterized in that the annealing after delamination along the implanted layer of the plate is carried out at 1100 ° C for a duration of 0.5-1 hours 3. Способ по п.1, отличающийся тем, что имплантацию водорода в пластину кремния осуществляют через предварительно выращенный тонкий слой (20-50 нм) окисла кремния, который затем убирают, при этом для имплантации используют ионы водорода H2+ дозой (2,5-5)·1016 см-2.3. The method according to claim 1, characterized in that the implantation of hydrogen into a silicon wafer is carried out through a pre-grown thin layer (20-50 nm) of silicon oxide, which is then removed, while hydrogen ions H 2 + are used for implantation (2, 5-5) 10 16 cm -2 . 4. Способ по п.2, отличающийся тем, что имплантацию водорода в пластину кремния осуществляют через предварительно выращенный тонкий слой (20-50 нм) окисла кремния, который затем убирают, при этом для имплантации используют ионы водорода Н2+ дозой (2,5-5)·1016 см-2.4. The method according to claim 2, characterized in that the implantation of hydrogen in a silicon wafer is carried out through a pre-grown thin layer (20-50 nm) of silicon oxide, which is then removed, while hydrogen ions H 2 + are used for implantation (2, 5-5) 10 16 cm -2 . 5. Способ по п.1, отличающийся тем, что сращивание пластины кремния и подложки, расслоение по имплантированному слою пластины кремния осуществляют в температурном интервале 300-600°С длительностью 0,5-2 ч, при этом в качестве подложки используют пластину кремния с выращенным термическим окислом кремния толщиной 0,2-0,5 мкм.5. The method according to claim 1, characterized in that the fusion of the silicon wafer and the substrate, the delamination along the implanted layer of the silicon wafer is carried out in a temperature range of 300-600 ° C for a duration of 0.5-2 hours, while a silicon wafer is used as a substrate grown thermal silicon oxide with a thickness of 0.2-0.5 microns. 6. Способ по п.2, отличающийся тем, что сращивание пластины кремния и подложки, расслоение по имплантированному слою пластины кремния осуществляют в температурном интервале 300-600°С длительностью 0,5-2 ч, при этом в качестве подложки используют пластину кремния с выращенным термическим окислом кремния толщиной 0,2-0,5 мкм.6. The method according to claim 2, characterized in that the fusion of the silicon wafer and the substrate, the delamination along the implanted layer of the silicon wafer is carried out in the temperature range of 300-600 ° C for a duration of 0.5-2 hours, while a silicon wafer is used as a substrate grown thermal silicon oxide with a thickness of 0.2-0.5 microns. 7. Способ по п.3, отличающийся тем, что сращивание пластины кремния и подложки, расслоение по имплантированному слою пластины кремния осуществляют в температурном интервале 300-600°С длительностью 0,5-2 ч, при этом в качестве подложки используют пластину кремния с выращенным термическим окислом кремния толщиной 0,2-0,5 мкм.7. The method according to claim 3, characterized in that the fusion of the silicon wafer and the substrate, the delamination along the implanted layer of the silicon wafer is carried out in the temperature range of 300-600 ° C for a duration of 0.5-2 hours, while a silicon wafer is used as a substrate grown thermal silicon oxide with a thickness of 0.2-0.5 microns. 8. Способ по п.4, отличающийся тем, что сращивание пластины кремния и подложки, расслоение по имплантированному слою пластины кремния осуществляют в температурном интервале 300-600°С длительностью 0,5-2 ч, при этом в качестве подложки используют пластину кремния с выращенным термическим окислом кремния толщиной 0,2-0,5 мкм.8. The method according to claim 4, characterized in that the fusion of the silicon wafer and the substrate, the delamination along the implanted layer of the silicon wafer is carried out in the temperature range of 300-600 ° C for a duration of 0.5-2 hours, while a silicon wafer is used as a substrate grown thermal silicon oxide with a thickness of 0.2-0.5 microns. 9. Способ по п.1, отличающийся тем, что соединение и сращивание пластины кремния и подложки осуществляют в вакууме при давлении 10-105 Па, дальнейшее сращивание и расслоение по имплантированному слою пластины кремния осуществляют в температурном интервале 300-600°С длительностью 0,5-2 ч, при этом в качестве подложки используют пластину кремния с выращенным термическим окислом кремния толщиной 0,2-0,5 мкм.9. The method according to claim 1, characterized in that the connection and splicing of the silicon wafer and the substrate are carried out in vacuum at a pressure of 10-10 5 Pa, further splicing and delamination along the implanted layer of the silicon wafer is carried out in a temperature range of 300-600 ° C with a duration of 0 , 5-2 hours, while a silicon wafer with grown 0.2–0.5 μm thick thermal silicon oxide is used as a substrate. 10. Способ по п.2, отличающийся тем, что соединение и сращивание пластины кремния и подложки осуществляют в вакууме при давлении 10-105 Па, дальнейшее сращивание и расслоение по имплантированному слою пластины кремния осуществляют в температурном интервале 300-600°С длительностью 0,5-2 ч, при этом в качестве подложки используют пластину кремния с выращенным термическим окислом кремния толщиной 0,2-0,5 мкм.10. The method according to claim 2, characterized in that the bonding and splicing of the silicon wafer and the substrate is carried out in vacuum at a pressure of 10-10 5 Pa, further splicing and delamination along the implanted layer of the silicon wafer is carried out in a temperature range of 300-600 ° C with a duration of 0 , 5-2 hours, while a silicon wafer with grown 0.2–0.5 μm thick thermal silicon oxide is used as a substrate. 11. Способ по п.3, отличающийся тем, что соединение и сращивание пластины кремния и подложки осуществляют в вакууме при давлении 10-105 Па, дальнейшее сращивание и расслоение по имплантированному слою пластины кремния осуществляют в температурном интервале 300-600°С длительностью 0,5-2 ч, при этом в качестве подложки используют пластину кремния с выращенным термическим окислом кремния толщиной 0,2-0,5 мкм.11. The method according to claim 3, characterized in that the bonding and splicing of the silicon wafer and the substrate is carried out in vacuum at a pressure of 10-10 5 Pa, further splicing and delamination along the implanted layer of the silicon wafer is carried out in a temperature range of 300-600 ° C with a duration of 0 , 5-2 hours, while a silicon wafer with grown 0.2–0.5 μm thick thermal silicon oxide is used as a substrate. 12. Способ по п.4, отличающийся тем, что соединение и сращивание пластины кремния и подложки осуществляют в вакууме при давлении 10-105 Па, дальнейшее сращивание и расслоение по имплантированному слою пластины кремния осуществляют в температурном интервале 300-600°С длительностью 0,5-2 ч, при этом в качестве подложки используют пластину кремния с выращенным термическим окислом кремния толщиной 0,2-0,5 мкм.12. The method according to claim 4, characterized in that the connection and splicing of the silicon wafer and the substrate is carried out in vacuum at a pressure of 10-10 5 Pa, further splicing and delamination along the implanted layer of the silicon wafer is carried out in a temperature range of 300-600 ° C with a duration of 0 , 5-2 hours, while a silicon wafer with grown 0.2–0.5 μm thick thermal silicon oxide is used as a substrate. 13. Способ по любому из пп.1-12, отличающийся тем, что дополнительный отжиг проводят в атмосфере сухого кислорода после отжига, который следует за расслоением, и проводят его при температуре 1100°С в течение 0,5-2 ч.13. The method according to any one of claims 1 to 12, characterized in that the additional annealing is carried out in an atmosphere of dry oxygen after annealing, which follows the separation, and it is carried out at a temperature of 1100 ° C for 0.5-2 hours 14. Способ по любому из пп.1-12, отличающийся тем, что дополнительный отжиг проводят в атмосфере влажного кислорода после отжига, который следует за расслоением, и проводят его при температуре 1200°С в течение 0,5-2 ч.14. The method according to any one of claims 1 to 12, characterized in that the additional annealing is carried out in an atmosphere of moist oxygen after annealing, which follows the separation, and is carried out at a temperature of 1200 ° C for 0.5-2 hours 15. Способ по любому из пп.1-12, отличающийся тем, что дополнительный отжиг проводят в атмосфере азота после отжига, который следует за расслоением, и проводят его при температуре 1200°С в течение 0,5-2 ч.15. The method according to any one of claims 1 to 12, characterized in that the additional annealing is carried out in a nitrogen atmosphere after annealing, which follows the separation, and is carried out at a temperature of 1200 ° C for 0.5-2 hours
RU2003136457/28A 2003-12-16 2003-12-16 Method for producing silicon-on-insulator structure RU2265255C2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2003136457/28A RU2265255C2 (en) 2003-12-16 2003-12-16 Method for producing silicon-on-insulator structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2003136457/28A RU2265255C2 (en) 2003-12-16 2003-12-16 Method for producing silicon-on-insulator structure

Publications (2)

Publication Number Publication Date
RU2003136457A true RU2003136457A (en) 2005-05-20
RU2265255C2 RU2265255C2 (en) 2005-11-27

Family

ID=35820357

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2003136457/28A RU2265255C2 (en) 2003-12-16 2003-12-16 Method for producing silicon-on-insulator structure

Country Status (1)

Country Link
RU (1) RU2265255C2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2497231C1 (en) * 2012-04-19 2013-10-27 Федеральное государственное бюджетное учреждение науки Институт физики полупроводников им. А.В. Ржанова Сибирского отделения Российской академии наук (ИФП СО РАН) Method for making silicon-on-insulator structure
RU2498450C1 (en) * 2012-04-26 2013-11-10 Федеральное государственное бюджетное учреждение науки Институт физики полупроводников им. А.В. Ржанова Сибирского отделения Российской академии наук (ИФП СО РАН) Method for making silicon-on-insulator structure
RU2581443C1 (en) * 2015-03-30 2016-04-20 Федеральное государственное бюджетное учреждение "Национальный исследовательский центр "Курчатовский институт" Semiconductor-on-insulator structure and method of making same
RU2633437C1 (en) * 2016-08-01 2017-10-12 Федеральное государственное бюджетное учреждение "Национальный исследовательский центр "Курчатовский институт" Semiconductor-on-insulator structure and method of its manufacturing

Also Published As

Publication number Publication date
RU2265255C2 (en) 2005-11-27

Similar Documents

Publication Publication Date Title
TWI721091B (en) Composite substrate and manufacturing method of composite substrate
CN103262231B (en) Semiconductor-on-glass base material with strengthening layer and preparation method thereof
US7022585B2 (en) Method for making thin film devices intended for solar cells or silicon-on-insulator (SOI) applications
US20030003679A1 (en) Creation of high mobility channels in thin-body SOI devices
US7112515B2 (en) Method of making a hybrid substrate having a thin silicon carbide membrane layer
RU2217842C1 (en) Method for producing silicon-on-insulator structure
JP2008505482A5 (en)
TW201225158A (en) Oxygen plasma conversion process for preparing a surface for bonding
EP1993127A3 (en) Manufacturing method of soi substrate and manufacturing method of semiconductor device
WO2007111008A1 (en) Method for transferring semiconductor element, method for manufacturing semiconductor device, and semiconductor device
EP1978554A3 (en) Method for manufacturing semiconductor substrate comprising implantation and separation steps
JP2006041526A5 (en)
JPH07111940B2 (en) Method for joining semiconductor substrates
JP2014510391A (en) Method for permanently bonding wafers
WO2009140116A3 (en) Solar cell spin-on based process for simultaneous diffusion and passivation
TW201019395A (en) Method of fabricating thin film device
TW201225162A (en) Method for manufacturing semiconductor device
RU2003136457A (en) METHOD FOR PRODUCING SILICON-ON-INSULATOR STRUCTURES
JP4880156B2 (en) High oxygen sensitive silicon layer and manufacturing method thereof
CN1773677A (en) Semiconductor substrate and manufacturing method thereof
WO2021201220A1 (en) Composite substrate and production method therefor
US9484487B2 (en) Method for fabricating thin photovoltaic cells
EP1965413A1 (en) Method for manufacturing soi substrate, and soi substrate
JP5424445B2 (en) Semiconductor substrate manufacturing method and semiconductor substrate
JP2010525598A (en) Manufacturing method of composite material wafer and corresponding composite material wafer

Legal Events

Date Code Title Description
MM4A The patent is invalid due to non-payment of fees

Effective date: 20101217