RU1781823C - Система бинарного кодировани и декодировани сигналов - Google Patents

Abstract

Изобретение относитс  k вычислительной технике. Его использование дл  кодировани  и декодировани  телевизионных и речевых сигналов позвол ет повысить быстродействие и точность системы. Передающа  сторона 1 содержит аналого-цифровой преобразователь 4, кодер 6 выходного CHI нала и блоки 8,9 пам ти Приемна  сторона 2 содержит блок 11 пам ти и блок 13 восстановлени . Благодар  введению на передающей стороне 1 блока 5 дешифрации и кодера 7 предсказанного значени  выборки , а на приемной стороне 2 - кодера 10 предсказанного значени  выборки и блока 12 пам ти, в системе обеспечиваетс  представление каждой выборки одним двоичным разр дом с применением перестраиваемых шкал квантовани .9 ил.

Description

Фиг i

Изобретение относитс  к вычислительной технике и может использоватьс  при кодировании и декодировании телевизионных и речевых сигналов.

Известна система кодировани  и декодировани  сигналов, в которой передающа  сторона содержит последовательно соединенные компаратор, триггер и первый местный декодер, состо щий из последовательно соединенных регистра сдвига, логического б,лок|, слогового фильтра , сумматора, усилител  , амплитудно-импульсного модул тора и интегратора, соединенного с одним из входов компаратора , а приемна  сторона содержит второй местный декодер, аналогичный первому.

Недостатком этой системы  вл етс  низкое быстродействие.

Наиболее близкой по технической сущности к за вл емому изобретению  вл етс  система, содержаща  канал св зи, на передающей стороне - аналого-цифровой преобразователь , информационный вход которого  вл етс  информационным входом системы, выходы аналого-цифрового преобразовател  соединены с первыми входами кодера выходного сигнала, первый и второй блоки пам ти, на приемной стороне - первый блок пам ти м блок восстановлени  сигнала, выход которого  вл етс  выходом системы 2.

Недостатком системы  вл етс  низкое быстродействие, обусловленное последовательной передачей по каналам св зи отдельных разр дов многоразр дных кодов выборок, и невысока  точность преобразовани , ограниченна  допустимой частотой формировани  отсчетов при данном способе передачи информации и заданной полосе пропускани  каналов св зи.

Целью изобретени   вл етс  повышение быстродействи  и точности системы за счет сокращени  времени, затрачиваемого на кодирование каждой выборки, представлени  каждой выборки одним двоичным разр дом, и применением при кодировании перестраиваемых шкал квантовани ,

На фиг.1 приведена структурна  схема системы; на фиг.2 - структура блока дешифрации; на фиг.З - структура кодера выходного сигнала; на фиг.4 - структура кодера предсказанного значени  выборки; на фиг.5

-функциональна  схема первого и второго блоков пам ти с цепью управлени ; на фиг.б

-схема (а) и временна  диаграмма (б) работы блока формировани  сигналов управлени ; на фиг.7 - таблица шкал квантовани , используемых в рассматриваемом примере реализации системы; на фиг 8 -диаграмма, по сн юща  работу системы; на фиг.9 - структура блока восстановлени .

Система бинарного кодировани  и декодировани  сигналов состоит из передающей 1 и приемной 2 сторон, св занных между собой через канал св зи 3. Передающа  сторона 1 содержит аналого-цифровой преобразователь 4, блок 5 дешифрации, кодер б выходного сигнала, кодер 7 предсказанного значени  выборки, первый 8 и второй 9 блоки пам ти. Приемна  сторона 2

содержит кодер 10 предсказанного значени  выборки, первый 11 и второй 12 блоки пам ти, блок 13 восстановлени  сигналов. Первый вход аналого-цифрового преобразовател  4 соединен с информационным

входом 14 системы, а выход 15 - с входом блока 5 дешифрации и с первым входом кодера 6 выходного сигнала. Выход 16 блока 5 дешифрации соединен с вторым входом кодера 6 выходного сигнала, выход 17 которого соединен с первым входом первого блока 8 пам ти и с входом кодера 7 предсказанного значени  выборки, соединенного выходом 18с вторым входом первого блока 8 пам ти. Первый выход 19 первого блока 8

пам ти  вл етс  выходом передающей стороны , а второй выход 20 соединен с третьим входом кодера б выходного сигнала, с вторым входом кодера 7 предсказанного значени  выборки и с первым входом второго

блока 9 пам ти. Выход 21 второго блока 9 пам ти соединен с четвертым входом кодера б выходного сигнала и с третьим входом кодера 7 предсказанного значени  выборки . Вход приемной стороны 2 соединен с

входом кодера 10 предсказанного значени  выборки, соединенного выходом 22 с первым входом первого блока 11 пам ти, выход которого соединен с первым входом второго блока 12 пам ти, с входом блока 13

восстановлени  сигнала и с вторым входом кодера 10 предсказанного значени  выборки , третий вход которого соединен с выходом 24 второго блока 12 пам ти. Выход 25 блока 13 восстановлени  сигнала  вл етс 

выходом системы. Третий вход первого блока 8 пам ти и второй вход второго блока 9 пам ти передающей стороны, вторые входы аналого-цифрового преобразовател  4, первого 11 и второго 12 блоков пам ти приемной стороны  вл ютс  управл ющими и соединены с входом 26 синхронизации. Блок 5 дешифрации (фиг.2) содержит набор двухвходовых элементов И 5.1-5.8. Кодер 6 выходного сигнала (фиг.З) содержит набор

элементов ИЛИ 6.1-6,9 и элементов И 6.10- 6.20. Идентичные кодеры 7 и 10 предсказанного значени  выборки (фиг.4) содержат наборы элементов ИЛ И 7.1-7.8 и элементов И 7,9-7.21. Первый 8 и второй 9 блоки пам ти (фиг.5) содержат наРоры D-триггеров 8,1- 8.4, 9,1-9.4 и блоки 8.5, 9.5 формировани  сигналов управлени  соответственно (фиг.6). Отличие блоков пам ти приемной и передающей сторон заключаетс  в отсутствии в первом блоке 11 пам ти приемной стороны D- триггера дл  запоминани  выходного сигнала (позици  8.1 на фиг.5) и в наличии на входах блоков формировани  сигналов управлени  в первом 11 и втором 12 блоках пам ти элементов задержки поступающих сигналов на один такт. В качестве элементов задержки можно использовать, например, D-триггеры, включаемые на входах блоков формировани  сигналов управлени . Блок 13 восстановлени  сигнала (фиг.9) содержит последовательно соединенные шифратор 13.1, цифроаналоговый преобразователь (ЦАП) 13,2 и фильтр нижних частот 13.3.

Система бинарного кодировани  и декодировани  сигналов работает следующим образом.

Дл  перевода системы в исходное состо ние (момент времени to на фиг.8) R-S- триггеры блоков 8.5, 9.5 формировани  сигналов управлени  (фиг.5,6) устанавливаютс  в единичное состо ние. Аналогична  операци  производитс  на приемной сторо- не системы Все D-триггеры блоков 8,9,11,12 пам ти перевод тс  в нулевые состо ни . Дл  упрощени  чертежей цепи начальной установки на фигурах не показаны.

Первым импульсом синхропоследова- тельности в момент времени ti (фиг.8) D- триггер 8.2 первого блока 8 пам ти и D-триггер 9.1 второго блока 9 пам ти передающей стороны перевод тс  в единичное состо ние, а все остальные D-триггеры этих блоков и блоков пам ти приемной стороны остаютс  в нулевых состо ни х. Одновременно на выходе аналого-цифрового преобразовател  4 фиксируетс  n-разр дный код первой выборки (в рассматриваемом примере ).

На интервале ti, 12} происходит кодирование первой выборки. Принцип кодировани  по сн етс  таблицей на фиг,7. Каждому i-му предсказанному значению выборки, приведенному в верхней части таблицы, и j-му предсказанному значению предшествующей выборки (в рассматриваемом примере i, ,1,... 15) соответствует сво  шкала квантовани , приведенна  в столбце, отмеченном указанными значени ми i и j. Кажда  шкала состоит из двух участков, разделенных горизонтальной чертой. При попадании очередной выборки (значени  выборок указаны в левой части таблицы) в верхний участок соответствующей шкалы на

выходе 17 кодера 6 выходного сигнала формируетс  единичный импульс (), а при попадании в нижний - нулевой (). Всем значени м выборок, попавшим на соответ- 5 ствующий участок шкалы, приписываетс  одно оценочное значение, отмеченное крестиком . Это оценочное значение принимаетс  в следующем такте за предсказанное значение очередной выборки. Первый блок

0 8 пам ти используетс  дл  запоминани  на такт выходного сигнала передающей стороны (D-триггер Tq 8,1 на фиг.5) а также унитарного кода очередного предсказанного значени  выборки (D-триггеры 8.2 - 8.4 на

5 фиг.5). Второй блок 9 пам ти используетс  дл  хранени  предсказанного З начени  предшествующей выборки. Еще по одному D-триггеру используетс  в этих блоках дл  запоминани  информации о начале работы

0 системы (D-триггер Кет 9.1 на фиг.5 во втором блоке 9 пам ти передающей стороны и соответствующий D-григгер во втором блоке 12 пам ти приемной стороны).

На первом интервале ti. 12 предсказан5 ное значение выборки равно нулю (i 0, То 1) и в единичном состо нии находитс  D- триггер Кет 9.1, указывающий на начало преобразовани . Поэтому кодирование на этом участке осуществл етс  по шкале, указан0 ной в левом столбце таблицы. Кодирование выходного сигнала передающей стороны осуществл етс  кодером 6 выходного сигнала , на который поступает выходной код АЦП а с&аз СЦ , выходные сигналы ai, az, аз, 34,

5 bi, , Ьз, b4, блока 5 дешифрации, выходные сигналы Тд, То - Tis D-триггеров 8.1 - 8.4 первого блока 8 пам ти и выходные сигналы Кет, Ki - KIS D-триггеров 9.1 - 9,4 второго блока 9 пам ти передающей стороны. Рабо0 та и структура кодера б выходного сигнала описываетс  логическими выражени ми вида:

д (ТоКст + Ti())a7bi + (Ti(K0 )+ 5 + Т2(К0 + Ki) ai(b + ba) + (К0 + Ki) + T3K2)x x(ai + аг + aiN) + (ТзК2 + TXKo + Kg + Кю + Kn+ + M f (Тб(Кб + Kn) ( ai + oa ) + OXKi + K3) + (К5 -i- Ky) + Тб(К8 + Кэ)(Д1 + aabi) + (Т5(Кз + +К«) -- Тб(К6 + К) + TyKs) ( щ + аг + од) + (Т6(К2ч- + К4 + КБ) + Ту (Кб + Ку) + ТвКп) («1 + 32b4) + (Ту (Кз + К4 i Кб) + Ta(KS + Kg + Кю) + Тд(Кю + +К12) + ТоКст) «1 + OXKs + К) + Тд(К8 + Kg + +Kn) + TioKi3)(a4 + a3bi) + (T9(K4+K6) + Tio(Kio-«- + Ki i + Ki2) + ТюКу + Ti i(Ki4 + Ki2)) (34 + аз аз }+ 5 + (Тю(К5 + Kg) + In (Ко + Кю + Kn + KIS) + Ti2 (K13 + Kis)) (34 + азЬ4) + (Tii(Ke + Ky + Ks) +

+ T12(K13 + K15) + T13( К15)) 34 + (T13(K14 + +Kis) + T14(K13 + Kl5))34bl + (T14(K13 + Kis) + +Ti5)+a403 (1)

0

Сигналы, соответствующие переменным а и Ь, используемым в этом выражении, формируютс  на выходе 16 блока 5 дешифрации , работа и структура которого описываютс  формулами:5

Ь1 03(24 Ь2 ОЗОД Ьз «3«4 D4 «3 ОСА (2)

В результате обработки на выходе 17 кодера 6 выходного сигнала формируетс  сигнал д , соответствующий участку шкалы, внутри которого находитс  код первой выборки (в нашем примере д 0). Этот сигнал поступает одновременно на D-вход D-триг- гера 8,1 первого блока 8 пам ти и на вход кодера 7 предсказанного значени  выборки . На другие входы кодера 7 предсказание- го значени  выборки подаетс  унитарный код ToTi.,.Ti5 предсказанного значени  выборки (на первом интервале - это код 100...0) и код КСтКоК1...К15 с выхода 21 второго блока 9 пам ти. На первом интервале - это код 100...0. Работа и структура кодера предсказанного значени  выборки описываетс  логическими выражени ми:

Т о СТоКТт + Ti(Kp + К2) +

T i (Ti(Ko + K2) + Т2(Ко + Ki + Кб) + ТзК5 + +Тл(К5 + К ))g 1

Т 2 (ТоКсг + Ti(Ko + К2))д + (Т2(Ко + Ki) + +Тз(Кз + К4) + Т4(Ко + Kg + Кю + Kn) + TsKn + +Т6(К8 + Кд))д

Т з (Т2(Ко + Ki -|- Кб) + Г2К6)д + (ТзК2 + +T4(Ki + Ю|) + ТдКб)д

Т 4 (Ti(Ko - К2) + Тз (Кз + К4 + Ks) + Т4(Кв+

+ к + Ks))g + (ТоКст + т4Кз + т5(к51- к) + Т7к8

+ T8Kn+TgKi2 + TioKi3)g

Т 5 (Т3К2 f Т4К4 + Т5Кб)д + (Т5(Кз + К4) +

+Тб(Кб + К7) + + тпК14)д

Т б (Т2(К0 + Ki) + Т4(Ко 4 Kg -t Кю + Kn) + +Т5(К5 + К) + Т6(К8 + Kgjg1 + (Т6(К2 + К4 + К5) + +Т(Кз + К4 + К) + Т8(Кд + Кю) + ТэКюЙ1

Ту (T4K3J ТбКп + Тб(Кв + К) + Т7К8)д +

+{Т7Кб + Т8К8)д

Та - (Т5К4 + Т7К7 + ТвКц)д + (Т8(К5 + К7 + T9(Kio+Ki2HTio(Ks + K7))g

Т э (Т4К1 - Т6(К4 + Ks) + Т8(К8 + Kg + Кю)+ + T9(Ko + Ki2))g + (Tio(Kio+Kii + Ki2) + Tii(Ko+ + K10) + T12(Ki3+Ki5))g

Т ю (Т5Кз н Т7К5 + Тд(К8 + Kg ч Кц))д + -КТюКэ + Тц(Ке + К + Кв + Ki i + Ki3) + Ti2 (К7+ + К8) + Ti3(Ki4 - Kis))g

Тц(Т0Кст-ИбК2 + Т7Кб+ ТвК7+Тю(Кю+ Kn + Ki2 + Km) + TnKi2) g + (Kii + Kiz) + +Ti3Kg + Ti4(Kir. + Ki5))g

0

5

5

5

0

0

о

5

0

5

Т 12 (T7(K3 + M + T8K5 + Tii(Kn + Ki3 + +Км) + Ti2(Ki3 + Kis))g + (Ti3(Kg + Ki4 + Ki5) + - Ti5Ki5)g

T i3 (Tg(K4 + K6) + Тю (K + Kg) + Tn(Kp + +Kio) + Ti2(K 11 + Ki2) + Tis(Ki4 + К1ф + (Ti/i( + К15)+ )5

Т 14 (ТюК5 + Tii(Ke + K7 + KB) + T12(K7 + +K8) + Ti3(K9 + Км + Kis) + Ti4(Ki3 + Kis) + +Ti5Ki5)g

T l5 (Tl3K9 + Tl4(K13+Kl5) + Tl5Kl5)g (3)

В результате выполнени  указанных вычислений на выходе 18 кодера 7 предсказанного значени  выборки формируетс  унитарный код Т1 оТ - T 2...T i5 (в нашем случае - это код четырех : 000010...0). Таким образом, к концу первого такта на D-вход соответствующего D-триггера первого блока 8 пам ти подаетс  единичный сигнал. Единичный сигнал присутствует в это врем  и на D-входе D-триггера 9.2 второго блока 9 пам ти. Следующим тактовым импульсом в момент времени t2 указанные триггеры перевод тс  в единичное состо ние. Одновременно в единичное состо ние устанавливаютс  D-триггеры То и Кет первого 11 и второго 12 блоков пам ти приемной стороны . Таким образом, состо ние D-триггеров первого 11 и второго 12 блоков пам ти приемной стороны повтор ют состо ни  соответствующих триггеров первого 8 и второго 9 блоков пам ти передающей стороны в предшествующем такте. Все остальные триггеры блоков пам ти перевод тс  в нулевые состо ни . Одновременно на выходе 15 аналого-цифрового преобразовател  4 фиксируетс  код второй выборки.

В соответствии с таблицей на фиг.7 кодирование на интервале t2, ts осуществл етс  по шкале, соответствующей предсказанному значению выборки, равному четырем () и нулевому предсказанному значению предшествующей выборки ). На этом интервале на выходе 17 кодера выходного сигнала 6 формируетс  сигнал д 1, а на выходе 18 кодера 7 предсказанного значени  выборки унитарный код ToT i...T 6...T i5 (00000010.,.0), соответствующий i 6. Одновременно с выхода 23 первого блока 11 пам ти приемной стороны снимаетс  унитарный код предсказанного значени  первой выборки , а на входах D-триггеров этого блока формируетс  унитарный код предсказанного значени  второй выборки. Следующим тактовым импульсом в момент ts в первый блок 8 пам ти заноситс  унитарный код предсказанного значени  очередной выборки (i 6), а во второй блок 9 пам ти передающей стороны и первый блок 11 пам ти приемной стороны заноситс  унитарный код предсказанного значени  предшествующей выборки (), а во второй блок 12 пам ти приемной стороны - предсказанное значение первой выборки. Одновременно на выходе аналого-цифрового преобразовател  4 фиксируетс  код третьей выборки. На интервале ts, t/i на передающей стороне происходит кодирование третьей выборки. Одновременно на выходе 22 кодера 10 предсказанного значени  выборки приемной стороны формируетс  унитарный код предсказанного значени  третьей выборки ), а на выходе 25 блока 13 восстановлени  формируетс  сигнал (t), аппроксимирующий сигнал X(t) на участке ti.ta. Далее процесс преобразовани  протекает аналогично . Дл  нагл дности сигнал X(t) на фиг.8 сдвинут влево на два такта.

В системе бинарного кодировани  и декодировани  сигналов врем , затрачиваемое на кодирование, складываетс  из времени выполнени  логических операций в блоке 5 дешифрации, в кодере 6 выходного сигнала,кодере 7 предсказанного значени  выборки и времени записи информации в первый 8 и второй 9 блоки пам ти. При реализации системы на серийных интегральных схемах транзисторно-транзисторной логики врем , затрачиваемое на кодирование не превышает 70 нсек, что соответствует тактовой частоте пор дка 14 МГц.

Перестраиваемыми параметрами шкал квантовани , используемыми в процессе кодировани  - декодировани ,  вл ютс  пороговые уровни и оценочные значени  кодируемых выборок. При выборе шкал квантовани  на очередном такте кодировани  учитываютс  не только величины и знаки приращений выборок в предшествующих тактах, но и сами предсказанные значени  выборок. Это позвол ет повысить точность преобразовани .

Claims (1)

1. Формула изобретени  Система бинарного кодировани  и декодировани  сигналов, содержаща  канал св зи, на передающей стороне - аналого- цифровой преобразователь, информационный вход которого  вл етс  информационным входом системы, выходы аналого-цифрового преобразовател  соединены с первыми входами кодера выходного сигна- 5 ла, первый и второй блоки пам ти, на приемной стороне - первый блок пам ти и блок восстановлени  сигнала, выход которого  вл етс  выходом системы, отличающа - с   тем, что, с целью повышени  быстродей0 стви  и точности системы, в нее введены на передающей стороне кодер предсказанного значени  выборки и блок дешифрации, входы которого подключены к соответствующим выходам аналого-цифрового

   5 преобразовател , выходы блока дешифрации соединены с вторыми входами кодера выходного сигнала, выход которого подключен к первым входам первого блока пам ти и кодера предсказанного значени  выбор0 ки, выходы которого соединены с вторыми входами первого блока пам ти, первый выход которого подключен к входу канала св зи вторые выходы первого блока пам ти соединены с третьими входами кодера вы5 ходного сигнала, вторыми входами кодера предсказанного значени  выборки и информационными входами второго блока пам ти , выходы которого подключены к четвертым входам кбд ёр1ПШходного сигна0 ла и третьим входам кодера предсказанного значени  выборки, на приемной стороне - второй блок пам ти и кодер предсказанного значени  выборки, первый вход которого подключен к выходу канала св зи, выходы

   5 кодера предсказанного значени  выборки соединены с информационными входами первого блока пам ти, выходы которого подключены к входШ блока восстановлени  сигнала, первым входам кодера пред0 сказанного значени  выборки и информационным входам второго блока пам ти , выходы которого соединены с третьими входами кодера предсказанного значени  выборки, входы синхронизации

   5 аналого-цифрового преобразовател  и блоков пам ти передающей стороны и блоков пам ти приемной стороны объединены и  вл ютс  входом синхронизации системы.

   2f

   VueS

   JL

   Ш

   ери г. 6

   /

   А

   s&

   stv (- «g -t ffa 5 со «э «5 2; иг Ј2 -5

   nfrtt гу-- Улц Дт /- - 1 j&asjups3KGfjiaii ib AfjxiKff jicta fijga jjaaitiJjaju btatJit asui

   -9 х

   i

   W

   N

   Ј29 tea

   13

   li ki j- у U I

   I I I I 1 I I IJ I

   Ло| ОрГ|7 0|оМ 14 1

   ol

   и LJ I Ш

   И1 71о|оГ7ПГ :

   И:2г

   Фыг.8

   ft/Г 3