RU1781642C - Device for measurement of symmetrical components of voltages of three-phase network - Google Patents
Device for measurement of symmetrical components of voltages of three-phase networkInfo
- Publication number
- RU1781642C RU1781642C SU904870789A SU4870789A RU1781642C RU 1781642 C RU1781642 C RU 1781642C SU 904870789 A SU904870789 A SU 904870789A SU 4870789 A SU4870789 A SU 4870789A RU 1781642 C RU1781642 C RU 1781642C
- Authority
- RU
- Russia
- Prior art keywords
- input
- output
- inputs
- unit
- counter
- Prior art date
Links
- 238000005259 measurement Methods 0.000 title claims description 16
- 230000010363 phase shift Effects 0.000 claims abstract description 13
- 238000000605 extraction Methods 0.000 claims description 17
- 238000012546 transfer Methods 0.000 claims description 11
- 238000005303 weighing Methods 0.000 claims description 8
- 238000009434 installation Methods 0.000 claims description 5
- 238000011156 evaluation Methods 0.000 claims description 2
- 238000003908 quality control method Methods 0.000 abstract description 2
- 230000014509 gene expression Effects 0.000 description 6
- 238000004458 analytical method Methods 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 4
- 238000004364 calculation method Methods 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000004804 winding Methods 0.000 description 2
- 241001331845 Equus asinus x caballus Species 0.000 description 1
- 241001538234 Nala Species 0.000 description 1
- 241000124033 Salix Species 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000000844 transformation Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Landscapes
- Networks Using Active Elements (AREA)
Abstract
Применение:1 контроль качества электроэнергии систем электроснабжени . Сущность изобретени : устройство содержит блок суммировани напр жений, коммутирующий блок, дес ть управл емых ключей, блок умножени , умножитель частоты, блок сдвига фазы, преобразователь кода в число импульсов, счетчик номера гармоники, два фильтра низких частот, делитель напр жени , счетчик, состо щий из двух триггеров, дес ть элементов И, дешифратор, два триггера , счетчик, два элемента ИЛИ, переключатель , элемент задержки, счетчик 31, состо щий из двух триггеров (32 и 33), дешифратор 41, выполненный в виде трех элементов И, блок регистрации, квадраторы, сумматор, блок извлечени квадратного корн и вычислитель с соответствующими св з ми. 3 з.п.ф-лы, 1 ил. ЁApplication: 1 power quality control of power supply systems. SUMMARY OF THE INVENTION: the device comprises a voltage summing unit, a switching unit, ten controlled keys, a multiplication unit, a frequency multiplier, a phase shift unit, a code to number converter, a harmonic number counter, two low pass filters, a voltage divider, a counter, consisting of two triggers, ten AND elements, a decoder, two triggers, a counter, two OR elements, a switch, a delay element, a counter 31, consisting of two triggers (32 and 33), a decoder 41 made in the form of three AND elements block register ation, square-law, an adder unit and extracting the square root calculator with the respective linkages. 3 C.p. f-ls, 1 ill. Yo
Description
Изобретение относитс к области контрол качества электроэнергии систем электроснабжени .The invention relates to the field of power quality control of power supply systems.
Из вест но устройство дл измерени симметричных составл ющих напр жений трехфазной сети, содержащее масштабный преобразователь, коммутатор фаз. преобразователь аналог-код, блок пам ти, счетчики, посто нные запоминающие устройства, умножители , блоки реализации функции косинуса и синуса, блоки сумматоров-накопителей, квадратор, блок управлени , блок регистрации , блок делени , блок реализации функции арктангенса, определитель знака и сумматор.A device for measuring the symmetrical components of the voltage of a three-phase network is known, comprising a scale converter, a phase commutator. analog-to-code converter, memory block, counters, read-only memory devices, multipliers, cosine and sine function realization blocks, accumulator-adder blocks, quadrator, control unit, registration block, division block, arctangent function realization block, sign identifier and adder .
К недостаткам известного устройства следует отнести низкую достоверность измерений и узкие функциональные возможности .The disadvantages of the known device include low reliability of measurements and narrow functionality.
Наиболее близким по технической сущности к предлагаемому решению вл етс устройство длэ измерени симметричных составл ющи напр жений трехфазной сети , содержащее блок суммировани напр жений , переключатель, ключи, блок умножени , умножитель чистоты, блок сдвига фазы, преобразователь кода, задатчик номера гармоники, фильтры низких частот, блок индикации , делитель напр жени , счетчик, дешифратор и элементы И.The closest in technical essence to the proposed solution is a device for measuring the symmetrical components of the voltage of a three-phase network, containing a voltage summing unit, a switch, keys, a multiplication unit, a purity multiplier, a phase shift unit, a code converter, a harmonic number adjuster, low filters frequency, display unit, voltage divider, counter, decoder and elements I.
Это устройство позвол ет измер ть симметричные составл ющие гармоник напр жений трехфазной сети. Однако судить, об уровне симметричных составл ющих по выходному напр жению данного устройства весьма затруднительно, поскольку его выходной сигнал вл етс мало достоверной и недостаточной информацией о характеристиках несимметричных и несинусоидальных электрических режимов в услови х современных систем электроснабжени .This device allows the measurement of the symmetrical components of the harmonics of the voltages of a three-phase network. However, it is very difficult to judge the level of symmetrical components by the output voltage of this device, since its output signal is a little reliable and insufficient information on the characteristics of unbalanced and non-sinusoidal electric modes under the conditions of modern power supply systems.
Целью изобретени вл етс повышение достоверности измерений за счет изме- рени симметричных составл ющих гармоник с последующей оценкой их средVIThe aim of the invention is to increase the reliability of measurements by measuring the symmetrical components of harmonics with subsequent evaluation of their environments VI
ооoo
CSCS
44
toto
неквадратических значений и коэффициентов как несимметрии и неуравновешенности , так и несинусоидальности напр жений трехфазной сети, что способствует расширению функциональных возможностей устройства .non-quadratic values and coefficients of both asymmetry and imbalance, and non-sinusoidality of the voltages of a three-phase network, which helps to expand the functionality of the device.
Поставленна цель достигаетс тем, что в устройство дл измерени симметричных составл ющих Напр жений трехфазной сети , содержащее блок суммировани напр жений , коммутирующий блок, блок регистрации, бло умножени , блок сдвига фазы, умножитель частоты, преобразователь кода в число импульсов, счетчик номера гармоники, дешифратор на восемь входов, делитель напр жени , два фильтра низких частот, первый счетчик, состо щий из двух последовательно соединенных триггеров , два элемента И и п ть управл емых ключей, причем три входные шины через блок суммировани напр жений и коммутирующий блок подключены к входам первого , второго и третьего ключей, а выходы ключей подсоединены к информационному входу блока умножени , к двум установочным входам которого подключены выходы элементов И, а к управл ющему входу - выход преобразовател с кодовым выходом счетчика номера гармоники, выход умножител частоты подключен к входу преобразовател кода в число импульсов и к первому входу блока сдвига фазы, второй вход которого через первый фильтр низкой частоты и четвертый управл емый ключ подключен к выходу блока умножени , третий вход блока сдвига фазы подключен к выходу блока умножени через делитель напр жени , второй фильтр низкой частоты и п тый управл емый ключ, выход блока сдвига фазы подключен к первым входам элементов И и к входу первого триггера первого счетчика , первый выход первого триггера первого счетчика соединен с первым и седьмым входами дешифратора и вторым входом первого элемента И, второй выход первого триггера первого счетчика соединен с третьим и п тым входами дешифратора и вторым входом второго элемента И, первый выход второго триггера первого счетчика соединен с вторым и шестым входами дешифратора и управл ющим входом п того ключа, второй выход второго триггера первого счетчика соединен с четвертым и восьмым входами дешифратора и управл ющим входом четвертого ключа, управл ющие входы первого, второго и третьего ключей подклю- ЧРНЫ к соответствующим выходам дешифратора , в него введены п ть управл емых ключей, два триггера, переключатель, второй счетчик, два элемента ИЛИ, третий счетчик , состо щий из двух последовательно соединенных триггеров, восемь элементов И, элемент задержки, второй дешифратор, выполненный в виде трех элементов И, дваThis goal is achieved in that in a device for measuring the symmetrical components of the voltage of a three-phase network, comprising a voltage summing unit, a switching unit, a recording unit, a multiplication unit, a phase shift unit, a frequency multiplier, a code to number converter, a harmonic number counter, eight-input decoder, voltage divider, two low-pass filters, the first counter, consisting of two triggers connected in series, two AND elements and five controlled keys, with three input buses through the voltage summing unit and the switching unit are connected to the inputs of the first, second and third keys, and the key outputs are connected to the information input of the multiplication unit, the outputs of the elements And are connected to the two installation inputs, and the output of the converter with the code output of the number counter is connected to the control input harmonics, the output of the frequency multiplier is connected to the input of the code converter in the number of pulses and to the first input of the phase shift unit, the second input of which is through the first low-pass filter and the fourth controlled key connected to the output of the multiplication block, the third input of the phase shift block is connected to the output of the multiplication block through a voltage divider, a second low-pass filter and a fifth controlled key, the output of the phase shift block is connected to the first inputs of AND elements and to the input of the first trigger of the first counter, the first output of the first trigger of the first counter is connected to the first and seventh inputs of the decoder and the second input of the first element And the second output of the first trigger of the first counter is connected to the third and fifth inputs of the decoder and the second input of the second And, the first output of the second trigger of the first counter is connected to the second and sixth inputs of the decoder and the control input of the fifth key, the second output of the second trigger of the first counter is connected to the fourth and eighth inputs of the decoder and the control input of the fourth key, control inputs of the first, second and the third key are connected to the corresponding outputs of the decoder, five controlled keys, two triggers, a switch, a second counter, two OR elements, a third counter, consisting of two in series with single triggers, eight AND elements, delay element, second decoder, made in the form of three AND elements, two
квадратора, сумматор, блок извлечени квадратного корн и вычислитель, причем одна из входных шин через шестой ключ подключена к входу умножител частоты, вход устройства пуск подключен к единич0 ному входу первого триггера, первому входу первого элемента ИЛИ и входу сброса второго счетчика, управл ющий вход шестого ключа соединен с пр мым выходом первого триггера, нулевой вход которого подключенquadrator, adder, square root extractor and calculator, one of the input buses through the sixth key connected to the input of the frequency multiplier, the input of the starting device connected to a single input of the first trigger, the first input of the first OR element and the reset input of the second counter, control input the sixth key is connected to the direct output of the first trigger, the zero input of which is connected
5 к выходу переключател , первый вход которого подключен к выходу переноса второго счетчика, а второй вход- соединен с первым входом второго элемента ИЛИ и со счетным входом второго счетчика и выходом третье0 го элемента И, первый вход которого соединен с единичным входом второго триггера и выходом элемента задержки, вход которого соединен с первым входом дес того элемента И, с первыми входами элементов И5 to the output of the switch, the first input of which is connected to the transfer output of the second counter, and the second input is connected to the first input of the second OR element and to the counting input of the second counter and the output of the third AND element, the first input of which is connected to the unit input of the second trigger and the output delay element, the input of which is connected to the first input of the tenth element And, with the first inputs of elements And
5 второго дешифратора, со стробирующим входом блока регистрации, с вторым входом первого элемента ИЛИ и четвертым выходом первого дешифратора, выход первого элемента ИЛИ подключен к счетному входу5 of the second decoder, with the gate input of the registration unit, with the second input of the first OR element and the fourth output of the first decoder, the output of the first OR element is connected to the counting input
0 счетчика номера гармоники, вход сброса которого подключен к инверсному выходу первого триггера, выход переноса счетчика - к третьему входу первого и к второму входу второго элементов ИЛИ, выход последнего0 counter of the harmonic number, the reset input of which is connected to the inverse output of the first trigger, the counter transfer output is to the third input of the first and second input of the second OR element, the output of the last
5 соединен с входом первого триггера третьего счетчика и с третьим входом восьмого элемента И, выходом подключенного к нулевому входу второго триггера, пр мой выход которого соединен с первым входом дев то0 го элемента И, а инверсный выход триггера подключен к второму входу дес того элемента И, выходом соединенного с управл ющими входами дес того ключа и вычислител , пр мой выход первого тригге5 ра третьего счетчика подключен к третьему входу второго элемента И второго дешифратора и к первым входам п того и шестого элементов И, а инверсный выход - к третьим входам первого и третьего элементов И вто0 рого дешифратора, к первым входам четвертого , седьмого и восьмого элементов И, пр мой выход второго триггера третьего счетчика соединен с вторым входом третьего элемента И второго дешифратора и с вто5 рыми входами п того и седьмого элементов И, а инверсный выход - с вторым входом первого элемента И второго дешифратора и с вторыми входами четвертого, шестого, восьмого и дес того элементов И, выход последнего подключен к второму входу второго элемента И второго дешифратора, выходы четвертого, шестого и седьмого элементов И соединены соответственно с первым, вторым и третьим управл ющими входами коммутирующего блока, а выходы первого, второго и третьего элементов И второго дешифратора подключены к управл ющим входам седьмого, восьмого и дев того ключей соответственно, информационные входы которых соединены с входами дес того ключа, блока извлечени квадратного корн и выходом сумматора, первый и второй входы которого через квадраторы соединены с выходами соответствующих фильтров низких частот, а выходы седьмого, восьмого, дев того и дес того ключей подключены к информационным входам вычислител , второй , третий и четвертый управл ющие входы которого соединены с выходами п того, шестого и седьмого элементов И, при этом выход п того элемента И подключен к второму входу третьего элемента И. а выходы блока извлечени квадратного корн и вычислител - к информационным входам регистратора .5 is connected to the input of the first trigger of the third counter and to the third input of the eighth element And, the output connected to the zero input of the second trigger, the direct output of which is connected to the first input of the ninth element And, and the inverse output of the trigger is connected to the second input of the tenth element And connected to the control inputs of the tenth key and the calculator, the direct output of the first trigger of the third counter is connected to the third input of the second element And the second decoder and to the first inputs of the fifth and sixth elements And, and a clear output - to the third inputs of the first and third elements of the And second decoder, to the first inputs of the fourth, seventh and eighth elements of And, the direct output of the second trigger of the third counter is connected to the second input of the third element And of the second decoder and to the second inputs of the fifth and the seventh element And, and the inverse output with the second input of the first element And the second decoder and with the second inputs of the fourth, sixth, eighth and tenth elements And, the output of the latter is connected to the second input of the second element And the second decoder, the outputs of the fourth, sixth and seventh elements And are connected respectively to the first, second and third control inputs of the switching unit, and the outputs of the first, second and third elements AND of the second decoder are connected to the control inputs of the seventh, eighth and ninth keys, respectively, the information inputs of which connected to the inputs of the tenth key, the square root extraction unit and the output of the adder, the first and second inputs of which are connected through the squares to the outputs of the corresponding low-pass filters, and the output The seventh, eighth, ninth and tenth keys are connected to the information inputs of the calculator, the second, third and fourth control inputs of which are connected to the outputs of the fifth, sixth and seventh AND elements, while the output of the fifth AND element is connected to the second input of the third element I. and the outputs of the square root extraction unit and the calculator go to the information inputs of the recorder.
Вычислитель содержит последовательно соединенные первый блок делени , первый блок извлечени квадратного корн и первый масштабирующий блок, выход которого вл етс первым выходом вычислител , последовательно соединенные второй блок делени , второй блок извлечени квадратного корн и второй масштабирующий блок, выход которого вл етс третьим выходом вычислител , последовательно соединенные третий блок делени , третий блок извлечени квадратного корн и третий масштабирующий блок, выход которого вл етс п тым выходом вычислител , а также - четвертый и п тый блоки извлечени квадратного корн , выходы которых вл ютс соответственно вторым и четвертым выходами вычислител , последовательно соединенные сумматор и шестой блок извлечени квадратного корн , выход которого вл етс шестым выходом вычислител , три накапливающих сумматора, три блока запоминани и ключ, причем первые управл ющие входы блоков запоминани и управл ющий вход ключа соединены с вторым управл ющим входом вычислител , второй управл ющий вход первого блока запоминани соединен с третьим управл ющим входом вычислител , информационный вход соединен с выходом первого накапливающего сумматора, а выход подключен к первому входу первого блока делени и входу четвертого блока извлечени квадратного корн , второй управл ющий вход второго блока запоминани соединен с четвертымThe calculator comprises in series a first division block, a first square root extraction unit and a first scaling unit, the output of which is the first output of the calculator, a second division unit, a second square root extraction unit and a second scaling unit, the output of which is the third output of the calculator, connected in series. a third division block, a third square root extraction block and a third scaling block, the output of which is the fifth output of the calculation eating, as well as the fourth and fifth square root extractors, the outputs of which are respectively the second and fourth outputs of the calculator, the adder connected in series and the sixth square root extractor, the output of which is the sixth output of the calculator, three accumulative adders, three memory blocks and a key, wherein the first control inputs of the storage units and the control input of the key are connected to the second control input of the calculator, the second control input of the first storage unit is connected to a third m control input calculator, an information input coupled to an output of the first accumulator and an output connected to the first input of the first dividing unit and the fourth entry unit extracting the square root, a second control input of the second storage unit is coupled to a fourth
управл ющим входом вычислител , информационный вход соединен с выходом второго накапливающего сумматора, а выход подключен к первому входу второго блока 5 делени и второму входу сумматора, вход ключа соединен с выходом третьего накапливающего сумматора, а выход подключен к входу п того блока извлечени квадратного корн и с первым входом третьего блокаcontrol input of the calculator, the information input is connected to the output of the second accumulating adder, and the output is connected to the first input of the second division unit 5 and the second input of the adder, the key input is connected to the output of the third accumulating adder, and the output is connected to the input of the fifth square root extraction unit and with the first input of the third block
0 делени , второй управл ющий вход третьего блока запоминани соединен с первым управл ющим входом вычислител , информационный вход - соединен с четвертым информационным входом вычислител , а0 division, the second control input of the third storage unit is connected to the first control input of the calculator, the information input is connected to the fourth information input of the calculator, and
5 выход - подключен к первому входу сумматора и вторым входам блоков делени , первый , второй и третий информационные входы вычислител соединены с входами соответствующих накапливающих суммато0 ров.5 output - connected to the first input of the adder and the second inputs of the division blocks, the first, second, and third information inputs of the calculator are connected to the inputs of the corresponding accumulating adders.
Блок умножени содержит распределитель , ключ, взвешиваю щйе резисторы и опе- рационный усилитель с резистором обратной св зи, причем установочный и уп5 равл ющие входы распределительного устройства подключены к соответствующим входам блока умножени , а его выходы через ключи и взвешивающие рёзйсторы подключены к входу операционного усилител ,The multiplication unit contains a distributor, a key, weighing resistors and an operational amplifier with a feedback resistor, and the installation and control inputs of the switchgear are connected to the corresponding inputs of the multiplication unit, and its outputs are connected through the keys and weighing resistors to the input of the operational amplifier ,
0 выход которого вл етс выходом блока умножени .0 whose output is the output of the multiplication block.
Дешифратор содержит четыре элемента И и элемент ИЛИ, причем первый и второй входы элемента ИЛИ соединены сThe decoder contains four AND elements and an OR element, the first and second inputs of the OR element being connected to
5 выходами соответствующих элементов И, а выход-соединен с первым выходом дешифратора , выходы третьего и четвертого элементов И вл ютс соответственно вторым и третьим выходами дешифратора, первые5 outputs of the corresponding elements And, and the output is connected to the first output of the decoder, the outputs of the third and fourth elements And are respectively the second and third outputs of the decoder, the first
0 входы элементов И соединены с нечетными входами дешифратора, а вторые входы элементов И соединены с четными входами дешифратора , четвертым выходом которого вл етс выход второго элемента И.0 inputs of the elements AND are connected to the odd inputs of the decoder, and the second inputs of the elements AND are connected to the even inputs of the decoder, the fourth output of which is the output of the second element I.
5 По отличительным существенным признакам был проведен поиск известных решений в науке и технике. Известных решений не найдено Следовательно, за вл емое изобретение соответствует крите0 рию существенные отличи .5 Based on the distinguishing essential features, a search was made for known solutions in science and technology. No known solutions were found. Therefore, the claimed invention meets the criterion of significant differences.
Принципиальное отличие предлагаемого решени от прототипа состоит в том, что за вл емое устройство за счет введени в него дополнительных измерительных узловThe fundamental difference between the proposed solution and the prototype is that the claimed device due to the introduction of additional measuring nodes
5 (с шестого по дев тый управл емые ключи, первый и второй триггеры, переключатель, второй и третий счетчики, первый и второй элементы ИЛИ, с третьего по дес тый элементы И, элемент задержки и второй дешифратор ), а также вычислительных5 (sixth through ninth controlled keys, first and second triggers, switch, second and third counters, first and second OR elements, third to tenth AND elements, delay element and second decoder), as well as computational
(первый и второй квадраторы, сумматор, блок извлечени корн и вычислитель), включенных между выходным блоком (фильтры низких частот) и регистратором, позвол ет коренным образом изменить процессы обработки информации, и тем самым обеспечить не только измерение как симметрич- ных составл ющих гармоник, так и их среднеквадратических значений и коэффициентов несимметрии, неуравновешенности и несинусоидальносги напр жений трехфазной сети, но и статический анализ этих величин, что в целом способствует значительным повышению достоверности измерений , а также расширению функциональных возможностей устройства,(first and second quadrators, adder, root extractor and calculator), connected between the output unit (low-pass filters) and the recorder, allows you to fundamentally change the processing of information, and thereby ensure not only the measurement of symmetrical components of harmonics and their rms values and coefficients of asymmetry, unbalance and non-sinusoidal voltage of the three-phase network, but also a static analysis of these values, which in general contributes to a significant increase in the reliability these measurements, as well as expanding the functionality of the device,
На чертеже представлена функциональна схема предложенного устройства дл измерени симметричных составл ющих напр жений трехфазной сети.The drawing shows a functional diagram of the proposed device for measuring the symmetrical voltage components of a three-phase network.
Входные шины А, В, С через блок 1 суммировани , коммутирующий блок 2, ключи 3, 4, 5 соединены с блоком 6 умножени . Одна из входных шин через ключ 7 подключена к входу умножител 8 частоты. Выход умножител частоты подключен к первому входу блока 9 сдвига фазы и через преобразователь 10 кода в число импульсов, к управл ющим входам которого присоединен счетчик 11 номера гармоники, также подключен к управл ющим входам блока умножени . Выход блока б умножени через ключи 12,13 соединены с фильтрами 14, 15 низких частот. Выход фильтра 14 присоединен ко второму входу, а выход фильтра 15 через делитель 16 напр жени - к третьему входу блока 9 сдвига фазы, выход которого подключен к счетчику 17, который состоит из последовательно соединенных триггеров 18,19, и к первым входам элементов И 20 и 21. Вторые входы элементов И 20 и 21 присоединены к триггеру 18, а их выходы - к установочным входам блока 6 умножени . Выходы триггера 19 подключены к управл ющим входам ключей 12 и 13. Выходы счетчика 17 соединены с входами дешифратора 22, первый, второй и третий выходы которого подключены к управл ющим входам ключей 5, 4 и 3 соответственно. Управл ющий вход ключа 7 соединен с пр мым выходом триггера 23, инверсный выход которого , подключен к входу сброса счетчика 11, а единичный вход триггера объединен с входом установки нул счетчика 24 и с первым входом элемента ИЛИ 25, и подключен к пусковому входу устройства. Нулевой вход триггера 23 подключен через переключатель 26 к выходу переноса счетчика 24, счетный вход которого объединен с другим входом переключател 26, с первым входомThe input buses A, B, C through the summing unit 1, the switching unit 2, the keys 3, 4, 5 are connected to the multiplication unit 6. One of the input buses through key 7 is connected to the input of the frequency multiplier 8. The output of the frequency multiplier is connected to the first input of the phase shift unit 9 and through the code converter 10 to the number of pulses, to the control inputs of which a harmonic number counter 11 is connected, is also connected to the control inputs of the multiplier. The output of the multiplication block b via keys 12,13 is connected to low pass filters 14, 15. The output of the filter 14 is connected to the second input, and the output of the filter 15 through the voltage divider 16 is to the third input of the phase shift unit 9, the output of which is connected to the counter 17, which consists of triggers 18.19 connected in series, and to the first inputs of the And 20 elements and 21. The second inputs of the elements And 20 and 21 are connected to the trigger 18, and their outputs to the installation inputs of the multiplication unit 6. The outputs of the trigger 19 are connected to the control inputs of the keys 12 and 13. The outputs of the counter 17 are connected to the inputs of the decoder 22, the first, second and third outputs of which are connected to the control inputs of the keys 5, 4 and 3, respectively. The control input of the key 7 is connected to the direct output of the trigger 23, the inverse output of which is connected to the reset input of the counter 11, and the single input of the trigger is combined with the zero input of the counter 24 and with the first input of the OR element 25, and connected to the start input of the device. The zero input of the trigger 23 is connected via a switch 26 to the transfer output of the counter 24, the counting input of which is combined with another input of the switch 26, with the first input
элемента ИЛИ 27. и подключен к выходу элемента И 28. Первый вход элемента И 28 объединен с единичным входом триггера 29 и подключен к выходу элемента 30 задержки . Выход элемента ИЛИ 25 соединен со счетным входом счетчика 11 номера гармоники , выход переноса которого подключен к третьему входу элемента ИЛИ 25 и через элемент ИЛИ 27 ко счетному входу счетчикаelement OR 27. and connected to the output of the element And 28. The first input of the element And 28 is combined with a single input of the trigger 29 and connected to the output of the element 30 delay. The output of the OR element 25 is connected to the counting input of the counter 11 harmonic number, the transfer output of which is connected to the third input of the OR element 25 and through the OR element 27 to the counting input of the counter
0 31, состо щего из последовательно соединенных триггеров 32 и 33. Выходы триггера 32 подключены к первым входам элементов И 34-38, ко вторым входам которых присоединены выходы триггера 33. Вход триггера0 31, consisting of series-connected triggers 32 and 33. The outputs of the trigger 32 are connected to the first inputs of the elements And 34-38, to the second inputs of which the outputs of the trigger 33 are connected. Input of the trigger
5 32 объединен с третьим входом элемента И 38, выход которого подключен к нулевому входу триггера 29, пр мым выходом подключенного к первому входу элемента И 39, а инверсным выходом - ко второму входу5 32 is combined with the third input of the And 38 element, the output of which is connected to the zero input of the trigger 29, the direct output connected to the first input of the And 39 element, and the inverse output to the second input
0 элемента И 40, Выходы счетчика 13 подключены к дешифратору 41, содержащему элементы И 42-44, причем второй вход элемента И 42 объединен со вторым входом элемента И 39, выход которого подключен0 element And 40, the outputs of the counter 13 are connected to a decoder 41 containing elements And 42-44, and the second input of the element And 42 is combined with the second input of the element And 39, the output of which is connected
5 ко второму входу элемента И 43, первые входы элементов И 42-44 объединены с первым входом элемента И 40, с входом элемента 30 задержки, со стробирующим входом блока 45 регистрации и со вторым входом5 to the second input of the And 43 element, the first inputs of And 42-44 elements are combined with the first input of the And 40 element, with the input of the delay element 30, with the gate input of the registration unit 45 and with the second input
0 элемента ИЛИ 25, и подключены к четвертому входу дешифратора 22. Выходы фильтров 14 и 15 низких частот подключены через , квадраторы 46 и 47 к входам сумматора 48, выход которого подключен через блок 490 element OR 25, and connected to the fourth input of the decoder 22. The outputs of the low-pass filters 14 and 15 are connected through, the squares 46 and 47 to the inputs of the adder 48, the output of which is connected through block 49
5 извлечени квадратного корн к регистратору 45 и через ключи 50-53 к информационным входам вычислител 54. Выходы элементов И 34,36 и 37 подключены к управл ющим входам коммутирующего блока 2.5 to extract the square root to the recorder 45 and through the keys 50-53 to the information inputs of the calculator 54. The outputs of the elements And 34.36 and 37 are connected to the control inputs of the switching unit 2.
0 Выходы элементов И 42-44 дешифратора 41 и элемента И 40 соединены с управл ющими входами ключей 50-53 соответственно, а выходы элементов И 35, 36,-37 и 40 подключены к управл ющим входам вычислител 0 The outputs of the elements And 42-44 of the decoder 41 and the And 40 element are connected to the control inputs of the keys 50-53, respectively, and the outputs of the elements And 35, 36, -37 and 40 are connected to the control inputs of the calculator
5 54, при этом выход элемента И 35 соединен со вторым входом элемента И 28.5 54, wherein the output of the And 35 element is connected to the second input of the And 28 element.
Вычислитель 54 содержит последовательно соединенные блок 55 делени , блок 56 извлечени квадратного корн и масшта0 бирующий блок 57, выход которого вл етс первым выходом вычислител , последовательно соединенные блок 58 делени , блок 59 извлечени квадратного корн и масштабирующий блок 60, выход которого вл етс The calculator 54 comprises a series-connected division block 55, a square root extraction block 56, and a scaling block 57, the output of which is the first output of the calculator, series-connected division block 58, a square root extraction block 59 and a scaling block 60, the output of which is
5 третьим выходом вычислител , последовательно соединенные блок 61 делени , блок 62 извлечени квадратного корн и масштабирующий блок 63, выход которого вл етс п тым выходом вычислител , а также - блоки извлечени квадратного корн 64 и 65,5 by the third output of the calculator, connected in series by the division unit 61, the square root extractor 62 and the scaling unit 63, the output of which is the fifth output of the calculator, and also the square root extractors 64 and 65;
выходы которых вл ютс соответственно вторым и четвертым выходами вычислител , последовательно соединенные сумматор 66 и блок 67 извлечени квадратного корн , выход которого вл етс шестым выходом вычислител , накапливающие сумматоры 68-70, блок запоминани 71-73 и ключ 74, причем первые управл ющие входы блоков запоминани 71-73 и управл ющий вход ключа 74 соединены с вторым управл ющим выходом вычислител , второй управл ющий вход блока 71 запоминани соединен с третьим управл ющим входом вычислител , информационный вход соединен с выходом накапливающего сумматора 68, а выход подключен к первому входу блока 55 делени и входу блока 64 извлечени квадратного корн , второй управл ющий вход блока 72 запоминани соединен с четвертым управл ющим входом вычислител , информа- ционный вход соединен с выходом накапливающегос сумматора 69, а выход подключен к первому входу блока 58 делени и второму входу сумматора 66, вход ключа 74 соединен с выходом накапливаю- щего сумматора 70. а выход подключен к входу блока 65 извлечени квадратного корн и с первым входом блока 61 делени , второй управл ющий вход блока 73 запоминани соединен с первым управл ющим входом вычислител , информационный вход - соединен с четвертым информационным входом вычислител , а выход - подключен к первому входу сумматора 66 и вторым входам блоков делени 55, 58 и 61, первый, второй и третий информационные входы вычислител соединены с входами накапливающих сумматоров 68-70 соответственноthe outputs of which are respectively the second and fourth outputs of the calculator, a series-connected adder 66 and a square root extracting unit 67, the output of which is the sixth output of the calculator, accumulating adders 68-70, a memory unit 71-73 and a key 74, the first control inputs blocks 71-73 and the control input of the key 74 are connected to the second control output of the calculator, the second control input of the block 71 of the memory is connected to the third control input of the calculator, the information input is connected to the output drip adder 68, and the output is connected to the first input of the division block 55 and the input of the square root block 64, the second control input of the storage unit 72 is connected to the fourth control input of the calculator, the information input is connected to the output of the accumulating adder 69, and the output is connected to the first input of the division unit 58 and the second input of the adder 66, the input of the key 74 is connected to the output of the accumulating adder 70. and the output is connected to the input of the square root extraction unit 65 and with the first input of the division unit 61, the second control the input input of the storage unit 73 is connected to the first control input of the calculator, the information input is connected to the fourth information input of the calculator, and the output is connected to the first input of the adder 66 and the second inputs of the divisions 55, 58 and 61, the first, second and third information inputs the calculator is connected to the inputs of the accumulating adders 68-70, respectively
Блок 6 умножени содержит распределитель 75, ключ 76, взвешивающие резисто- ры 77 и операционный усилитель 78 О резистором79обратной св зи, причемустано- вочные и управл ющие входы распределительного устройства 75 подключены к соответствующим входам блока умножени , а его выходы через ключи 76 и взвешивающие резисторы 77 подключены к входу операционного усилител 78, выход которого вл етс выходом блока умножени .The multiplication unit 6 contains a distributor 75, a key 76, weighing resistors 77 and an operational amplifier 78 About a feedback resistor79, and the mounting and control inputs of the switchgear 75 are connected to the corresponding inputs of the multiplication unit, and its outputs through the keys 76 and weighing resistors 77 are connected to an input of an operational amplifier 78, the output of which is the output of a multiplication unit.
Дешифратор 22 содержит элементы И 80-83 и элемент ИЛИ 84, причем первый и второй входы элемента ИЛИ 84 соединены с выходами элементов И 80 и 81, а выход - соединен с первым выходом дешифратора, выходы элементов И 82 и 83 вл ютс соот- ветственно вторым и третьим выходами дешифратора , первые входы элементов И 80-83 соединены с нечетными входами дешифратора , а вторые входы элементов И 80-83 соединены с четными входами дешифратора , четвертым выходом которого вл етс выход второго элемента И 81.The decoder 22 contains the elements And 80-83 and the element OR 84, and the first and second inputs of the element OR 84 are connected to the outputs of the elements And 80 and 81, and the output is connected to the first output of the decoder, the outputs of the elements And 82 and 83 are respectively the second and third outputs of the decoder, the first inputs of the And 80-83 elements are connected to the odd inputs of the decoder, and the second inputs of the And 80-83 elements are connected to the even inputs of the decoder, the fourth output of which is the output of the second And 81 element.
Один цикл работы устройства соответствует четырем периодам напр жени сети.One operation cycle of the device corresponds to four periods of voltage of the network.
Блок 1 суммировани напр жений содержит измерительные трансформаторы, первичные обмотки которых подключены к входным шинам, а вторичные обмотки соединены таким образом, чтобы на выходах 85-88 блока 1 напр жени были соответственно равныеThe voltage summing unit 1 contains measuring transformers, the primary windings of which are connected to the input buses, and the secondary windings are connected so that the outputs 85-88 of the voltage unit 1 are respectively equal
Ui j (UA + UB + UC)Ui j (UA + UB + UC)
U2 |(UA- UB- Uc)U2 | (UA- UB- Uc)
из (Uc - UB)from (Uc - UB)
U Щ (UB - Uc)U Щ (UB - Uc)
где UA, UB, Uc - фазные напр жени трехфазной сети.where UA, UB, Uc are the phase voltages of the three-phase network.
Левое по схеме положение коммутирующего блока 2 соответствует режиму измерени напр жени нулевой последовательности Оо при этом напр жени Oi подаетс на вход ключа 5, а входы ключей 4 и 3 подключаютс к общей шине.The left position of the switching unit 2 according to the diagram corresponds to the zero sequence voltage measurement mode Oo, while the voltage Oi is supplied to the input of the key 5, and the inputs of the keys 4 and 3 are connected to the common bus.
Среднее по схеме положение коммутирующего блока 2 соответствуют режиму из- мерени напр жени пр мойThe average position of the switching unit 2 according to the circuit corresponds to the direct voltage measurement mode
последовательности U+, при этом на вход ключа 5 подаетс напр жение IJ2. на вход ключа 4 - напр жение Оз, на вход ключа 3 - напр жение Оз.sequence U +, while the input of switch 5 is supplied with voltage IJ2. at the input of the key 4 - voltage Oz, at the input of the key 3 - voltage Oz.
Правое по схеме положение блока 2 соответствует режиму измерени напр жени обратной последовательности 0 , при этом на вход ключа 5 подаетс напр жение U2, на вход ключа 4 - напр жение U4, на вход ключа 3 - напр жение Оз.The right-hand position of the block 2 according to the circuit corresponds to the mode of measuring the voltage of the negative sequence 0, while the voltage U2 is supplied to the input of the key 5, the voltage U4 to the input of the key 4, and the voltage Oz to the input of the key 3.
В основу работы устройства положены следующие соображени .The device is based on the following considerations.
Номер гармоники исследуемой симметричной составл ющей напр жени устанавливаетс счетчиком 11.The harmonic number of the symmetrical voltage component under study is set by the counter 11.
Распределительное устройство 75 имеет 2т устойчивых состо ний, причем каждому состо нию S соответствует подключение предельного взвешивающего резистора. Естественной смене состо ний распределительного устройства 75 соответствует последовательное во времени подключение взвешивающих резисторов 77 через ключи 76 к выходу одного из ключей 3, 4 и 5, необходимое дл умножени Об в точке 89 на входе коммутирующих ключей 76 на синусоиду , период которой равен периоду напр жени сети. При этом определ етс синусна ортогональна составл юща первой гармоники Us напр жени Об, т.е. состо нию S распределительного устройства 75 соответствует подключению резистора, со противление которого равноSwitchgear 75 has 2t stable states, with each state S having a limit weighing resistor connected. A natural change of state of the switchgear 75 corresponds to the time-wise connection of the weighing resistors 77 through the keys 76 to the output of one of the keys 3, 4 and 5, necessary to multiply the О at point 89 at the input of the switching keys 76 by a sinusoid, the period of which is equal to the voltage period network. The sine orthogonal component of the first harmonic Us of the voltage Ob, i.e. state S of switchgear 75 corresponds to the connection of a resistor whose resistance is
IRo/sln(IRo / sln (
im-1im-1
Ц S) I к шине +Us, если (X C S) I to the bus + Us if (X
От- IFrom- I
тт-1tt-1
S , или к шине -Us, если S 2т (напр жение -Us получаетс инвертирование входного напр жени ключей 76). S, or to the bus -Us, if S 2m (voltage -Us, the input voltage of the switches 76 is inverted).
Очевидно, дл того, чтобы среднее значение выходного напр жени усилител 78 за период было пропорционально синусной Uyf или косинусной Uy ортогональным составл ющим у-ой гармоники напр жени ОБ в точке 89, к-а выборка этого напр жени должна умножатьс Obviously, in order for the average value of the output voltage of amplifier 78 over a period to be proportional to the sine Uyf or cosine Uy, the orthogonal components of the y-th harmonic of the voltage OB at point 89, the sampling of this voltage must be multiplied
на ( - p-fcy ) или cos( ),on (- p-fcy) or cos (),
т.е. производитс при состо нии Sk распределительного устройства 75 соответственноthose. is produced in the state Sk of the switchgear 75, respectively
Sk mod2(k у ):(2)Sk mod2 (k y) :( 2)
Sk - mod2m( + k у ).(3)Sk - mod2m (+ k y). (3)
Тогда средние значени напр жений заThen the average voltage values for
cos (cos (
2п2p
ky ),ky)
(4)(4)
где n 2m - число выборок за период напр жени сети за период Т;where n 2m is the number of samples for the network voltage period for the period T;
At - врем , на которое замыкаетс ключ 76;At is the time at which key 76 closes;
Roc - сопротивление резистора 79;Roc is the resistance of the resistor 79;
U5(I k)U5 (I k)
мгновенное значение напр жени Us в момент к-ой выборки.instantaneous value of voltage Us at the moment of the kth sample.
Импульсы с выхода умножител 8 частоты , период которых равен - , поступают наThe pulses from the output of the frequency multiplier 8, the period of which is -, arrive at
первый вход блока 9 сдвига фазы импульсов . Выходной импульс блока 9 сдвига совпадает с одним из выходных импульсов умножител 8 частоты и сдвинут по фазе относительно входного напр жени умножител частоты.the first input of the pulse phase shift unit 9. The output pulse of the shift unit 9 coincides with one of the output pulses of the frequency multiplier 8 and is out of phase with respect to the input voltage of the frequency multiplier.
В зависимости от соотношени напр жений на втором и третьем входах блока 9 относительно входного напр жени умножител 8 частоты будет увеличиватьс , еслиDepending on the ratio of the voltages at the second and third inputs of block 9 relative to the input voltage of the frequency multiplier 8, it will increase if
U8 - (5)U8 - (5)
или уменьшатс еслиor decrease if
Ue kAU7,(6)Ue kAU7, (6)
55
00
55
00
55
00
55
00
55
00
55
где Ue - напр жение на выходе фильтра 14;where Ue is the voltage at the output of the filter 14;
U - напр жение на выходе фильтра 15;U is the voltage at the output of the filter 15;
кд - коэффициент передачи делител 16 напр жени .cd is the transmission coefficient of the voltage divider 16.
Если выполн етс соотношениеIf the relation holds
Ue (7)Ue (7)
то фаза выходного импульса блока 9 не измен етс .then the phase of the output pulse of block 9 does not change.
Импульс с выхода блока 9 поступает на счетный вход счетчика 17 и элементы И 20, 21. Этот импульс пройдет на первом и третьем периодах цикла работы устройства через элемент И 20 и установит распределительное устройство 75 в начальное состо ние So 0, а на втором и четвертом периодах - через элемент И 21 и установит распределительное устройство 75 в начальное состо ние So 2тЛThe pulse from the output of block 9 is fed to the counting input of the counter 17 and the elements And 20, 21. This pulse will pass on the first and third periods of the device’s cycle through the And 20 element and install the switchgear 75 in the initial state So 0, and on the second and fourth periods - through the element And 21 and install the switchgear 75 in the initial state So 2tL
Импульсы с выхода умножител 8 частоты поступают на преобразователь 10 кода в число импульсов. На выходе преобразовател 10 после каждого входного импульса формируетс пачка импульсов, число импульсов в которой равно коду, установленному счетчиком 11 номера гармоники. Эта пачка импульсов поступает на управл ющий вход распределительного устройства 75.The pulses from the output of the frequency multiplier 8 are supplied to the code converter 10 in the number of pulses. After each input pulse, a pulse train is formed at the output of the converter 10, the number of pulses in which is equal to the code set by the counter 11 of the harmonic number. This burst of pulses arrives at the control input of the switchgear 75.
Начало периода Т отсчитываетс от выходного импульса блока 9. После к-ro от начала периода Т импульса умножител 8 частоты состо ние Sk распределительного устройства 75 будет описыватьс формулой (2) на первом и третьем периодах цикла работы устройства или формулой (3) - на втором и четвертом периодах.The beginning of the period T is counted from the output pulse of block 9. After k-ro from the beginning of the pulse period T of the frequency multiplier 8, the state Sk of the switchgear 75 will be described by formula (2) in the first and third periods of the device’s cycle of operation or formula (3) in the second and fourth periods.
Выходы триггеров 18 и 19 подключены через дешифратор 22 к управл ющим входам ключей 3,4,5, а выходы триггера 19 еще и к ключам 12 и 13. В дешифратор 22 элемент И 80 открываетс на первом периоде цикла работы устройства, элемент И 81 - на четвертом, элемент И 82 - на втором, элемент И 83 - на третьем. Выходы элементов И 80 и 81 объединены через элемент ИЛИ 84, поэтому ключ 5 открыт на первом и четвертом периодах цикла работы устройства, ключ 4 - на втором, ключ 3 - на третьем, ключ 12 на третьем и четвертом, ключ 13 - на первом и втором.The outputs of the triggers 18 and 19 are connected through the decoder 22 to the control inputs of the keys 3,4,5, and the outputs of the trigger 19 are also connected to the keys 12 and 13. To the decoder 22, the And 80 element opens at the first period of the device’s cycle, And 81 - on the fourth, And 82 element - on the second, And 83 element - on the third. The outputs of the elements And 80 and 81 are combined through the OR element 84, so the key 5 is open on the first and fourth periods of the device’s cycle, the key 4 is on the second, the key 3 is on the third, the key 12 is on the third and fourth, the key 13 is on the first and second.
На первом периоде цикла работы устройства определ етс синусна ортогональна составл юща у -ой гармоники напр жени на входе ключа 5, на втором периоде - косинусна составл юща на входе ключа 4, на третьем периоде - синусна составл юща на входе ключа 3, на четвертом периоде - косинусна составл юща на входе ключа 5. Соответственно на фильтре 15 выдел етс напр жение пропорциональное сумме синусной составл ющей на входеIn the first period of the device operation cycle, the sine orthogonal component of the y-th harmonic of the voltage at the input of the key 5 is determined, in the second period the cosine component at the input of the key 4, in the third period the sine component at the input of the key 3, in the fourth period is the cosine component at the input of the key 5. Accordingly, a voltage proportional to the sum of the sine component at the input is allocated to the filter 15
ключа 5 и косинусной составл ющей на вхо-U-y L/2y + Шу ; U-y +jkey 5 and the cosine component at the input-U-y L / 2y + Шу; U-y + j
де ключа 4, а на фильтре 14 - сумма синус- Узу(10)de key 4, and on the filter 14 - the sum of the sine-Uzu (10)
ной составл ющей на входе ключа 3 и где Uiy , Uay , Uay , IMy -синусные, косинусной составл ющей на входе ключа 5.Uiy , U2y , Usy , IMy - косинусныеthe component at the input of key 3 and where Uiy, Uay, Uay, IMy are sine, the cosine component at the input of key 5.Uiy, U2y, Usy, IMy are cosine
Комплексные значени симметричных5 ортогональные составл ющие у-ой гармо- составл ющих напр жений у-ой гармоники ники напр жений на выходе блока 1.The complex values of symmetric 5 orthogonal components of the y-th harmonic components of the y-th harmonic voltage nicknames at the output of block 1.
трехфазной сети равныthree phase network equal
Uoy- Uoy + JUoy g{(UAyUoy- Uoy + JUoy g {(UAy
tjuiy ) + (иву + juey ) + (Ucy +tjuiy) + (willow + juey) + (Ucy +
jU cy ),jU cy),
U+y U+y + jU+y {(UAy +U + y U + y + jU + y {(UAy +
+jUAy ) + ( + JUByjt+ jUAy) + (+ JUByjt
11
+ (-Ј - py XUcy +juЈy ), (8)+ (-Ј - py XUcy + juЈy), (8)
U-y и + JU-y jKUAy + jUAy ) + (- I -pf XUey + jUB yjt + (- i +P XUcy +jUcy ), r.vU-y and + JU-y jKUAy + jUAy) + (- I -pf XUey + jUB yjt + (- i + P XUcy + jUcy), r.v
I/// «// V° I /// "// V °
где Uoy , U+y , U-y , Уду , UB y, Ucy -синусные, vwhere Uoy, U + y, U-y, Udu, UB y, Ucy are sine, v
Uoy , U+y , U-y , Уду , Uey , Ucy - косинусные ортогональные составл ющие у-ой гармоники соответственно напр жений нулевой, пр мой, обратнойUoy, U + y, U-y, Udu, Uey, Ucy are the cosine orthogonal components of the y-th harmonic, respectively, the voltages of zero, direct, reverse
Следовательно, действующие значени напр жений нулевой, пр мой и обратной 15 последовательностей соответственно име- / ют вид Consequently, the effective values of the voltages of the zero, forward and reverse 15 sequences, respectively, have the form
/N / N
Uoy2; Uoy2;
20twenty
2525
U+y2; U + y2;
(12) (13) (14)(12) (13) (14)
rr
2 u-r2; 2 u-r2;
где N - количество учитываемых гармоник; Uoy , U+ у , Uy- - действующие значени у-ой гармоники;where N is the number of harmonics taken into account; Uoy, U + y, Uy- are the effective values of the y-th harmonic;
последовательностей и фазных напр жений 30 Uoy, U+y, U-y- действующие значени sequences and phase voltages 30 Uoy, U + y, U-y- effective values
трехфазной сети.напр жений нулевой, пр мой и обратнойthree-phase network. Voltage zero, direct and reverse
. Раздел выражение (8) на действитель-последовательностей соответственно, ные и мнимые части после преобразований,Определив действующие значени по. Section expression (8) into real-sequences, respectively, nn and imaginary parts after transformations, Determining the effective values by
получимвыражени м (12), (13), (14) напр жений сим/ 1/, / ,, ..f35метричных составл ющих, можно найти:we obtain the expressions (12), (13), (14) of the stresses sim / 1 /, / ,, ..f35 metric components, you can find:
3 + && коэффициент несимметрии, который 3 + && asymmetry coefficient, which
1,,, ,,« ,, определ етс по формуле:1 ,,, ,, ",, is determined by the formula:
40 ;(15) 40; (15)
- коэффициент неуравновешенности, по формуле- unbalance coefficient, according to the formula
. - (UAr +UB +Ucr ),. - (UAr + UB + Ucr),
I I 1 tl t 1I I 1 tl t 1
U+j- 3 (UAf - 2 + (Ucr -UBr),U + j- 3 (UAf - 2 + (Ucr -UBr),
ивГ 4ivg 4
VJ Vj
+ (Ucr-UBr).+ (Ucr-UBr).
kHc 100l/ -LkHc 100l / -L
uviuvi
(17)(17)
(9)(9)
где U+1 - действующее значение основной 55 частоты напр жени пр мой последова- Сравнива выражение в скобках в фор- тельности,where U + 1 is the effective value of the main 55 voltage frequency of the direct sequence. Comparing the expression in parentheses in for
мулах (9) с формулами (1), видим-Таким образом на фильтрах 15 и 14 вUoy Ui у , Uoy Uiy,I л ютс синусна U у и косинусна U у mules (9) with formulas (1), we see - Thus, on filters 15 and 14 in Uoy Ui y, Uoy Uiy, I, the sine U y and the cosine U y
U+y Uzy + Uay ; U+y Uzy +f ортогональные составл ющие у -ой гармоU4y ,ники напр жений нулевой, пр мой и обрат10U + y Uzy + Uay; U + y Uzy + f orthogonal components of the y-th harmonic U4y, voltage nicknames zero, direct and reverse 10
Действующее значение у-ой гармоники напр жений симметричных составл ющих определ етс следующем образом:The effective value of the yth harmonic of the voltage of the symmetrical components is determined as follows:
Uy VI (Uy + Uy 2).(11)Uy VI (Uy + Uy 2). (11)
Следовательно, действующие значени напр жений нулевой, пр мой и обратной 15 последовательностей соответственно име- ют вид Therefore, the effective values of the voltages of the zero, forward and reverse 15 sequences, respectively, have the form
/N / N
Uoy2; Uoy2;
20twenty
2525
U+y2; U + y2;
(12) (13) (14)(12) (13) (14)
rr
2 u-r2; 2 u-r2;
где N - количество учитываемых гармоник; Uoy , U+ у , Uy- - действующие значени у-ой гармоники;where N is the number of harmonics taken into account; Uoy, U + y, Uy- are the effective values of the y-th harmonic;
U20yU20y
(16)(sixteen)
/ N I I kuo 100tF 1 9/ N I I kuo 100tF 1 9
l uiil uii
- коэффициент несинусоидальности трехфазного напр жени , который равен- coefficient of non-sinusoidality of the three-phase voltage, which is equal to
Г N /1 U+)/D N / 1 U +) /
kHc 100l/ -LkHc 100l / -L
uviuvi
(17)(17)
ной последовательностей, которые подаютс на квадраторы 47 и 46 соответственно, где формируютс квадраты U у и U у . Эти квадраты суммируютс на сумматоре 48 и на его выходе образуетс значение (U у + U у 2)/2 (формула 11). С выхода сумматора 48 полусумма квадратов поступает на блок 49, где производитс извлечение из нее квадратного корн в соответствии с формулой (11). Выходна величина U у блока 49 извлечени квадратного корн вл етс действующим значением у-ой гармоники напр жений симметричных составл ющих и она поступает на блок 45 регистрации.sequences which are supplied to quadrants 47 and 46, respectively, where squares Uy and Uy are formed. These squares are summed on the adder 48 and the value (U y + U y 2) / 2 (formula 11) is generated at its output. From the output of adder 48, half the sum of squares goes to block 49, where the square root is extracted from it in accordance with formula (11). The output value U of the square root extracting unit 49 is the effective value of the y-th harmonic of the voltage of the symmetrical components and is supplied to the recording unit 45.
Выходы триггеров 32 и 33 счетчика 31, элемента И 81 дешифратора 22 и элемента И 39 подключены через дешифратор 41 к управл ющим входам ключей 50-52, а выход элемента И 40 - к управл ющему входу ключа 53. В дешифраторе 41 элемент И 42 открываетс в режиме измерени напр жений нулевой последовательности, элемент И 43 - напр жение пр мой последовательности , элемент И 44 - напр жение обратной последовательности.The outputs of flip-flops 32 and 33 of counter 31, element And 81 of decoder 22 and element And 39 are connected through the decoder 41 to the control inputs of the keys 50-52, and the output of the element And 40 to the control input of the key 53. In the decoder 41, the And 42 opens in the zero sequence voltage measurement mode, AND element 43 is the direct sequence voltage, AND element 44 is the negative sequence voltage.
Устройство работает как в однократном, так и в многократном режиме при измерении симметричных составл ющих напр жений трехфазной сети. При этом однократному режиму соответствует левое по схеме положение переключател 26, а многократному - правое.The device operates both in single and multiple mode when measuring the symmetrical voltage components of a three-phase network. In this case, the one-time mode corresponds to the left position of the switch 26 according to the scheme, and the right one to the multiple mode.
Таким образом, в зависимости от выбранного рода работ устройства, по сигналу Пуск триггер 23 устанавливаетс в единицу , при этом открываетс ключ 7 и входное напр жение фазы А начинает поступать на вход умножител 8 частоты. В этот момент в счетчике 31, наход щимс в нулевом состо нии , триггеры 32 и 33 по единичным импульсам на инверсных выходах устанавливают через элемент И 34 коммутирующий блок 2 в левое по схеме положение, соответствующее режиму измерени напр жени по схеме положение, соответствующее режиму измерени напр жени нулевой последовательности . Кроме того, указанный сигнал Пуск также подаетс на вход сброса счетчика 24 и через элемент ИЛИ 25 на счетный вход счетчика 11, поэтому к этому времени в счетчике 24 устанавливаетс ноль, а в счетчике 11 - код, соответствующий номеру первой гармоники, котора подлежит вычислению в соответствии с формулой (4), В этой св зи, дл определени действующего значени напр жени нулевой последовательности , импульсы, выдел емые счетчиком 17 на каждом четвертом периоде цикла работы устройства, который соответствует окончанию вычислени каждой текущей гармоники, с выхода элемента И 81 подаютс через элемент ИЛИ 25 на счетный вход счетчика 11 и через элемент И 42 на управл ющий вход ключа 50. При этом последний открываетс и с выхода сумматора 48 через него квадраты действующих значений гармоник (формула 11) напр жени нулевой последовательности поступают на накапливающий сумматор 68, а счетчик 11Thus, depending on the type of operation of the device selected, the trigger 23 is set to one by the Start signal, the key 7 is opened and the input voltage of phase A starts to be input to the frequency multiplier 8. At this moment, in the counter 31, which is in the zero state, the triggers 32 and 33 for single pulses at the inverse outputs are set via the And 34 element switching unit 2 to the left position according to the circuit, corresponding to the voltage measurement mode according to the circuit, the position corresponding to the measurement mode zero sequence voltages. In addition, the specified Start signal is also fed to the reset input of counter 24 and through the OR 25 element to the counter input of counter 11, therefore by this time zero is set in counter 24 and a code corresponding to the first harmonic number to be calculated in counter 11 is set to in accordance with formula (4), in this regard, to determine the effective value of the voltage of the zero sequence, the pulses allocated by the counter 17 on every fourth period of the cycle of the device, which corresponds to the end of the calculation of each current harmonics, from the output of the And 81 element is fed through the OR 25 element to the counting input of the counter 11 and through the And 42 element to the control input of the key 50. The latter opens and from the output of the adder 48 through it the squares of the effective harmonic values (formula 11) voltage zero sequence act on the accumulating adder 68, and the counter 11
0 переходит в следующее состо ние, соответствующее последующим номерам анализируемых гармоник.0 goes into the next state corresponding to the subsequent numbers of the harmonics being analyzed.
Таким образом, в накапливающем сумматоре 68 после завершени цикла работыThus, in the accumulating adder 68 after completion of the cycle
5 счетчика 11, соответствующего N числу гарN5 counter 11 corresponding to N number of garN
моник, формируетс значение Uoymonique, Uoy value is formed
у 1 (формула 12). При этом со своего выходаat 1 (formula 12). Moreover, from its exit
Q переноса, счетчик 11 выдает через элемент ИЛИ 27 на счетный вход счетчика 31 и на элемент И 38 сигнал о переходе от измерений одного параметра к другому, а через элемент ИЛИ 25 на счетный вход счетчикаQ transfer, the counter 11 issues through the OR element 27 to the counting input of the counter 31 and to the And 38 element the signal on the transition from the measurement of one parameter to another, and through the OR 25 element to the counting input of the counter
5 11 - о начале анализа последнего. Этот импульс устанавливает триггер 32 в единицу, при этом элемент И 36 открываетс и единичный сигнал с его выхода переводит коммутирующий блок 2 из левого по схеме5 11 - about the beginning of the analysis of the latter. This pulse sets the trigger 32 to one, while the And 36 element opens and a single signal from its output transfers the switching unit 2 from the left according to the scheme
Q положени в среднее, которое соответствует режиму измерени напр жени пр мой последовательности. Указанный сигнал также подаетс на разрешающий запись вход блока 71 запоминани , куда записываетс Q is the average position that corresponds to the direct sequence voltage measurement mode. The specified signal is also fed to the recording enable input of the memory unit 71, where it is recorded
с сумма квадратов напр жений (формула 12) с выхода накапливающего сумматора 68with the sum of the squares of the voltages (formula 12) from the output of the accumulating adder 68
Дл определени действующего значени напр жени пр мой последовательности , единичный сигнал с выхода элемента ИTo determine the effective voltage value of the direct sequence, a single signal from the output of the element And
Q 38 сбрасывает в ноль триггер 29, который при этом подготавливает элемент И 40 к работе. В этот момент в счетчике 11 устанавливаетс код, соответствующий номеру первой гармонике, котора подлежитQ 38 resets the trigger 29 to zero, which at the same time prepares the And 40 element for work. At this moment, a counter is set in counter 11 corresponding to the number of the first harmonic to be
g вычислению в соответствии с формулой (4). При по влении единицы на выходе элемента И 81 на четвертом периоде цикла работы устройства, счетчик 11 переходит в следующее состо ние, а элемент И 40 открываетg calculation in accordance with formula (4). When a unit appears at the output of the And 81 element in the fourth period of the device’s cycle, the counter 11 goes into the next state, and And 40 opens
g ключ 53 и разрешает прием информации в блок 73 запоминани . При этом выходна величина U-n2 сумматора 48, представл юща собой квадрат действующего значени первой гармоники напр жени первой поg следовательности, через ключ 53 записываетс в блок 73 запоминани , Кроме того, указанный сигнал, сдвинутый во времени элементом 30 задержки, также переводит триггер 29 в единичное состо ние, при этом элемент И 40 закрыт, а элемент И 39 открываетс , подготавлива тем самым к работе элемент И 43. В этот момент в счетчике 11 станавливаетс код, соответствующий номеру второй гармоники, котора также подлежит вычислению в соответствии с 5 ормулой (4). По окончанию анализа данной реализации гармоники, на четвертом периоде цикла работы устройства на выхое элемента И 81 вновь по вл етс единица , котора переводит счетчик 11 в ° ледующее состо ние, поддерживает через элемент 30 задержки триггер 29 в единицу и открывает через элемент И 43 ключ 51. При этом выходна информаци суммаора 48 поступает на накапливающий сум- 5 матор 69. Так будет продолжатс до тех пор, пока не завершитс анализ всех гармоник , количество N которых соответствует числовой емкости счетчика 11.g key 53 and allows the reception of information in the block 73 storage. In this case, the output value U-n2 of the adder 48, which is the square of the effective value of the first harmonic of the voltage of the first sequence g, is written through the key 53 to the memory unit 73. In addition, the specified signal, time-shifted by the delay element 30, also translates the trigger 29 in a single state, while the And 40 element is closed, and the And 39 element is opened, thereby preparing the And 43 element to work. At this moment, the code corresponding to the second harmonic number is set in the counter 11, which is also to be calculated in accordance with 5 formula (4). At the end of the analysis of this implementation of harmonics, in the fourth period of the device’s cycle of operation, the unit And 81 again displays a unit that switches the counter 11 to the next state, maintains trigger 29 through one through delay element 30, and opens the key through element And 43 51. In this case, the output of the adder 48 goes to the accumulating adder 69. This will continue until the analysis of all harmonics, the number N of which corresponds to the numerical capacity of the counter 11, is completed.
20twenty
Таким образом, в накапливающем сумматоре 69 после завершени цикла работы счетчика 11. формируетс значениеThus, in the accumulating adder 69 after completing the cycle of operation of the counter 11. the value is formed
N / U +у , В этот момент сигнал переноса 25N / U + y, At this moment, the carry signal 25
22
счетчика 11 поступает через элемент ИЛИ 25 на его счетный вход и через элемент ИЛИ 27 на счетный вход счетчика 31. При этом в счетчике 31, триггер 32 устанавливаетс в п ноль, а триггер 33 - в единицу, поэтому элемент И 37 открыт и на его выходе по вл етс единичный импульс, который переводит коммутирующий блок 2 из среднего по схеме положени в правое, соответствующее режиму измерени напр жени об- 35 ратной последовательности. Указанный сигнал также подаетс на разрешающий запись вход блока 72 запоминани куда записываетс сумма квадратов напр женийthe counter 11 enters through the OR element 25 to its counter input and through the OR element 27 to the counter input of the counter 31. In this case, in the counter 31, the trigger 32 is set to zero, and the trigger 33 is set to one, therefore the And 37 element is also open on it the output is a single pulse, which transfers the switching unit 2 from the middle position scheme to the right, corresponding to the reverse voltage measurement mode. The specified signal is also fed to the recording-enable input of the storage unit 72 where the sum of the squares of the voltages is written
N40N40
2, U +у с выхода накапливающего 2, U + y from the output of the accumulating
матора 69.Дл определени действующего значени напр жени обратной последовательности , единичные импульсы с выходов д триггеров 32 и 33 подготавливают к работе элемент И 44, который открываетс строб- импульсами с выхода элемента И 81 на каждом четвертом периоде цикла работы устройства, соответствующем окончанию вычислени каждой текущей гармоники. При этом ключ 52 замыкаетс и квадраты действующих значений гармоник напр жени обратной последовательности с выхода сумматора 48 поступают на накапливающий сумматор 70, на выходе которого по оконча- 55 нию анализа данной реализации напр жеN69. To determine the effective value of the voltage of the negative sequence, single pulses from the outputs of the triggers 32 and 33 prepare the And 44 element for operation, which is opened by strobe pulses from the output of the And 81 element on every fourth period of the device operation cycle, corresponding to the end of the calculation of each current harmonics. In this case, the key 52 is closed and the squares of the effective values of the harmonics of the negative sequence voltage from the output of the adder 48 are fed to the accumulating adder 70, the output of which at the end of the analysis of this implementation, for example, N
ни формируетс значение 2 U - у . Кneither a value of 2 U - y is formed. TO
У 2At 2
50fifty
5 ° 5 5 ° 5
00
55
п 5 n 5
00
5 5
00
этому моменту в счетчике 31, сигналом переполнени счетчика 11 триггеры 32 и 33 устанавливаютс в единицу, при этом элемент И 35 открываетс и на его выходе по вл етс единичный импульс, который подаетс на объединенные разрешающие считывание входы блоков запоминани 71-73 и управл ющий вход ключа 74, а также на элемент И 28. Таким образом, выходна информаци блока 17 запоминани поступает на блок 64 извлечени квадратного корн , на выходе которого образуетс значение Uo (формула 12), которое вл етс действующим напр жением нулевой последовательности и оно поступает на регистратор 45. Выходные CHI- налы блоков запоминани 72 и 73 суммируютс в сумматоре 66 и на его выходеAt this point in the counter 31, the overflow signal of the counter 11 triggers 32 and 33 are set to one, the element And 35 is opened and a single pulse appears at its output, which is fed to the combined read-enabled inputs of the memory blocks 71-73 and the control input key 74, as well as the element And 28. Thus, the output of the memory block 17 is fed to the square root block 64, the output of which is formed by the value Uo (formula 12), which is the effective voltage zero in series minute and it is fed to recorder 45. The output CHI- Nala storage units 72 and 73 are summed in an adder 66 and on its output
V-N 7V-n 7
формируетс значение U+r + 2 U +уthe value U + r + 2 U + y is formed
Эта величина с выхода сумматора поступает на блок 67 извлечени квадратного корн , на выходе которого образуетс значение Uf (формула 13), представл ющее собой действующее значение напр жени пр мой последовательности , которое поступает на регистратор. Выходна информаци накапливающего сумматора 70 через ключ 74 поступает на блок 65, где производитс извлечение из нее квадратного корн м на его выходе формируетс значение U- (формула 14), которое вл етс действующим значением напр жени обратной последовательности и оно поступает на блок 45 регистрации,This value is output from the adder to the square root extracting unit 67, at the output of which the value Uf is generated (formula 13), which is the effective value of the voltage of the forward sequence that is supplied to the recorder. The output of the accumulating adder 70 through the key 74 is sent to block 65, where square roots are extracted from it, the value U- is generated at its output (formula 14), which is the effective value of the voltage of the negative sequence and it goes to the registration block 45.
I I
Дл определени коэффициента несимметрии , выходные сигналы накапливающего сумматора 70 и блока 73 запоминани поступают на соответствующие входы блока 61 делени , на выходе которого получаетс подкоренное значение выражени (15). Выходна информаци блока делени подаетс на блок 62 извлечени квадратного корн , затем поступает на масштабирующий блок 63. Так как коэффициент передачи последнего равен 100, то на его выходе образуетс величина ku- (формула 15), представл юща собой коэффициент несимметрии, который поступает на регистратор.In order to determine the asymmetry coefficient, the output signals of the accumulating adder 70 and the storage unit 73 are supplied to the corresponding inputs of the division unit 61, at the output of which the radical value of expression (15) is obtained. The output of the division block is supplied to the square root block 62, then fed to the scaling block 63. Since the transmission coefficient of the latter is 100, the ku- value (formula 15) is formed at its output, which is the asymmetry coefficient that is transmitted to the recorder .
Дл определени коэффициента неуравновешенности , выходные сигналы блоков запоминани 71 и 73 поступают на соответствующие входы блока 55 делени , на выходе которого формируетс подкоренное значение выражение (16), которое подаетс на блок 56 извлечени квадратного корн , затем поступает на масштабирующий блок 57 с коэффициентом передачи 100 Выходна величина kuo (формула 16)масш-1 . табирующего блока 57 вл етс коэффицментом неуравновешенности, который также поступает на регистратор 45.To determine the unbalance coefficient, the output signals of the memory blocks 71 and 73 are fed to the corresponding inputs of the division block 55, the output of which is formed by the root value of expression (16), which is supplied to the square root extracting unit 56, and then it is transmitted to the scaling block 57 with a transmission coefficient 100 The output quantity kuo (formula 16) is scale-1. tabulation unit 57 is an imbalance coefficient which also arrives at recorder 45.
Дл определени коэффициента несинусоидальности , выходные сигналы блоков запоминани 72 и 73 дел тс в блоке 58 делени и на его выходе образуетс подкоренное выражение формулы (17), которое подаетс на блок 59 дл извлечени из него квадратного корн , который подвергаетс усилению масштабирующим блоком 60, имеющим коэффициент передачи равен 100. Выходна информаци kHc (формула i 17) масштабирующего блока 60, представл юща собой коэффициент несинусоидальности трехфазного напр жени , поступает на блок 45 регистрации.To determine the coefficient of non-sinusoidality, the output signals of the storage units 72 and 73 are divided in the division unit 58 and its output forms a radical expression of the formula (17), which is supplied to the unit 59 to extract the square root from it, which is amplified by the scaling unit 60 having the transmission coefficient is 100. The output information kHc (formula i 17) of the scaling unit 60, which is a three-phase voltage non-sinusoidality coefficient, is supplied to the recording unit 45.
Таким образом, по окончанию обработки информации в вычислителе 54, последний из строб-импульсов с выходи элемента И 81 достигает выхода элемента 30 задержки . При этом открываетс элемент И 28 и на его выходе по вл етс единичный сигнал, который поступает на счетный вход счетчика 24 и через элемент ИЛИ 27 на счетный вход счетчика 31. Этот импульс возвращает счетчик 31 в исходное нулевое состо ние и открывает счет в счетчике 24.Thus, at the end of the processing of information in the calculator 54, the last of the strobe pulses from the output of the AND element 81 reaches the output of the delay element 30. In this case, the AND element 28 is opened and a single signal appears at its output, which enters the counter input of the counter 24 and through the OR element 27 to the counter input of the counter 31. This pulse returns the counter 31 to its initial zero state and opens the counter in the counter 24 .
Таким образом, при работе устройства в однократном режиме, указанный -сигнал, пройд через переключатель 26, сбросит триггер 23 в ноль, при этом ключ 7 закроетс и измерение прекратитс . А при многократном режиме работы устройства, к этому моменту весь процесс начинаетс заново и так будет продолжатьс до тех пор, пока не завершитс цикл работы счетчика 24, который сигналом переноса через переключатель 26 сбросит триггер 23 также в ноль.Thus, when the device is operating in a single mode, the specified -signal, passing through the switch 26, will reset the trigger 23 to zero, while the key 7 will close and the measurement will stop. And in the multiple operation mode of the device, at this point the whole process starts anew and will continue until the counter 24 cycle is completed, which will transfer the trigger 23 to zero by the transfer signal through the switch 26.
Таким образом, после накоплени достаточного объема информации в последнем слу- чае, по содержимому регистратора 45 стро тс гистограммы действующих значений симметричных составл ющих и коэффициентов несимметрии, неуравновешенности и несинусоидальности напр жений трехфазной сети, по которой более достоверно оцениваетс качество электроэнергии.Thus, after the accumulation of a sufficient amount of information in the last case, the histograms of the effective values of the symmetrical components and the asymmetry coefficients, the unbalance and non-sinusoidality of the voltages of the three-phase network are used to construct the data on the contents of the recorder 45, according to which the quality of the electricity is more reliably estimated.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU904870789A RU1781642C (en) | 1990-10-02 | 1990-10-02 | Device for measurement of symmetrical components of voltages of three-phase network |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU904870789A RU1781642C (en) | 1990-10-02 | 1990-10-02 | Device for measurement of symmetrical components of voltages of three-phase network |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| RU1781642C true RU1781642C (en) | 1992-12-15 |
Family
ID=21538607
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU904870789A RU1781642C (en) | 1990-10-02 | 1990-10-02 | Device for measurement of symmetrical components of voltages of three-phase network |
Country Status (1)
| Country | Link |
|---|---|
| RU (1) | RU1781642C (en) |
-
1990
- 1990-10-02 RU SU904870789A patent/RU1781642C/en active
Non-Patent Citations (1)
| Title |
|---|
| 1. Авторское свидетельство СССР №951192, кл. G01 R 29/16, 1980. 2. Авторское свидетельство СССР №765760, кл.С 01 R 29/16, 1980 (прототип). * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4345311A (en) | Electronic kilowatt-hour meter for measuring electrical energy consumption | |
| CA1126865A (en) | Programmable digital tone detector | |
| JPH01152373A (en) | Digital type evaluation method for frequency and phase of signal and apparatus for implementing the same | |
| US4073009A (en) | Apparatus for calculating amplitude values of sinusoidal waves | |
| US3947760A (en) | Integrating component measuring device | |
| RU1781642C (en) | Device for measurement of symmetrical components of voltages of three-phase network | |
| US4181949A (en) | Method of and apparatus for phase-sensitive detection | |
| Abdul-Karim et al. | A digital power-factor meter design based on binary rate multiplication techniques | |
| SU864137A1 (en) | Multi-function analogue-digital converter | |
| SU661378A1 (en) | Digital power meter | |
| US3727132A (en) | Method of and system for measuring electrical powers in an energetic deformant state | |
| SU1020781A1 (en) | Digital phase meter (its versions) | |
| SU940086A1 (en) | Digital capacity meter | |
| SU847218A1 (en) | Method of measuring electric signal amplitude value | |
| SU1083361A1 (en) | Phase-sensitive voltage-to-number converter | |
| SU567147A1 (en) | Apparatus for measuring non-linear distortion factor | |
| SU1084996A1 (en) | Device for measuring phase jitter | |
| SU1608594A1 (en) | Apparatus for measuring coefficient of asymmetry in three-phase mains | |
| SU1649566A1 (en) | Device of calculation of signal spectrum | |
| SU1187096A1 (en) | Apparatus for measuring non-linear distortions | |
| SU1665390A1 (en) | Parameter testing device | |
| RU2030753C1 (en) | Digital device for measuring voltage harmonic factor | |
| JPH04110669A (en) | Sampling-type measuring equipment | |
| SU1126890A1 (en) | Converter of active power to code | |
| RU1798726C (en) | Device for measuring harmonic coefficient of output signals of quadripoles |