RU1774307C - Устройство коррекции шкалы времени - Google Patents

Abstract

Изобретение относитс  к радиотехнике и может использоватьс  в синхронизирующих устройствах а автономных хранител х времени. Сущность изобретени : устройство содержит генератор 1 импульсов, фазос- двигающий блок 2, делитель 3, триггер 4 знака, счетчик 5 поправки, блоки управлени  делителем 6 и счетчиком поправки 7. 2 ил.

Description

(риг.1

Изобретение относитс  к радиотехнике и может использоватьс  в синхронизирующих устройствах и автономных хранител х времени.

Известно устройство дл  коррекции шкалы времени, в котором коррекци  осуществл етс  за счет использовани  в качестве фазосдвигающего блока делител  с переменным коэффициентом делени  К±1, что дает возможность вводить коррекцию любого знака 1. К недостаткам данного устройства следует отнести малый диапазон и большое врем  коррекции.

Известно устройство коррекции шкалы времени, предназначенное дл  точной коррекции времени внутри секундного интервала и использующее в качестве инструмента коррекции схему сравнени  дл  выделени  момента обнулени  делител , когда на кодовых шинах последнего по вл етс  код, равный коду коррекции. Благодар  этому осуществл етс  укорочение цикла пересчета в делителе и происходит сдвиг фазы , соответствующий величине коррекции. Устройство имеет более рациональную по сравнению с предыдущим схему 2. К его недостаткам следует отнести малый диапазон и большое врем  коррекции.

Наиболее близким к за вл емому решению  вл етс  устройство дл  коррекции шкалы времени, реализующее коррекцию времени за счет использовани  делител  с переменным коэффициентом делени . Устройство содержит генератор, фазосдвигаю- щий блок, делитель частоты, реверсивный счетчик, регистр сдвига, преобразователь кода коррекции, два элемента И, счетчик, дешифратор, два формировател  одиночных импульсов, формирователь сигналов управлени , два RST-триггера, D-триггер, генератор пачки импульсов, два элемента ИЛИ, элемент ИЛИ-НЕ, мультиплексор 3.

Благодар  использованию мультиплексора , регистра сдвига, реверсивного счетчика, триггера знака в устройстве используетс  режим точной и грубой коррекции . Соответственно обеспечиваютс  высока  точность и широкий диапазон коррекции .

Однако устройство-прототип обладает большими затратами времени на коррекцию , обусловленными тем, что дл  смещени  шкалы времени затрачиваетс  врем , в к раз больше, чем величина времени коррекции . Определ етс  это тем, что дл  смещени  шкалы времени на один дискрет (один такт опорного генератора) затрачиваетс  один цикл времени пересчета в фазосдвига- ющем блоке, выполненном на делителе с

переменным коэффициентом делени , равным К±1.

Цель изобретени  - сокращение времени коррекции.

Достигаетс  цель тем, что в устройство

коррекции шкалы времени, содержащее генератор импульсов, фазосдвигающий блок, делитель и триггер знака, причем выход генератора импульсов соединен с тактовым

0 входом фазосдвигающего блока, пр мой выход триггера знака соединен с первым управл ющим входом фазосдвигающего блока, выход делител  соединен с выходом устройства, введены счетчик поправки, блок

5 управлени  делителем, блок управлени  счетчиком поправки, при этом выход генератора импульсов дополнительно соединен со счетным входами делител  и счетчика поправки, информационна  магистраль ко0 да коррекции соединена с информационными входами фазосдвигающего блока и счетчика поправки, вход знака поправки соединен с D-входом триггера знака, командный вход устройства подключен к счетному

5 входу триггера знака, входом записи фазосдвигающего блока и счетчика поправки, первому входу блока управлени  счетчиком поправки, выход фазосдвигающего блока подключен к второму входу блока управле0 ни  счетчиком поправки и входу переноса блока управлени  делителем, пр мой выход триггера знака дополнительно соединен с входом поправки блока управлени  делителем , инверсный выход триггера знака сое5 динен с вторым управл ющим входом фазосдвигающего блока, выход счетчика поправки подключен к третьему входу блока управлени  счетчиком поправки, выход которого соединен с входом разрешени  счета

0 поправки и с управл ющим входом блока управлени  делител , выходы направлени  счета и разрешени  счета блока управлени  делителем соединены с соответствующими входами делител .

5 При этом фазосдвигающий блок состоит из счетчика пр мого счета, реверсивного счетчика. JK-триггера. трех двухвходовых и двух трехвходовых элементов И, двух элементов ИЛИ, элемента НЕ, причем счетный

0 вход блока соединен со счетными входами обоих счетчиков и JK-триггера, информационный вход блока соединен с информационным входом реверсивного счетчика, первый управл ющий вход блока подключен к входу

5 направлени  счета реверсивного счетчика и первому входу первого трехвходового элемента И, второй управл ющий вход блока соединен с первым входом второго трехвходового элемента И, вход записи блока соединен с входом записи реверсивного

счетчика и первым входом первого элемен та ИЛИ, выход счетчика пр мого счета соединен с первыми входами первого и второго двухвходовых элементов И, выход переноса реверсивного счетчика подключен к вторым входам трехвходовых элементов И, К-входу JK-триггера и через элемент НЕ к второму входу первого и первому входу третьего двухвходовых элементов И, пр мой выход JK-триггера соединен с третьими входами трехвходовых и вторым входом третьего двухвходового элементов И, инверсный выход триггера соединен с вторым входом второго двухвходового элемента И и входом разрешени  счета счетчика пр мого счета, выход первого двухвходового элемента И соединен с J-входом триггера, выход третьего двухвходового элемента И соединен с входом разрешени  счета реверсивного счетчика, выходы первого трехвходового и второго двухвходового элементов И через второй элемент ИЛИ подключены к выходу блока, выход второго трехвходового элемента И через первый элемент ИЛИ соединен с R-входом триггера.

Таким образом, отличительной особенностью за вл емого устройства  вл етс  использование максимальной тактовой частоты (частоты задающего генератора) дл  коррекции состо ни  делител ,

На фиг.1 представлена блок-схема за вл емого устройства; на фиг.2 - временные диаграммы работы устройства.

За вл емое устройство коррекции шкалы времени содержит генератор 1 импульсов , фазосдвигающий блок 2, делитель 3, триггер 4 знака, счетчик 5 поправки, блок 6 управлени  делителем, блок 7 управлени  счетчиком поправки. Выход генератора 1 соединен со счетными входами фазосдвига- гощего блока 2, делител  3 и счетчика 5 поправки . Информационна  магистраль кода коррекции соединена с информационным входом фазосдвигающего блока 2 и счетчика 5 поправки. Вход знака поправки устройства соединен с D-входом триггера 4 знака, а командный вход устройства подключен к счетному входу триггера 4 знака, входам записи фазосдвигающего блока 2 и счетчика 5 поправки и первому входу блока 7 управлени  счетчиком поправки. Выход фазосдвигающего блока 2 подключен к второму входу блока 7 управлени  счетчиком поправки и входу переноса блока 6 управлени  делителем. Пр мой выход триггера 4 соединен с входами знака поправки фазосдвигающего блока 2 и блока 6 управлени  делителем, инверсный выход триггера 4 соединен с вторым управл ющим входом фазосдвигающего блока 2. Выход счетчика 5

поправки подключен к i ретьему входу блока 7 управлени  счетчиком поправки, выход которого соединен с входом разрешени  счета счетчика 5 поправки и с управл ющим вхо- 5 дом блока 6 управлени  делителем, Выходы направлени  счета и разрешени  счета блока 6 управлени  делителем соединены с соответствующими выходами делител  3. Фазосдвигающий блок 2 содержит счет0 чик 8 пр мого счета, реверсивный счетчик 9, JK-триггер 10, элементы И 11-15, элемент НЕ 16, элементы ИЛИ 17, 18. Счетный вход блока соединен со счетными входами счетчиков 8, 9 и триггера 10, информационный

5 вход блока соединен с информационным входом реверсивного счетчика 9, первый управл ющий вход блока подключен к входу направлени  счета реверсивного счетчика 9 и первому входу элемента И 13, второй уп0 равл ющий вход блока соединен с первым входом элемента И 15, вход записи блока соединен с входом записи реверсивного счетчика 9 и первым входом элемента ИЛИ 18. Выход счетчика 8 соединен с первыми

5 входами элементов И 11 и 12, выход переноса реверсивного счетчика 9 подключен к вторым входам элементов И 13 и 15, К-входу триггера 10 и через элемент Н Е 1 б к входам элементов И 11 и 14. Пр мой выход триггера

0 10 соединен с третьими входами элементов И 13 и 15 и вторым входам элемента И 14, инверсный выход триггера 10 соединен с вторым входом элемента И 12 и входом разрешени  счета счетчика 8 пр мого счета.

5 Выход элемента И 11 соединен с J-входом триггера 10, выход элемента И 14 соединен с входом разрешени  счета реверсивного счетчика 9, выходы элементов И 12,13 через элемент ИЛИ 17 подключены к выходу бло0 ка, выход элемента И 15 через элемент ИЛИ 18 соединен с R-входом триггера 10.

Блок 6 управлени  делителем состоит из элемента НЕ 19, элемента И 20, элементов ИЛИ 21, 22. Вход переноса блока соеди5 нен с первыми входами элементов ИЛИ 21, 22 и через элемент НЕ 19 с первым входом элемента И 20, вход знака поправки блока соединен с вторым входом элемента И 20, выход которого подключен к второму входу

0 элемента ИЛИ 21, управл ющий вход блока подключен к второму входу элемента ИЛИ 22. Выходы элементов ИЛИ 21, 22 соединены соответственно с выходами направлени  счета и разрешени  счета блока 6.

5Блок 7 управлени  счетчиком поправки

состоит из элемента ИЛИ-НЕ 23, элемента И 24 и элемента НЕ 25. Первый и второй входы блока 7 через элемент ИЛИ-НЕ 23 подключены к первому входу элемента И 24, а третий вход блока через элемент НЕ 25 к второму входу элемента И 24, выход которого соединен с выходом блока.

Устройство работает следующим образом .

Генератор 1  вл етс  источником импульсов с периодом повторени  Т (фиг.2а).

8отсутствие сигналов управлени  коррекцией фазосдвигающий блок 2 выполн ет функции делител  с коэффициентом делени  К1 (например, К1 10), соответственно делитель 3 производит деление на К2. При по влении на управл ющем входе сигнала записи (фиг.2в) осуществл етс  установка триггера 4 знака в состо ние, соответствующее знаку поправки, например 1 (фиг.2к), и запись в реверсивный счетчик импульсов

9кода точной коррекции, например 3. Во врем  действи  импульса записи реверсивный счетчик 9становитс  нечувствительным к импульсам на счетном входе. Одновременно с этим через элемент ИЛИ 18 подтверждаетс  установка триггера 10 в О, с инверсного выхода которого на вход разрешени  счета счетчика 8 поступает разрешающий сигнал (фиг.2е). С записью кода точной коррекции в счетчик 9 с его выхода пропадает сигнал переноса (фиг.2г), а его инверси  с элемента НЕ 16 разрешает прохождение сигнала переноса через элемент И 11 со счетчика 8 на J-вход триггера 10. Управл емый сигналом с триггера 10 счетчик 8 досчитывает после записи до первого переполнени . Сигнал переноса (фиг,2б) через элементы И 12 и ИЛИ 17 поступает на входы блоков 6, 7 управлени .

По спаду импульса переноса происходит запись 1 в триггер 10 (фиг.2д,е). в результате запрещаетс  счет в счетчике 8 и разрешаетс  в счетчике 9. При наличии 1 на входе направлени  счета происходит добавление к числу 3, записанному в счетчик 9 по сигналу записи. В результате сигнал на выходе фазосдвигающего блока 2 по вл етс  не через 10 тактов, а через 7, когда в результате наличи  логических 1 на всех трех входах элемента И 13 (фиг.2г,д,к) по вл етс  импульс на его выходе (фиг.2з) и соответственно выходе элемента ИЛИ 17 (фиг.2л). Сигнал со счетчика 9 поступает также на К-вход триггера 10, в результате чего по первому синхроимпульсу происходит возврат триггера 10 в нулевое состо ние, соответствующее обычному режиму работы блока с коэффициентом делени  К (в данном случае К 10), когда управл ющие сигналы триггера 10 разрешают счет в счетчике 8 и запрещают в счетчике 9.

Таким образом, происходит сдвиг шкалы на три дискрета влево за счет однократного сокращени  коэффициента делени  с 10 до 7.

В правой части фиг.2 (после разрыва) показана точна  коррекци  шкалы времени

в обратном направлении, вправо. В этом случае в триггер 4 знака записываетс  О. Соответственно после переключени  триггера 10 счетчик 9 в отличие от выше описанного варианта работает на вычитание до

0 обнулени  счетчика. Кроме того, сигнал переноса со счетчика 9 не проходит на выход, а переключение триггера 10 в нулевое состо ние производитс  по R-входу импульсом переноса счетчика 9, прошедшим

5 элементы И 15, ИЛИ 18.

Таким образом, цикл пересчета удлин етс  на число дискретов, записанное в счетчик 9. Точную коррекцию можно интерпретировать и как коррекцию в младших

0 разр дах делител . Груба  коррекци  в за вл емом устройстве осуществл етс  практически независимо и параллельно с точной коррекцией.

Одновременно с записью кода коррек5 ции в счетчик 9, определ ющего точную коррекцию , производитс  запись старших разр дов кода коррекции в счетчик 5 поправки , определ ющего грубую коррекцию непосредственно в делителе 3.

0 Наличие сигнала переноса на выходе фазосдвигающего блока 2 обеспечивает работу делител  3 в обычном режиме: сигнал с блока 2, проход  через элемент ИЛИ 21, обеспечивает пр мой счет (добавление) в

5 делителе 3, выполненном как реверсивный счетчик, и запрещает счет в счетчике 5 поправки через элементы ИЛИ-НЕ 23 и И 24. В отсутствие сигнала с блока 2 направление счета в делителе 3 определ етс  логи0 ческим уровнем сигнала, поступающего с триггера 4 знака на элемент И 20. Отсутствие сигнала с блока 2 снимает запрет счета с реверсивного счетчика 5 поправки . Если при этом в счетчике 5 ненулева 

5 комбинаци , то на его выходе отсутствует сигнал переноса. В отсутствие сигналов переноса на выходе блока и счетчика 5 на выходе элемента И формируетс  сигнал разрешени  счета, поступающий непосредст0 венно на вход разрешени  счета счетчика 5 и через элемент ИЛИ 22 на вход разрешени  счета в делитель 3.

Таким образом, все счетные импульсы (фиг.2м) могут использоватьс  дл  грубой

5 коррекции устройства. При обнулении (работа в режиме вычитани ) счетчика 5 на его выходе по вл етс  сигнал переноса, снимающий сигнал разрешени  счета с выхода элемента И 24, чем и завершаетс  груба  коррекци .

Эффективность за вл емого устройства можно определить путем сравнени  времени , затрачиваемого на коррекцию шкалы времени на одну и ту же величину устройством-прототипом и за вл емым устройством . Пусть эта величина

At-Кфсб Кд -Т,

где Кфсб - коэффициент делени , реализуемый фазосдвигающим блоком;

Кд - коэффициент делени  делител ;

Т - минимальный дискрет коррекции, равный периоду генератора 1.

В этих услови х можно записать

tnpoi Кфсб КДТ {Кфсб ± 1).

Поскольку в за вл емом устройстве процесс точной и грубой коррекции осуществл етс  параллельно и независимо, то врем  коррекции дл  него будет определ тьс  максимальной из двух величин

1точн.зз в И Тгруб.за в

1точн.эа е - 2 Кфсб Т;

1груб.за в Кд Кфсб Т

Кфсб - 1

Так как обычно Кд Кфсб. то можно прин ть гза в ируб.за в и определить отношение

Кфсб Кд Т ( Кфс6 ± 1 ) ( Кфс6 - 1 ) Кфсб Кд Т

- (Кфсб ± 1) (Кфсб - 1) - (Кфсб - 1) 2.

Приведенные расчеты доказывают эффективность за вл емого устройства по сравнению с устройством-прототипом.

Claims (1)

1. Формула изобретени  Устройство коррекции шкалы времени, содержащее генератор импульсов, фазосд- вигающий блок, делитель и триггер знака, пр мой выход которого соединен с первым управл ющим входом фазосдвитающего блока, выход генератора импульсов соединен с тактовым входом фазосдвигающего блока, а выход делител  соединен с выходом устройства, отличающеес  тем, что, с целью сокращени  времени коррекции , в устройство введены счетчик поправки , блок управлени  делителем, блок

   управлени  счетчика поправки, выход генератора импульсов соединен со счетными входами делител  и счетчика поправки, информационна  магистраль кода коррекции 5 соединена с информационными входами фазосдвигающего блока и счетчика поправки , вход знака поправки соединен с D-вхо- дом триггера знака, командный вход устройства подключен к счетному входу

   0 триггера знака, входу записи фазосдвигающего блока и счетчика поправки, первому входу блока управлени  счетчиком поправки , выход фазосдвигающего блока подключен к второму входу блока управлени 

   5 счетчиком поправки и входу переноса блока управлени  делителем, пр мой выход триггера знака дополнительно соединен с входом знака поправки блока управлени  делителем, инверсный выход триггера зна0 ка соединен с вторым управл ющим входом фазосдвигающего блока, выход счетчика поправки подключен к третьему входу блока управлени  счетчиком поправки, выход которого соединен с входом разрешени  счета

   5 счетчика поправки и с управл ющим входом блока управлени  делителем, выходы направлени  счета и разрешени  счета блока управлени  делителем соединены с соответствующими входами делител , фазосд0 витающий блок содержит счетчик пр мого счета, реверсивный счетчик, JK-триггер, три двухвходовых и два трехвходовых и два трехвходовых элемента И, два элемента ИЛИ, элемент НЕ, счетный вход фазосдви5 тающего блока соединен со счетными входами реверсивного счетчика и счетчика пр мого счета и с тактовым входом JK- триггера, информационный вход блока соединен с информационным входом ре0 версивного счетчика, первый управл ющий вход фазосдвигающего блока подключен к входу направлени  счета реверсивного счетчика и к первому входу первого трехвхо- дового элемента И, второй управл ющий

   5 вход фазосдвигающего блока соединен с первым входом второго трехвходового элемента И, вход записи фазосдвигающего блока соединен с входом записи реверсивного счетчика и первым входом первого элемента

   0 ИЛИ, выход счетчика пр мого счета соединен с первыми входами первого и второго двухвходовых элементов И, выход переноса реверсивного счетчика подключен к вторым входам трехвходовых элементов И, к входу

   5 JK-триггера и через элемент НЕ к второму входу первого и первому входу третьего двухвходовых элементов И, пр мой выход JK-триггера соединен с третьими входами трехвходовых и вторым входом третьего двухвходового элемента И, инверсный выход JK-триггера соединен с вторым входом второго двухвходового элемента 1/1 и входом разрешени  счета счетчика пр мого счета, выход первого двухвходового элемента И соединен с J-входом триггера, выход треть- его двухвходового элемента И соединен с входом разрешени  счета реверсивного счетчика, выходы первого трехвходового и второго двухвходового элементов И через второй элемент ИЛИ подключены к выходу фазосдвигающего блока, выход второго трехвходового элемента И через первый элемент ИЛИ соединен с R-входом JK-триггера , блок управлени  делителем содержит второй элемент НЕ, дополнительный эле- мент И и третий и четвертый элементы ИЛИ, вход переноса блока управлени  делителем соединен с первыми входами третьего и четвертого элементов ИЛИ и через второй элемент НЕ - с первым вхо- дом дополнительного элемента И, вход знака поправки блока управлени  делителем соединен с вторым входом дополнительного элемента И, выход которого подключен к второму входу третьего элемента ИЛИ, управл ющий вход блока управлени  делителем подключен к второму входу четвертого элемента ИЛИ, выходы третьего и четвертого элементов ИЛИ соединены соответственно с входами направлени  счета и разрешени  счета блока управлени  делителем , а блок управлени  счетчиком поправки состоит из элемента ИЛИ-НЕ, вспомогательного элемента И и третьего элемента НЕ, первый и второй входы блока управлени  счетчиком через элементы ИЛИ-НЕ подключены к первому входу вспомогательного элемента И, а третий вход блока управлени  счетчиком поправки через третий элемент НЕ соединен с вторым входом вспомогательного элемента И, выход которого соединен с выходом блока.