RU156821U1 - Двухступенчатый компенсатор межсимвольных искажений цифровых сигналов - Google Patents

Abstract

Двухступенчатый компенсатор межсимвольных искажений цифровых сигналов, содержащий первый коррелятор, опорный генератор, фазовращатель, ключ, первый сумматор, вычислитель и квадратор, отличающийся тем, что в него введены первый и второй блоки демодуляции, второй коррелятор, первый и второй аналого-цифровые преобразователи, блок фазовой автоподстройки, блок выделения тестового сигнала, первый, второй и третий блоки обработки, первый, второй и третий вычитатели-сумматоры, второй, третий, четвертый и пятый сумматоры, первый, второй, третий, четвертый и пятый блоки памяти, блок управления, первый и второй регистры, первый и второй умножители, первый и второй коммутируемые блоки памяти, коммутатор, схема сравнения и делитель, при этом первый и второй входы устройства соединены с входами, соответственно, первого и второго блоков демодуляции и со входами блока выделения тестового сигнала, один из выходов первого блока демодуляции подключен к одному из входов первого вычитателя-сумматора и первому входу первого блока обработки, другой выход первого блока демодуляции подключен ко второму входу первого блока обработки, а его выход - ко второму входу первого вычитателя-сумматора, один из выходов второго блока демодуляции подключен к одному из входов второго вычитателя-сумматора и первому входу второго блока обработки, другой выход второго блока демодуляции подключен ко второму входу второго блока обработки, а его выход - ко второму входу второго вычитателя-сумматора, выход первого вычитателя-сумматора соединен с одним из входов третьего вычитателя-сумматора и с первым входом третьего блока обработки, выход второго �

Description

Двухступенчатый компенсатор межсимвольных искажений цифровых сигналов - это устройство, которое относится к технике радиосвязи и может быть использовано для приема цифровых сигналов с бинарной фазовой манипуляцией (BPSK - binary phase shift keying) в каналах с разнесением и многолучевым распространением сигналов, вызывающим межсимвольную интерференцию.

При использовании бинарной фазовой манипуляции в зависимости от передаваемых символов начальная фаза несущей может принимать два различных значения, различающихся на 180°, при этом сигналы несущей противоположны по знаку.

При прохождении трасс различного вида (тропосферных, ионосферных, трасс мобильной связи и др.) сигналы от передатчика достигают приемника, зачастую, сразу по нескольким путям. Их число может быть довольно значительным. Проходящие по каждому из путей сигналы испытывают задержку по времени, которая пропорциональна длине данного пути. Длины путей могут заметно различаться, в результате величины задержки каждой копии сигнала, прошедшей по своему пути, также заметно различаются. Когда разброс подобной временной задержки больше длительности одного символа, то в каждый момент времени на приемник приходит сумма данного передаваемого символа и еще нескольких предыдущих символов.

Обычно первый приходящий символ является основным и используется для передачи информации. Уровень следующих за ним мешающих символов меньше, но и они могут оказывать значительное негативное воздействие. Количество символов в подобной суперпозиции определяется соотношением временной длительности одного символа в данной системе передачи и максимальной разности по времени задержки между сигналами, пришедшими различными путями. Это соотношение может достигать величины нескольких единиц.

Взаимные соотношения между уровнями сигналов, составляющих суммарный принимаемый сигнал, случайны по величине и случайно изменяются по времени. Также случаен и их взаимный фазовый сдвиг, поэтому в каждый момент времени весовые коэффициенты отдельных сигналов в суммарном сигнале после демодуляции могут иметь различные знаки. Поскольку передаваемая по системе информация является последовательностью логических нулей и единиц, появление которых можно считать равновероятным, то отклик демодулятора на каждый отдельный символ может равновероятно принимать как положительные, так и отрицательные значения.

В результате, когда в результате межсимвольной интерференции к принимаемому символу прибавляется суммарный отклик от нескольких предыдущих символов, имеет место межсимвольная интерференция (МСИ) и демодулятор может принять ошибочное решение о действительной величине принимаемого символа, что приведет к появлению ошибки. Одновременное воздействие МСИ и теплового шума аппаратуры усиливает подобный негативный эффект. В результате при появлении МСИ значительно возрастает средняя величина вероятности ошибки и снижается помехоустойчивость и качество передачи информации.

Известны различные устройства, уменьшающие степень негативного влияния мешающих воздействий на передачу сигналов, например, компенсаторы, описанные в кн.: М.В. Максимов Защита от радиопомех. - М.: Сов. радио, 1976 Устройства содержат регулируемые усилители, корреляторы, фазовращатели на 90°, сумматоры. Мешающие сигналы фиксируются вспомогательным приемником, далее производится их амплитудно-фазовая регулировка и вычитание из основного сигнала, содержащего помеху. Амплитудно-фазовая регулировка производится таким образом, чтобы мешающие сигналы оказались равными по величине и противофазными. В результате помеха устраняется. Основным недостатком описанных устройств является практическая невозможность использовать приемник, который принимал бы только сигналы, вызывающие межсимвольную интерференцию.

Известны также устройства, использующие МСИ в качестве варианта разнесенного приема, в частности, система RAKE, описанная, например, в книге: «Системы мобильной связи» авторов Ипатова В.П. и др. - М.: Горячая линия - Телеком, 2003. - 272 с. Устройство содержит несколько корреляторов, состоящих из перемножителя и интегратора, также содержит генератор опорных сигналов и устройство комбинирования. Генератор опорных сигналов вырабатывает копии опорных сигналов с различными временными сдвигами. Количество опорных сигналов и величина временных сдвигов должны соответствовать наиболее сильным лучам, прошедшим по различным путям. При этом предполагается, что многолучевое распространение проявляется в виде небольшого числа достаточно сильных лучей. Кроме того, предполагается, что заранее известны относительные временные сдвиги этих лучей.

Для использования этого устройства необходимо, чтобы много лучевость носила выраженный дискретный характер. В случае непрерывной многолучевости, когда принимаемый сигнал состоит из множества лучей с небольшим относительным временным сдвигом, применение устройства-аналога также не приводит к устранению МСИ.

Наиболее близким по технической сущности к заявляемому является устройство по патенту РФ №2423794 С1 на «Приемник цифровых сигналов» МКИ H04B 7/04 авторов Полушина П.А., Пятова В.А., Ульяновой Е.В.

Устройство содержит генератор для выработки опорных сигналов, детектор, коррелятор, пороговый блок, тактовый генератор, сдвиговый регистр, формирователь адреса, аналоговый коммутатор, блоки усреднения, вычитатели, вычислитель, источник опорного напряжения, сумматоры, блоки регулировки, регулируемые усилители, квадраторы, инвертор и ключ.

При работе устройства чтобы уменьшить негативное влияние межсимвольной интерференции в пороговый блок, вырабатывающий решение о передаче одного из двоичных символов, добавляется корректирующая добавка в зависимости от соотношения уровней мешающих предыдущих символов и от их значений. Эта корректирующая добавка вычисляется обратным матричным преобразованием от коэффициентов, получаемых усреднением нескольких предыдущих значений символов с учетом результатов их демодуляции.

Недостатком устройства-прототипа является значительное ухудшение его исправляющей способности при заметном уровне тепловых шумов в приемнике. Если их уровень велик, то будут часто повторяться ошибки, связанные с тем, что принятый текущий символ будет относиться не к той группе, к которой должен был при отсутствии шумов. Обратное матричное преобразование может значительно увеличить эти ошибки, в результате чего поправочные величины будут вычислены неправильно и вредное воздействие межсимвольной интерференции устранено не будет. Это приведет к снижению помехоустойчивости и появлению значительных межсимвольных искажений.

Задачей заявляемого устройства является повышение помехоустойчивости передачи цифровых сигналов за счет уменьшения межсимвольных искажений.

Поставленная задача решается тем, что в двухступенчатый компенсатор межсимвольных искажений цифровых сигналов, содержащий первый коррелятор, опорный генератор, фазовращатель, ключ, первый сумматор, вычислитель и квадратор, введены первый и второй блоки демодуляции, второй коррелятор, первый и второй аналого-цифровые преобразователи, блок фазовой автоподстройки, блок выделения тестового сигнала, первый, второй и третий блоки обработки, первый, второй и третий вычитатели-сумматоры, второй, третий, четвертый и пятый сумматоры, первый, второй, третий, четвертый и пятый блоки памяти, блок управления, первый и второй регистры, первый и второй умножители, первый и второй коммутируемые блоки памяти, коммутатор, схема сравнения и делитель, при этом первый и второй входы устройства соединены с входами, соответственно, первого и второго блоков демодуляции и со входами блока выделения тестового сигнала, один из выходов первого блока демодуляции подключен к одному из входов первого вычитателя-сумматора и первому входу первого блока обработки, другой выход первого блока демодуляции подключен ко второму входу первого блока обработки, а его выход - ко второму входу первого вычитателя-сумматора, один из выходов второго блока демодуляции подключен к одному из входов второго вычитателя-сумматора и первому входу второго блока обработки, другой выход второго блока демодуляции подключен ко второму входу второго блока обработки, а его выход - ко второму входу второго вычитателя-сумматора, выход первого вычитателя-сумматора соединен с одним из входов третьего вычитателя-сумматора и с первым входом третьего блока обработки, выход второго вычитателя-сумматора соединен со вторым входом третьего блока обработки, а его выход - с другим входом третьего вычитателя-сумматора, выход третьего вычитателя-сумматора соединен с выходом устройства, один из выходов блока выделения тестовых сигналов подключен к управляющим входам ключей обоих блоков демодуляции, другой выход блока выделения тестового сигнала подключен к управляющим входам первого и второго блоков обработки, а третий выход блока выделения тестового сигнала - к управляющему входу третьего блока обработки, при этом в каждом блоке демодуляции вход соединен с одними из входов первого и второго корреляторов и с сигнальным входом ключа, выходы первого и второго корреляторов через, соответственно, первый и второй аналого-цифровые преобразователи соединены с выходами блока демодуляции, опорный генератор подключен к другому входу первого коррелятора, к одному из входов блока фазовой автоподстройки и через фазовращатель - к другому входу второго коррелятора, выход ключа подключен к другому входу блока фазовой автоподстройки, а его выход - ко входу опорного генератора, в каждом блоке обработки первый его вход подключен к одному из входов первого блока памяти, а второй его вход - к одному из входов второго блока памяти и через второй умножитель - к выходу блока обработки, многоканальный выход первого блока памяти через последовательно соединенные первый сумматор и первый регистр подключен к многоканальному входу третьего блока памяти, а его многоканальный выход - к другому многоканальному входу первого сумматора и многоканальному входу третьего сумматора, многоканальный выход второго блока памяти через последовательно соединенные второй сумматор и второй регистр подключен к многоканальному входу четвертого блока памяти, а его многоканальный выход - к другому многоканальному входу второго сумматора и через первый умножитель к другому многоканальному входу третьего сумматора, многоканальный выход третьего сумматора через квадратор соединен с многоканальным входом вычислителя, его выход соединен со входом первого коммутируемого блока памяти, а его многоканальный выход - со входом схемы сравнения, выход схемы сравнения подключен ко входу пятого блока памяти, а его ывход - к управляющему входу коммутатора, последовательный выход второго коммутируемого блока памяти подключен к управляющему входу первого умножителя, а многоканальный параллельный выход - к многоканальному входу коммутатора, выход коммутатора соединен с управляющим входом второго умножителя, вход блока управления соединен с управляющим входом блока обработки, один из выходов блока управления соединен с управляющими входами первого и второго блоков памяти, другой выход блока управления соединен с управляющими входами третьего и четвертого блоков памяти, третий выход блока управления соединен с управляющими входами первого и второго регистров, четвертый выход блока управления соединен с управляющими входами первого и второго коммутируемых блоков памяти, пятый выход блока управления соединен с управляющим входом пятого блока памяти, в первом и втором блоках управления входы вычислителя подключены ко входам четвертого сумматора, а выход вычислителя - к выходу четвертого сумматора, в третьем блоке памяти одна из линий многоканального входа вычислителя подключена к одному из входов делителя, а другие линии многоканального хода вычислителя - к многоканальным входам пятого сумматора, выход пятого сумматора соединен с другим входом делителя, а его выход - с выходом вычислителя.

На рисунках представлены: на фиг. 1 - структурная схема двухступенчатого компенсатора межсимвольных искажений цифровых сигналов. На фиг. 2 - структурная схема первого, второго и третьего блоков обработки. На фиг. 3 - структурная схема вычислителя первого и второго блоков обработки. На фиг. 4 - структурная схема вычислителя третьего блока обработки.

На фиг. 1 обозначены: первый 1 и второй 2 корреляторы; первый 3 и второй 4 аналого-цифровые преобразователи; блок фазовой автоподстройки 5; опорный генератор 6; первый 7, второй 8 и третий 9 вычитатели-сумматоры; первый 10 и второй 11 блоки демодуляции; блок выделения тестового сигнала 12; первый 13, второй 14 и третий 15 блоки обработки; фазовращатель 16; ключ 17.

На фиг. 2 обозначены: первый 18, второй 19, третий 20, четвертый 21 и пятый 22 блоки памяти; первый 23, второй 24 и третий 25 сумматоры; первый 26 и второй 27 умножители; схема сравнения 28; первый 29 и второй 30 коммутируемые блоки памяти; коммутатор 31; блок управления 32; квадратор 33; первый 34 и второй 35 регистры; вычислитель 36.

На фиг. 3 обозначен четвертый сумматор 37.

На фиг. 4 обозначен пятый сумматор 38 и делитель 39.

Блоки устройства (фиг. 1) работают следующим образом.

На входы устройства (Вх. 1 и Вх. 2) поступают сигналы с приемников двух каналов разнесения. В каждом канале разнесения работают одинаковые блоки демодуляции 10 и 11. Последовательность принимаемых цифровых сигналов содержит передаваемую информацию и состоит из последовательно идущих символов длительностью T_С. Она принимается одновременно по обоим каналам разнесения. Как в известных системах передачи, через определенные одинаковые и заранее известные промежутки времени она прерывается передачей серии тестовых сигналов. Тестовые сигналы не содержат передаваемой информации и представляют собой последовательность прямоугольных радиоимпульсов, содержащих только такую же высокочастотную несущую, которая используется для передачи информационных символов. Тестовые сигналы служат для подстройки частоты и фазы опорного генератора 6 под фазу несущей.

Длительность радиоимпульсов равна длительности символов T_С. Как известно, межсимвольная интерференция возникает, когда радиосигналы приходят к приемнику несколькими разными путями. Длина путей различна, различно и время их прохождения. В результате приемник i совместно с основным символом S_i(t) максимального уровня принимает еще m предыдущих мешающих символов S_i-1(t)÷S_i-m(t) меньшего уровня. (В реальных трассах с многолучевым распространением величина m мешающих символов заметного уровня обычно составляет 2-3, редко превышая значения 4-6). Несмотря на то, что их уровень меньше основного сигнала, но они оказывают суммарное воздействие, накладываются на основной символ и искажают его.

Поскольку длительность символов, как правило, некратна периоду несущей частоты (разность хода по основному лучу и по мешающим лучам некратна длине волны), то фаза заполнения основного радиоимпульса отличается от фазы заполнения мешающих радиоимпульсов, пришедших по другим лучам. Фаза же опорного генератора должна быть подстроена именно под фазу основного радиоимпульса, иначе его уровень после корреляторов будет значительно меньше. Длительность T_С одного тестового импульса может оказаться недостаточной для точной подстройки, поэтому она подстраивается по тестовой последовательности, состоящей из нескольких радиоимпульсах, разделенных интервалом времени T_P=MT_С>mT_С, M>m. Этот временной интервал необходим, чтобы другие импульсы, пришедшие по мешающим лучам, не ухудшали подстройку фазы. Таким образом, воздействие идущих вслед за каждым тестовым импульсом его копий, пришедших по мешающим лучам, влияния на настройку фазы опорного генератора не оказывает, и он настраивается точно под основной сигнал.

Для этого общий для обоих каналов разнесения блок выделения тестовых сигналов 12 принимает сигналы со входов 1 и 2 (от первого и второго каналов разнесения) и определяет интервалы времени прихода основных тестовых сигналов. На время этих интервалов в обоих блоках демодуляции 10 и 11 включается работа однотипных блоков фазовой автоподстройки 5 согласно управляющему напряжению U₁ от блока выделения тестовых сигналов. Они сравнивает текущую фазу опорных генераторов 6 с фазой основного сигнала (в каждом канале разнесения она разная). В случае если за время после подстройки по предыдущей серии тестовых сигналов фаза опорного генератора «ушла» (отклонилась от требуемой), то она вновь подстраивается под фазу принимаемого тестового сигнала данной ветви разнесения.

Точность подстройки определяется ее скоростью и интервалом времени, в течение которого она осуществляется. Для улучшения точности подстройки она осуществляется по всем тестовым сигналам серии, так как за время одного тестового сигнала длительности T_С точность подстройки может оказаться недостаточной. Однако длинная серия также нежелательна, так как во время тестовой серии полезная информация по системе не передается.

Временной интервал между импульсами одной серии определяется максимальной разницей между временем прохождения радиоволн по разным лучам. Интервал времени между тестовыми сериями зависит от скорости изменения физических свойств каналов передачи и определяется, как правило, скоростью быстрых замираний. Тестирование каналов необходимо проводить через интервалы времени, когда коэффициенты передачи (и фазы принимаемых сигналов) заметно изменились. Длительность таких интервалов времени определяется свойствами данного канал передачи и известна заранее.

В интервалы времени между тестовыми сериями передаются информационные сигналы. В первом корреляторе 1 каждого канала разнесения на основе сигнала опорного генератора выделяется их информационная составляющая. В случае использования модуляции BPSK каждое из двух значений бинарного информационного сигнала (без учета межсимвольной интерференции) соответствует одному из знаков напряжения на выходе первого коррелятора 1.

Интервалы времени между тестовыми импульсами каждой серии (когда подстройка фазы опорного генератора не производится) в предлагаемом устройстве используются для определения ортогональных составляющих мешающих сигналов. Поскольку фазы мешающих сигналов не совпадают с фазой основного сигнала, то с помощью первого коррелятора 1 выделяются компоненты мешающих сигналов, синфазные с основным сигналом, а с помощью второго коррелятора 2 выделяются компоненты мешающих сигналов, ортогональные фазе основного сигнала.

Для этого сигнал опорного генератора 6 пропускается через фазовращатель 16, в котором осуществляется фазовый сдвиг сигнала на 90°. Далее этот сигнал подается в качестве опорного на второй коррелятор 2. Сигналы с выходов обоих корреляторов в каждом блоке демодуляции 10 и 11 поступают на первый 3 и второй 4 аналого-цифровые преобразователи. В них входные аналоговые сигналы преобразуются в цифровую форму с сохранением знака.

В устройстве в целом осуществляется двухступенчатая последовательная компенсация сигналов, приходящих по мешающим лучам, в результате чего удается существенно уменьшить межсимвольные искажения. Первая ступень компенсации производится по отдельности в каждом разнесенном канале. Она включает в первом разнесенном канале первый блок демодуляции 10, первый блок обработки 13 и первый вычитатель-сумматор 7. Во втором канале разнесения она включает второй блок демодуляции 11, второй блок обработки 14 и второй вычитатель-сумматор 8.

Процессы в первой ступени компенсации в обоих каналах разнесения производятся аналогично. Рассмотрим первый канал разнесения. На входы первого блока обработки 13 поступают выходные сигналы первого 3 и второго 4 аналого-цифровых преобразователей. В течение времени тестовой последовательности в этом блоке производится регулировка уровня сигнала со второго аналого-цифрового преобразователя таким образом, чтобы он в наибольшей степени совпадал с выходным сигналом первого аналого-цифрового преобразователя. Это производится в интервалах времени, когда на выходах аналого-цифровых преобразователей присутствуют только сигналы мешающих лучей, что определяется управляющим напряжением U₂ с блока выделения тестовых сигналов 12. Максимально достижимое совпадение обоих сигналов соответствует определенному коэффициенту K_У соотношения их уровней, который определяется в каждом блоке обработки 13 и 14 и запоминается до следующей тестовой серии.

В интервалах времени передачи информационных сигналов выходной сигнал второго аналого-цифрового преобразователя, умноженный на данный коэффициент передачи, подается на один из входов первого вычитателя-сумматора 7. На другой его вход подается выходной сигнал первого аналого-цифрового преобразователя 3.

Поскольку в выходном сигнале второго аналого-цифрового преобразователя присутствуют только мешающие составляющие, то, хотя их ортогональные соотношения не совпадают с синфазными соотношениями, но уровень коррелированности практически всегда больше нуля, хотя Постоянно меняется по времени. Таким образом, после первого вычитателя-сумматора 7 удается уменьшить уровень мешающих составляющих на величину коррелированности уровней синфазных и ортогональных составляющих мешающих сигналов, вызывающих межсимвольные искажения (на степень достигнутого их совпадения).

Вторая ступень компенсации производится третьим блоком обработки 15 и третьим вычитателем-сумматором 9. Здесь производится компенсация компонентов мешающих сигналов в обоих каналах разнесения, оставшихся от компенсации в первой ступени. Для этого в третьем блоке обработки сигнал с выхода второго вычитателя-сумматора 8 домножается также на некоторый коэффициент таким образом, чтобы на выходе третьего вычитателя-сумматора 9 отношение мощностей полезной составляющей (уровня основного сигнала) и мешающей составляющей (суммарной мощности сигналов всех мешающих лучей) было максимальным. Этот коэффициент также запоминается в третьем блоке обработки 15 до следующей тестовой серии и используется во время передачи информационного сигнала между данной и следующей тестовыми сериями. Работа третьего блока обработки 15 начинается после появления второго тестового импульса каждой тестовой серии, соответствующий управляющий сигнал U₃ для этого подается с блока выделения тестовых сигналов 12. Выходной сигнал вычитателя-сумматора 9 подается на выход устройства (Вых.).

Первый 13 и второй 14 блоки обработки (фиг. 2) работают следующим образом. В каждом из них первый 18 и второй 19 блоки памяти имеют последовательные входы для записи и параллельные выходы для вывода информации и работают одинаково. После появления тестовой последовательности блок выделения тестовых сигналов 12 подает управляющие сигналы U₂ на блок управления 32. Эти управляющие сигналы подаются в моменты появления основных символов и отстоят один от другого на интервал времени MT_С. После появления каждого из них через интервал времени T_С блок управления вырабатывает сигнал U₄, который представляет собой m импульсов записи, которые подаются на записывающие входы первого 18 и второго 19 блоков памяти. На их сигнальные входы последовательной записи подаются выходные сигналы первого 3 и второго 4 аналого-цифровых преобразователей.

Первый 18 и второй 19 блоки памяти содержат m ячеек памяти, в которые последовательно заносятся цифровые сигналы с, соответственно, первого и второго входов данного блока управления. При поступлении каждого импульса записи с блока управления в первую ячейку блока памяти записывается сигнал с входа данного блока управления, а все уже записанные в ячейках сигналы последовательно сдвигаются вправо в следующую ячейку. (Сигнал из последней ячейки удаляется).

После того, как поданы все m записывающих символов, в m ячейках первого и второго блоков памяти оказываются записанными значения уровней по отдельности каждого из мешающих сигналов. После прихода второго основного тестового сигнала весь процесс заполнения ячеек первого и второго блоков памяти аналогично повторяется, но теперь туда будут записаны значения отсчетов мешающих сигналов, которые были измерены после второго основного тестового сигнала. И так далее, процесс повторной записи m отсчетов мешающих сигналов повторяется в течение всей тестовой серии после прихода каждого нового основного тестового сигнала.

Для уменьшения влияния шумов происходит накопление информации об измеренных уровнях мешающих сигналов по нескольким их измерениям, проводимым после каждого основного тестового сигнала. Накопление происходит в третьем 20 и четвертом 21 блоках памяти. Для этого делаются следующие операции. Третий 20 и четвертый 21 блоки памяти состоят из m ячеек, в которые осуществляется одновременная параллельная запись сигналов с параллельных входов. Первый 34 и второй 35 регистры также состоят из m ячеек, в которые с параллельных входов записываются сигналы. Запись в эти регистры производится управляющим сигналов U₆, вырабатываемым блоком управления и представляющим собой импульс, следующий после того, как были выработаны все m записывающих импульсов управляющего сигнала U₄. Запись в третий и четвертый блоки памяти производится управляющим сигналом U₅, вырабатываемым блоком управления и представляющим собой импульс, вырабатываемый после импульса сигнала U₆.

Первый 23 и второй 24 сумматоры имеют два параллельных входа и параллельный выход, на которые параллельно поступают и снимаются т сигналов. На параллельные входы поступают сигналы с т ячеек блоков памяти 18-21. Сигналы с каждой пары параллельных входов складываются, и результат сложения поступает на параллельный выход того же номера. (Например, в первом сумматоре 23 складываются сигналы с первых ячеек первого 18 и третьего 20 блоков памяти, и результат сложения подается на его первый выход. На его второй параллельный выход сумматора подается сумма сигналов со вторых ячеек первого и третьего блоков памяти, и т.д. Второй сумматор 24 работает аналогично).

По записывающему импульсу U₆ параллельные выходные сигналы сумматоров записываются в регистры 34 и 35, а последующим записывающим импульсом U₅ с параллельных выходов регистров сигналы переписываются вновь в ячейки третьего 20 и четвертого 21 блоков памяти. Подобная запись в виде двух последовательных операций необходима для обеспечения ее устойчивости.

В ячейках блоков памяти 20 и 21 накапливаются результаты измерения по отдельности уровней каждого из мешающих сигналов синфазной (с первого входа блока обработки) и ортогональной (со второго входа блока обработки) составляющих. Перед началом накопления, когда в первом 18 и втором 19 блоках памяти начинается заполнение ячеек данными после первого основного тестирующего сигнала управляющим сигналом U₅, третий и четвертый блоки памяти 20 и 21 обнуляются.

Таким образом, в третьем 20 и четвертом 21 блоках памяти находится информация о соотношении уровней синфазной и ортогональной составляющих всех мешающих лучей, полученная по данной тестовой последовательности. (После приема каждого основного тестового сигнала этой последовательности она уточняется, накопление по нескольким тестовым сигналам последовательности позволяет снизить возможную ошибку от присутствия шумов).

После приема последнего основного тестового сигнала и последнего уточнения соотношений составляющих и в интервале времени до начала передачи информационных символов производится цикл измерения величины общего коэффициента K_У. На этот коэффициент необходимо умножить ортогональные компоненты мешающих сигналов, чтобы после вычитания из синфазных компонент общая мощность этой разности стала минимальной.

Измерение коэффициента K_У совершается следующим образом. Для этого N возможных вариантов величины коэффициента K_У последовательно перебираются в определенном диапазоне и с определенным шагом, и то значение коэффициента, которое обеспечит минимум этой мощности, запоминается и используется до следующей тестовой серии. Варианты значений представляют собой частую сетку значений. Они занесены в ячейки этого блока памяти до начала работы устройства и в процессе всего сеанса работы устройства не изменяются. Количество вариантов значений сетки коэффициента K_У в цикле измерения определяется быстродействием узлов этой части устройства, чем больше N и чем меньше величина шага между значениям сетки, тем точнее находится оптимальное значение K_У.

Цикл измерения оптимального значения коэффициента K_У производится следующим образом. Цикл начинается через время mT_С после прихода последнего основного тестового сигнала данной тестовой серии. Об нем от блока выделения тестового сигнала 12 приходит на блок управления 32 сигнал U₂. После этого блок управления запускает цикл измерения управляющим сигналом U₇. По этому сигналу со второго коммутируемого блока памяти 30 на его последовательный выход поочередно подаются значения, записанные в ячейках. Второй коммутируемый блок памяти 30 содержит N ячеек. В них записаны используемые варианты значений K_У (последовательность записи вариантов принципиальной роли не играет, для удобства можно считать, что они записаны последовательно возрастающими).

В первом умножителе 26 на параллельные входы подаются сигналы с параллельных выходов четвертого блока памяти 21. В этом умножителе все сигналы на его параллельных входах умножаются на один и тот же множитель K_У, поступающий в данный момент с последовательного выхода второго коммутируемого блока памяти 30. С параллельных выходов умножителя сигналы подаются на параллельные входы третьего сумматора 25. На другие его параллельные входы подаются сигналы с параллельных выходов третьего блока памяти 20. В сумматоре сигналы с одноименных выходов складываются и подаются на выходы того же номера.

На каждом параллельном выходе квадратора 33 вырабатывается сигнал, пропорциональный квадрату от входного сигнала с параллельного входа того же номера. Эти сигналы подаются на вычислитель 36, в нем вырабатывается сигнал сравнения U_C и подается на первый коммутируемый блок памяти 29. Этот коммутируемый блок памяти также содержит N ячеек, заполняемых последовательно значениями сигналов, поступающих на его входы в моменты записи. Используются те же записывающие импульсы сигнала U₇, которые считывают информацию с ячеек второго коммутируемого блока памяти 30.

Запись значений U_C в ячейки первого коммутируемого блока памяти производится синхронно с извлечением значений K_У из ячеек второго коммутируемого блока памяти. Таким образом, после окончания цикла измерения каждой величине коэффициента K_У, записанной во втором коммутируемом блоке памяти, соответствует величина измеренного напряжения U_C, записанная в ячейке первого коммутируемого блока памяти такого же номера.

Схема сравнения 28 постоянно сравнивает величину сигналов, записанных в ячейках первого коммутируемого блока памяти 29, и определяет номер ячейки с минимальным сигналом. Когда цикл измерения завершен, то блок управления 32 подает управляющий сигнал U₈ на пятый блок памяти 21. В нем записывается номер ячейки с минимальным сигналом, определенный схемой сравнения 28. Этот номер хранится в пятом блоке памяти до такого же цикла измерения, который будет производиться в следующей тестовой последовательности.

Номер этой ячейки передается в коммутатор 31, который к своему выходу подключает то значение коэффициента K_У, которое записано в ячейке такого же номера, но во втором коммутируемом блоке памяти. Далее оно поступает на управляющий вход второго умножителя 27. На сигнальный вход второго умножителя подается сигнал со второго входа данного блока обработки. В нем этот сигнал умножается точно так же, как в каждом из параллельных входов первого умножителя 26. После умножения сигнал с выхода второго умножителя поступает на выход данного блока обработки.

Работа узлов третьего блока обработки 15 несколько отличается от работы узлов первого и второго блоков обработки 13 и 14. Первый 18, второй 19, третий 20 и четвертый 21 блоки памяти состоят не из m, а из m+1 ячеек. Точно также их параллельные входы и выходы, а также параллельные входы и выходы первого 23, второго 24 и третьего 25 сумматоров, первого 34 и второго 35 регистров, квадратора 33 и вычислителя 36 содержат не m, а m+1 линий. Схема сравнения 28 определяет номер ячейки, где находится не минимальное, а максимальное значение из всех ячеек.

Блок выделения тестовых сигналов 12 управляет работой третьего блока управления сигналом U₃. Процессы работы каждого узла в третьем блоке обработки такие же, как и в первом и втором блоках обработки, но они начинаются не с момента прихода первого основного тестового сигнала, а со второго тестового сигнала каждой тестовой последовательности. Кроме этого, в ячейки первого 18 и второго 19 блоков памяти записываются не только уровни мешающих сигналов, но, сначала уровень основного сигнала, а за ним уже последовательно уровни мешающих сигналов.

Точно также управляющие сигналы U₅ и U₆ управляют регистрами 34 и 35 и блоками памяти 20 и 21 так, чтобы в них обрабатывались и уровень основного, и уровни мешающих сигналов. Схема и работа вычислителя третьего блока памяти также отличается от вычислителей первого и второго блоков обработки.

Вычислитель первого и второго блоков обработки представлен на фиг. 3. Он представляет собой четвертый сумматор 37 с m входами. На его выход подается сумма значений сигнала на его входах.

Вычислитель третьего блока обработки представлен на фиг. 4. Параллельный вход этого вычислителя содержит m+1 линий. По одной из них поступает сигнал с одной из линий параллельного выхода квадратора 33, в которой присутствует квадрат уровня основного сигнала. Эта линия подсоединена к первому входу делителя 39.

На остальные m линий параллельного входа вычислителя поступают сигналы с m параллельных линий квадратора, в которых присутствуют квадраты уровней мешающих сигналов. Эти т линий подсоединены к m параллельным входам пятого сумматора 38. В нем определяется сумма значений сигналов и подается на второй вход делителя 39. В делителе определяется частное от деления значения с первого входа на значение со второго его входа, и результат подается на выход вычислителя.

Принцип работы заявляемого устройства состоит в следующем. На два входа устройства (канала разнесенного приема) приходят сигналы, в которых наряду с полезными сигналами, переносящими передаваемую информацию, присутствует, как сумма, доля мешающих сигналов, пришедших по другим лучам. Они представляют собой части предыдущих символов. Поскольку информационные символы считаются взаимно независимыми, то наложение предыдущих символов искажает каждый передаваемый символ, вызывая межсимвольные искажения и приводя к снижению помехоустойчивости, поскольку при этом возрастает вероятность ошибки.

В устройстве последовательно в двух ступенях обработки уменьшается доля мощности мешающих сигналов по сравнению с основным сигналом, переносящим информацию. В первой ступени каждый разнесенный сигнал обрабатывается самостоятельно. Доля мешающих сигналов в основном при этом снижается. Во второй ступени оба разнесенных сигнала обрабатываются совместно, при этом доля мешающих сигналов снижается дополнительно.

Поскольку вероятность ошибки при межсимвольной интерференции напрямую зависит от соотношения мощности основного сигнала, переносящего передаваемую информацию, и мощности мешающих компонент, то это приводит к повышению помехоустойчивости из-за уменьшения вероятности ошибки. Уменьшение доли мешающих сигналов в общей сумме с основным сигналом зависит от текущего состояния каналов передачи радиосигналов и может меняться в значительных пределах, проигрыша в помехоустойчивости передачи цифровых сигналов при использовании заявляемого устройства не наблюдается. Предлагаемое устройство не влияет на работу других возможных средств повышения помехоустойчивости передачи и может применяться и независимо, и совместно с ними.

Рассмотрим работу первой ступени. Каждый принятый разнесенный сигнал обрабатывается самостоятельно. Для этого в каждом разнесенном приемнике предварительно производится корреляционная обработка известными методами. В первом корреляторе 1 производится перемножение принятого сигнала с напряжением опорного генератора 6 и интегрирование результатов перемножения на временном интервале длительности одного символа. Частота и фаза опорного генератора совпадают с частотой и фазой основного символа. Это совпадение обеспечивается с помощью фазовой автоподстройки, производимой блоком фазовой автоподстройки 5.

Чтобы присутствие мешающих составляющих других лучей в основном сигнале не мешало фазовой автоподстройке, она производится во время передачи тестовой последовательности сигналов. Как это обычно бывает в системах передачи, тестовая последовательность передается через определенные заранее известные интервалы времени и предваряется определенными маркерами, которые говорят, что сейчас будут передаваться тестовые сигналы. Эти интервалы времени зависят от скорости изменения физических свойств трассы, и для каждой эксплуатируемой трассы оцениваются заранее. Какой из режимов имеет место в текущий момент (передача информационной последовательности, либо тестовой последовательности) определяются блоком выделения тестовых сигналов 12.

При передаче тестовой последовательности передатчик просто передает радиоимпульсы, не несущие информации. Длительность и несущая частота таких импульсов совпадает с параметрами информационных символов. Между тестовыми импульсами следует определенный временной интервал, длительностью больший, чем mT_С. Он нужен для того, чтобы исключить влияние на точность фазовой автоподстройки опорного генератора принимаемых последующих мешающих сигналов, фаза которых не совпадает с фазой основного сигнала. Поскольку длительности одного символа может не хватить для достаточно точной подстройки фазы опорного генератора, то применяется несколько тестовых импульсов. Чтобы исключить вредное действие мешающих сигналов во время между тестовыми импульсами блок фазовой автоподстройки с помощью ключа 17 отключается от входного сигнала.

Однако интервалы между основными тестовыми импульсами можно использовать для других целей, в частности для настройки блоков обработки, снижающих негативное действие межсимвольной интерференции. Поскольку геометрическая длина мешающих лучей случайна, то и все мешающие сигналы, пришедшие по этим лучам, имеют случайный фазовый сдвиг относительно основного сигнала. Это используется для целей первой ступени компенсации.

Фаза опорного генератора подстроена под фазу основного сигнала, поэтому после первого коррелятора 1 выделяются составляющие мешающих сигналов, синфазные с опорным сигналом. Для работы второго коррелятора 2 используется опорный сигнал, полученный сдвигом фазы опорного генератора на 90°. При этом на выходе второго коррелятора выделяются составляющие мешающих сигналов, ортогональные основному сигналу.

Если рассматривать каждый мешающий сигнал по отдельности, то его синфазная и ортогональная составляющая - это BPSK-модулированные предыдущие передаваемые символы. Поэтому в обеих составляющих их знак меняется одновременно. (Например, если синфазная составляющая какого-то мешающего сигнала в результате модуляции изменила знак на противоположный, то и его ортогональная составляющая в тот же момент тоже меняет знак.) То есть знаки полученных напряжений от каждого мешающего сигнала на выходах первого 1 и второго 2 корреляторов также изменяются одновременно. После обоих корреляторов с помощью первого 3 и второго 4 аналого-цифровых преобразователей сигналы преобразуются в цифровую форму с сохранением знака.

При передаче информационной последовательности сигналы с первого АЦП 3 содержат и полезную, и мешающие составляющие. А сигналы с выхода второго АЦП содержат только мешающие составляющие. И, хотя уровни всех этих мешающих составляющих по-разному отличаются от уровней синфазных составляющих, однако вычитая их с необходимым весовым коэффициентом, можно уменьшить их среднюю мощность.

Покажем, что это возможно. Обозначим уровни через a₁÷a_m уровни m синфазных мешающих составляющих на первом входе блока обработки, через b₁÷b_m уровни ортогональных составляющих на втором входе блоков обработки. В блоках обработки все дсмодулированные корреляторами ортогональные составляющие умножаются на одинаковый весовой коэффициент K_У и вычитаются из демодулированных синфазных составляющих. Таким образом, общая мощность мешающих составляющих равна:

В блоках обработки коэффициент K_У регулируется таким образом, чтобы достигнут минимума P_М. Как известно, значение этого коэффициента, обеспечивающего минимум выражения (1), определится уравнением:

.

После дифференцирования и необходимых преобразований, величина этого коэффициента равна:

После подстановки (2) в (1) получаем, что при этом значении коэффициента K_У суммарная мощность мешающих составляющих станет равна:

А без предлагаемой обработки суммарная мощность мешающих составляющих была бы равна:

.

Величины a_i и b_i - это непрерывно, случайно и независимо меняющиеся величины, определяемые случайно меняющимися свойствами радиоканала передачи. Поэтому вторая составляющая в разности в формуле (3) только в редкие моменты времени может быть равна нулю. В остальное время она больше нуля. В результате уровень мешающих составляющих на выходах первого и второго блоков обработки практически всегда меньше, чем на их входах. А уровень полезных составляющих не изменяется, поскольку в выходном сигнале второго коррелятора они отсутствуют. Таким образом, среднее отношение мощностей полезной и мешающих составляющих после первой ступени компенсации возрастает.

Определение необходимого значения K_У в блоках обработки производится следующим образом. В первый 18 и второй 19 блоки памяти заносятся значения коэффициентов a_i и b_i, измеренные в течение тестовой последовательности после каждого основного тестового сигнала. В третьем 20 и четвертом 21 блоках памяти производится постепенное накопление их измерений после каждого основного тестового сигнала данной тестовой последовательности. Истинные значения коэффициентов одинаковы в каждом измерении. Значения шума, который присутствует всегда и ухудшает точность измерений, независимы и случайны в каждом измерении. Поэтому при суммировании отношение суммарных результатов измерения коэффициентов к погрешности измерений, вызванной шумами, улучшается с увеличением числа тестовых сигналов, используемых в тестовой последовательности. Для регулировки K_У нужны не сами значения каждого коэффициента a_i и b_i, а их взаимные соотношения, и такое накопление улучшает точность их оценки.

Для подобного накопления значений, коэффициенты, измеренные после очередного тестового сигнала и занесенные в первый и второй блоки памяти 18 и 19, в сумматорах 23 и 24 складываются с соответствующими значениями коэффициентов, ранее запомненными в третьем и четвертом блоках памяти 20 и 21. По управляющему сигналу блока управления результаты сложения фиксируются в первом и втором регистрах 34 и 35 и по следующему управляющему сигналу блока управления вновь заносятся, соответственно, в третий и четвертый блоки памяти 20 и 21.

Все значения b_i, присутствующие в ячейках четвертого блока памяти 21, в первом умножителе 26 умножаются на один и тот же коэффициент K_У. Далее в третьем сумматоре 25 каждый умноженный коэффициент величиной K_уb_i складывается с ответствующим ему по номеру коэффициентом a_i из ячеек третьего блока памяти 20. Результаты сложения по каждому номеру поступают на квадратор 33, где от значения каждого номера вычисляется его квадрат. Далее в вычислителе 36 определяется сигнал U_C, по которому производится дальнейшая регулировка. В первом и втором блоках обработки вычислитель представляет собой многовходовый сумматор (четвертый сумматор 37 на фиг. 3), где квадраты всех сигналов складываются.

После последнего тестового основного сигнала тестовой серии, когда коэффициенты a_i и b_i измерены с наибольшей точностью, производится определение наилучшего значения весового коэффициента K_У, обеспечивающего минимум суммарной мощности мешающих сигналов. Во втором коммутируемом блоке памяти 30 заранее занесено определенное количество N возможных значений коэффициента K_У (и положительных, и отрицательных). По управляющему сигналу U₇ блока управления они последовательно поступают на первый умножитель 26 и там умножаются на уровни мешающих сигналов.

Сигнал U_C после вычислителя показывает, какая суммарная мощность мешающих сигналов при этом получается после их сложения с коэффициентами a_t. Эти значения полученной величины U_C последовательно заносятся в ячейки первого коммутируемого блока памяти 29 таким образом, чтобы номер ячейки второго блока памяти 30, из которой извлечено текущее значение K_У, был одинаков с номером ячейки первого коммутируемого блока памяти 29, в которую занесено измеренное значение U_C, соответствующее этому K_У.

После того, как были перебраны все N значений K_У, схема сравнения 28 сравнивает значения, занесенные в ячейки первого коммутируемого блока памяти 29, и определяет ячейку с минимальным значением. По управляющему сигналу U₈ с блока управления номер этой ячейки запоминается в пятом блоке памяти 22 и хранится там до следующей тестовой последовательности. Он подается на коммутатор 31, который на свой вход подключает именно то значение коэффициента K_У, которое обеспечивает минимум суммарной мощности мешающих сигналов. Это оптимальное значение коэффициента K_У подается на второй умножитель 27, который умножает на него свой входной сигнал, как и в первом умножителе 26.

Оптимальное значение коэффициента K_У было определено во время тестовой последовательности. Во время передачи информационной последовательности оно сохраняется, и с этим значением в первом и втором вычитателях-сумматорах складываются синфазные и ортогональные составляющие после соответствующих корреляторов (фактически, из синфазных значений составляющих вычитаются ортогональные значения составляющих). И точно также как и во время измерения в блоках обработки, мощность мешающих составляющих при передаче информационных сигналов уменьшается на величину, определяемую формулой 3. Степень соответствия этой формуле зависит от количества используемых отсчетов N и шага переборки значений коэффициента K_У. (Вычисленные значения K_У во всех трех блоках обработки, естественно, в общем случае различаются)

Все узлы третьего блока обработки работают аналогично за исключение того, что таким же операциям (занесению в блоки памяти, сложению, накоплению, умножению на соответствующий коэффициент K_У, и т.д.) подвергается также и значение основного тестирующего сигнала. Основное отличие состоит в том, какие операции осуществляет вычислитель 36. В третьем блоке обработки (фиг. 4) теперь он включает в себя многовходовый пятый сумматор 38 и делитель 39. В сумматоре складываются значения мощности всех мешающих сигналов. На первый вход делителя подается значение мощности полезного сигнала (основного тестирующего сигнала), на второй вход делителя подается суммарное значение мощности мешающих сигналов. Выходной сигнал U_C делителя пропорционален их отношению.

Схема сравнения 28 третьего блока обработки определяет ячейку не с минимальным, а с максимальным значением. Таким образом, в третьем блоке обработки определяется оптимальное значение коэффициента K_У, которое обеспечивает максимальное отношение мощностей полезного и мешающих сигналов.

Отличие алгоритма работы третьего блока обработки от первого и второго боков обусловлено тем, что в нем в обоих входных сигналах есть и мешающие и полезные компоненты, и регулировка только по минимуму мощности мешающих компонент не означала бы при этом, что обеспечен максимум отношения мощностей полезных и мешающих сигналов. Однако покажем, что операции третьего блока обработки тоже достигают цели и после него происходит дополнительное улучшение помехоустойчивости.

При некотором значении коэффициента K_У величина отношения ρ мощностей полезного и мешающих сигналов равна:

где A и B - это уровни основных тестовых сигналов первого и второго каналов разнесения,

, A₂=A/B, A₃=A²/B²,

,

.

Выражение (4) представляет собой дробь, у которой и числитель, и знаменатель являются квадратичным формами относительно переменной K_У. Это означает, что она может иметь и минимум, и максимум. Такие экстремальные значения K_У, как известно, определяются из выражения:

.

Вычисление данной производной приводит к квадратному уравнению, два корня которого равны:

Одно из двух решений соответствует K_У, обеспечивающему максимум ρ, другое - минимум. В то же время при простом сложении обоих разнесенных сигналов это отношение было бы равно:

,

что соответствует значению КУ=1.

Все составляющие формул (4) и (5) определяются постоянно меняющимися независимыми коэффициентами передачи многолучевого радиоканала, и соотношение их величин, обеспечивающие K_У=1, может появиться только случайно и крайне редко. В эти редкие моменты времени вторая ступень компенсации не увеличивает и не уменьшает отношение мощностей полезного и мешающих сигналов. В остальное время K_У≠1, значит при этом и ρ≠ρ_С. А поскольку регулировка в третьем блоке выбирает такое значение К_у, которое дает максимальную величину ρ, это означает, что в это остальное время ρ>ρ_С. То есть и во второй ступени компенсации происходит увеличение отношения мощности полезного сигнала к мощности мешающих сигналов, и увеличивается помехоустойчивость.

Таким образом, применение заявляемого двухступенчатого компенсатора межсимвольных искажений позволяет значительно снизить уровень искажений из-за многолучевого распространения радиосигналов и повысить помехоустойчивость передачи цифровых сигналов.

Claims (1)

1. Двухступенчатый компенсатор межсимвольных искажений цифровых сигналов, содержащий первый коррелятор, опорный генератор, фазовращатель, ключ, первый сумматор, вычислитель и квадратор, отличающийся тем, что в него введены первый и второй блоки демодуляции, второй коррелятор, первый и второй аналого-цифровые преобразователи, блок фазовой автоподстройки, блок выделения тестового сигнала, первый, второй и третий блоки обработки, первый, второй и третий вычитатели-сумматоры, второй, третий, четвертый и пятый сумматоры, первый, второй, третий, четвертый и пятый блоки памяти, блок управления, первый и второй регистры, первый и второй умножители, первый и второй коммутируемые блоки памяти, коммутатор, схема сравнения и делитель, при этом первый и второй входы устройства соединены с входами, соответственно, первого и второго блоков демодуляции и со входами блока выделения тестового сигнала, один из выходов первого блока демодуляции подключен к одному из входов первого вычитателя-сумматора и первому входу первого блока обработки, другой выход первого блока демодуляции подключен ко второму входу первого блока обработки, а его выход - ко второму входу первого вычитателя-сумматора, один из выходов второго блока демодуляции подключен к одному из входов второго вычитателя-сумматора и первому входу второго блока обработки, другой выход второго блока демодуляции подключен ко второму входу второго блока обработки, а его выход - ко второму входу второго вычитателя-сумматора, выход первого вычитателя-сумматора соединен с одним из входов третьего вычитателя-сумматора и с первым входом третьего блока обработки, выход второго вычитателя-сумматора соединен со вторым входом третьего блока обработки, а его выход - с другим входом третьего вычитателя-сумматора, выход третьего вычитателя-сумматора соединен с выходом устройства, один из выходов блока выделения тестовых сигналов подключен к управляющим входам ключей обоих блоков демодуляции, другой выход блока выделения тестового сигнала подключен к управляющим входам первого и второго блоков обработки, а третий выход блока выделения тестового сигнала - к управляющему входу третьего блока обработки, при этом в каждом блоке демодуляции вход соединен с одними из входов первого и второго корреляторов и с сигнальным входом ключа, выходы первого и второго корреляторов через, соответственно, первый и второй аналого-цифровые преобразователи соединены с выходами блока демодуляции, опорный генератор подключен к другому входу первого коррелятора, к одному из входов блока фазовой автоподстройки и через фазовращатель - к другому входу второго коррелятора, выход ключа подключен к другому входу блока фазовой автоподстройки, а его выход - ко входу опорного генератора, в каждом блоке обработки первый его вход подключен к одному из входов первого блока памяти, а второй его вход - к одному из входов второго блока памяти и через второй умножитель - к выходу блока обработки, многоканальный выход первого блока памяти через последовательно соединенные первый сумматор и первый регистр подключен к многоканальному входу третьего блока памяти, а его многоканальный выход - к другому многоканальному входу первого сумматора и многоканальному входу третьего сумматора, многоканальный выход второго блока памяти через последовательно соединенные второй сумматор и второй регистр подключен к многоканальному входу четвертого блока памяти, а его многоканальный выход - к другому многоканальному входу второго сумматора и через первый умножитель к другому многоканальному входу третьего сумматора, многоканальный выход третьего сумматора через квадратор соединен с многоканальным входом вычислителя, его выход соединен со входом первого коммутируемого блока памяти, а его многоканальный выход - со входом схемы сравнения, выход схемы сравнения подключен ко входу пятого блока памяти, а его выход - к управляющему входу коммутатора, последовательный выход второго коммутируемого блока памяти подключен к управляющему входу первого умножителя, а многоканальный параллельный выход - к многоканальному входу коммутатора, выход коммутатора соединен с управляющим входом второго умножителя, вход блока управления соединен с управляющим входом блока обработки, один из выходов блока управления соединен с управляющими входами первого и второго блоков памяти, другой выход блока управления соединен с управляющими входами третьего и четвертого блоков памяти, третий выход блока управления соединен с управляющими входами первого и второго регистров, четвертый выход блока управления соединен с управляющими входами первого и второго коммутируемых блоков памяти, пятый выход блока управления соединен с управляющим входом пятого блока памяти, в первом и втором блоках управления входы вычислителя подключены ко входам четвертого сумматора, а выход вычислителя - к выходу четвертого сумматора, в третьем блоке памяти одна из линий многоканального входа вычислителя подключена к одному из входов делителя, а другие линии многоканального хода вычислителя - к многоканальным входам пятого сумматора, выход пятого сумматора соединен с другим входом делителя, а его выход - с выходом вычислителя.

   

Images