PT2183849E - Dispositivo para poupança de energia baseado em igbt/fet, sistema e método - Google Patents

Description

ΡΕ2183849 - 1 - DESCRIÇÃO "DISPOSITIVO PARA POUPANÇA DE ENERGIA BASEADO EM IGBT/FET, SISTEMA E MÉTODO"

ANTECEDENTES DA INVENÇÃO

Esta invenção diz respeito a dispositivos para poupança de energia, sistemas e métodos, mais precisamente, de um dispositivo para poupança de energia baseado num transístor bipolar de grelha isolada/transistor de efeito de campo (IGBT/TFE), sistema e método para utilização, em que é guardada uma quantidade predeterminada de tensão abaixo de uma tensão nominal de linha e/ou abaixo de uma tensão nominal do aparelho, conservando assim energia.

Desde a revolução industrial, o consumo mundial de energia tem crescido a uma taxa constante. A maior parte da potência gerada e da energia consumida é a partir da combustão dos combustíveis fósseis, um recurso natural não renovável, que está rapidamente a tornar-se esgotado. Como continua o esgotamento dos recursos naturais da Terra, a geração de potência e a conservação de energia tem-se tornado um problema cada vez mais importante dos governos, tanto neste país como no estrangeiro. Além disso, não estão apenas os governos preocupados com a geração de potência e a conservação de energia, mas as empresas e os consumidores -2- ΡΕ2183849 também estão preocupados de como os custos de tais recursos estão a aumentar rapidamente. Não só existem preocupações mundiais com a geração de potência e a conservação de energia, mas também existem preocupações com a distribuição de energia, bem como, especialmente nas economias emergentes. Embora a geração de potência e a conservação de energia sejam de grande importância, o problema da distribuição de potência também é de grande preocupação, uma vez que envolve a infraestrutura existente, que é normalmente insuficiente para distribuir adequadamente potência e não adequada para ser melhorada com prontidão. Esta situação problemática manifesta-se por "apagão" em que uma tensão nominal AC não pode ser mantida em face de uma rede eléctrica/geração de sobrecarga.

Actualmente, entidades governamentais e empresas de energia tentam remediar ocorrências de apagão, elevando a tensão AC ou aumentando a geração de derramamento de energia em locais apropriados na rede eléctrica. Este método normalmente resulta numa grande disparidade de tensões disponíveis para os consumidores em residências e/ou empresas. Os aumentos de tensão podem variar de dez por cento a quinze por cento (10% - 15%) e, uma vez que a potência é calculada pela Tensão2/carga, o resultado de "remediar" por parte das entidades governamentais e companhias de energia pode resultar num aumento de encargos para o consumidor de até vinte e cinco por cento (25%) . -3- ΡΕ2183849

Assim, ao invés da conservação de energia, as entidades governamentais e as companhias de energia estão a gastar energia.

Para além disso, embora a maioria dos aparelhos e dos equipamentos utilizados em empresas e residências sejam capazes de funcionar, exactamente como a especificação, à tensão nominal menos dez por cento (10%), a maioria dos dispositivos de poupança de energia não exploraram esta caracteristica. Assim, é muitas vezes ignorado um potencial adicional de poupança de energia.

Por conseguinte, existe uma necessidade de um dispositivo para poupança de energia baseado em IGBT/TFE, sistema e método, em que é guardada uma quantidade predeterminada de tensão abaixo de uma tensão nominal de linha e/ou abaixo de uma tensão nominal do aparelho, conservando assim energia. A tecnologia anterior relevante inclui as seguintes referências:

Patentes/N° de Série_Inventor_Edição/Data da Publicação (U.S salvo indicação em contrario) 6 664 771 6 486 641 2005/0068013 6 489 742 7 010 363 12-16-2003 11-26-2002 03-31-2005 12-03-2002 03-07-2006

Scoggins et al. Scoggins et al. Scoggins Lumsden

Donnelly et al. -4- ΡΕ2183849 (continuação)

Patentes/N° de Série_Inventor_Edição/Data da Publicação (U.S salvo indicação em contrário) 5 652 504 Bangerter 07-29-1997 5 625 236 Lefebvre et ai. 04-29-1997 5 543 667 Shavit et al. 08-06-1996 5 442 335 Cantin et al. 08-15-1995 5 134 356 El-Sharkawi et al. 07-28-1992 5 003 192 Beigel 03-26-1991 3 959 719 Espelage 05-25-1976 4 706 017 Wilson 11-10-1987 2007/0279053 Taylor et al. 12-06-2007 6 963 195 Berkcan 11-08-2005 6 184 672 Berkcan 02-06-2001 3 582 774 Forgacs 06-01-1971 5 994 898 DiMarzio et al. 11-30-1999 7 358 724 Taylor et al. 04-15-2008 7 259 546 Hastings et al. 08-21-2007 7 250 748 Hastings et al. 07-31-2007 7 298 132 Woolsey et al. 11-20-2007 7 298, 133 Hastings et al. 11-20-2007 7, 157 898 Hastings et al. 01-02-2007 6 912 911 Oh et al. 07-05-2005 5 180, 970 Ross 01-19-1993 6 414 475 Dames et al. 07-02-2002 2008/0084201 Koj ori 04-10-2008 7 358 724 Taylor et al. 04-15-2008 6, 426 632 Clunn 07-30-2002 6 265 881 Meliopoulos et al. 07-24-2001 PE2183849 -5- 5 202 621 Reischer 04-13-1993 4 616 174 Jorgensen 10-07-1986 4 513 274 Halder 04-23-1985 4 096 436 Cook et al. 06-20-1978 3 976 987 Anger 08-24-1976 2008/0084200 Koj ori 04-10-2008 2004/0239335 McClelland et al. 12-02-2004 7 301 308 Aker et al. 11-27-2007 6 548 989 Duff, Jr. 04-15-2003 6 548 988 Duff, Jr. 04-15-2003 7 245 100 Duff, Jr. 07-17-2007 7 205 822 Torres et al. 04-17-2007 7 091 559 Fragapane et al. 08-15-2006 6 724 043 Ekkanath Madathil 04-20-2004 6 618 031 Bohn, Jr. et al. 09-09-2003 6 411 155 Pez zani 06-25-2002 5 559 685 Lauw et al. 09-24-1996 6 055 171 Ishii et al. 04-25-2000 7 355 865 Royak et al. 04-08-2008 7 123 491 Kusumi 10-17-2006 6 650 554 Darshan 11-18-2003 5 946 203 Jiang et al. 08-31-1999 5 936 855 Salmon 08-10-1999 5 600 549 Cross 02-04-1997 4 679 133 Moscovici 07-07-1987 2008/0043502 Billig et al. 02-21-2008 0 documento US 5.747.972 descreve um conversor AC/AC compreendendo um controlador de factor de potência e -β ΡΕ2183849 λίτα. filtro de saída. Um controlador lógico que está a operar os quatro comutadores de semicondutores de potência com modulação da largura de impulso sincronizada com a polaridade detectada da tensão da linha de entrada.

SUMÁRIO DA INVENÇÃO 0 objectivo principal da presente invenção é proporcionar um dispositivo baseado em IGBT/FET, um sistema e método em que é guardada uma quantidade predeterminada de tensão abaixo de uma tensão nominal de linha, conservando assim energia.

Um outro objectivo da presente invenção consiste em proporcionar um dispositivo baseado em IGBT/FET, um sistema e método em que é guardada uma quantidade predeterminada de tensão abaixo de uma tensão nominal do aparelho, conservando assim energia.

Um objectivo adicional da presente invenção consiste em proporcionar um dispositivo baseado em IGBT/FET, um sistema e método que pode ser utilizado para uma diversidade de aplicações, incluindo, mas não limitado a toda a classe de dispositivos de poupança de energia, de controladores de motor, reguladores de pequenos aparelhos e qualquer aplicação em que seja necessária a medição da corrente alternada. -7- ΡΕ2183849

Um outro objectivo da presente invenção consiste em proporcionar um dispositivo baseado em IGBT/FET, um sistema e método que pode ser utilizado para o seguinte: controladores para frigoríficos, congeladores, condicionadores de ar, motores eléctricos de AC e de tensão AC; toda a classe de dispositivos de poupança de energia de fase única, de bi-fase e de poli-fase; dispositivos de poupança de energia comercial e industrial; e reguladores de tensão AC.

Um objectivo adicional da presente invenção consiste em proporcionar um dispositivo baseado em IGBT/FET, sistema e método que virtualmente elimina apagões causados por sobrecarga de energia numa rede de energia eléctrica.

Um ainda outro objectivo da presente invenção consiste em proporcionar um dispositivo baseado em IGBT/FET, sistema e método que reduz uma carga numa rede de energia eléctrica.

Um outro objectivo da presente invenção consiste em proporcionar um dispositivo baseado em IGBT/FET, um sistema e método que pode ser utilizado para reduzir a carga imposta sobre uma rede de energia durante os períodos de pico de carga.

Um ainda outro objectivo da presente invenção consiste em proporcionar um dispositivo baseado em - 8- ΡΕ2183849 IGBT/FET, sistema e método que permite às entidades governamentais e/ou às companhias de energia gerirem energia a partir de uma perspectiva da procura como em oposição a uma produção e/ou a perspectiva de entrega.

Um outro objectivo da presente invenção consiste em proporcionar um dispositivo baseado em IGBT/FET, sistema e método que é baixo em custos após ser amortizado o custo inicial do equipamento utilizado no sistema.

Um outro objectivo da presente invenção consiste em proporcionar um dispositivo baseado em IGBT/FET, sistema e método que proporciona exacto controlo de potência e regulação.

Um outro objectivo da presente invenção consiste em proporcionar um dispositivo baseado em IGBT/FET, sistema e método em que o dispositivo pode ser programado por um utilizador para a activação para um momento específico e/ou o período de data.

Um ainda outro objectivo da presente invenção consiste em proporcionar um dispositivo baseado em IGBT/FET, sistema e método em que um utilizador pode programar reduções percentuais de poupança de energia individual e/ou múltipla.

Um objectivo adicional da presente invenção consiste em proporcionar um dispositivo baseado em -9- ΡΕ2183849 IGBT/FET, sistema e método que é adaptável a uma pluralidade de potências e/ou de frequências.

Um objectivo adicional da presente invenção consiste em proporcionar um dispositivo baseado em IGBT/FET, sistema e método que pode ser de pequeno tamanho.

Um outro objectivo da presente invenção consiste em proporcionar um dispositivo baseado em IGBT/FET, sistema e método que é preferencialmente acessível a um utilizador final.

Um ainda outro objectivo da presente invenção consiste em proporcionar um dispositivo baseado em IGBT/FET, sistema e método que permite a um utilizador gerir o pico de procura no ponto de consumo, em vez de o fazer no ponto de geração.

Um outro objectivo da presente invenção consiste em proporcionar um dispositivo baseado em IGBT/FET, sistema e método que proporciona o isolamento galvânico de uma unidade de processamento central (se utilizado) de uma fonte de energia AC.

Um ainda outro objectivo da presente invenção consiste em proporcionar um dispositivo baseado em IGBT/FET, sistema e método que pode incluir a modulação síncrona ou aleatória da largura de impulso. -10- ΡΕ2183849

Um outro objectivo da presente invenção consiste em proporcionar um dispositivo baseado em IGBT/FET, sistema e método que reduz as harmónicas resultantes a partir de dispositivos de poupança de energia actualmente utilizados. A presente invenção preenche os objectivos acima e outros, ao proporcionar um dispositivo baseado em IGBT/FET, sistema e método de acordo com as reivindicações 1 e 10, em que é guardada uma quantidade predeterminada de tensão abaixo de uma tensão nominal de linha e/ou abaixo de uma tensão nominal do aparelho, conservando assim energia. São proporcionadas conexões de entrada de fase para a inserção de sinais analógicos para o dispositivo e para o sistema. Um concentrador de fluxo magnético detecta o sinal analógico de entrada e um detector de ponto de cruzamento de zero volts determina o ponto de cruzamento do sinal nos zero volts. O semi-ciclo positivo e o semi-ciclo negativo do sinal são identificados e encaminhados para um processador de sinal digital para o processamento de sinal. O sinal é reduzido por um controlo de excitador através da modulação da largura de impulso e é colocada na saída a quantidade reduzida de energia, gerando assim uma poupança de energia para o utilizador final.

Os objectivos acima e outros, as características e as vantagens da presente invenção deverão ainda tornar-se mais evidentes para aqueles especialistas competentes na tecnologia após a leitura da seguinte descrição detalhada - 11 - ΡΕ2183849 em conjugação com os desenhos, em que sao mostrados e descritos modelos de realização ilustrativos da invenção.

BREVE DESCRIÇÃO DOS DESENHOS

Na seguinte descrição detalhada, será feita referência aos desenhos anexos, nos quais: FIG. 1 é um diagrama de blocos de um dispositivo baseado em IGBT/FET e do sistema da presente invenção para utilização num sistema eléctrico trifásico; FIG. 2 é uma vista em plano de perspectiva de um meio de detecção da presente invenção; FIG. 3 é um diagrama de circuito de um meio de detecção da presente invenção; FIG. 4 é um diagrama de circuito de um meio de condicionamento de sinal da presente invenção; FIG. 5 é um oscilograma para um meio de determinação de ponto de cruzamento de zero volts da presente invenção; FIG. 6 é um diagrama de circuito para um meio de determinação de ponto de cruzamento de zero volts da presente invenção; - 12- ΡΕ2183849 FIG. 7 é um diagrama de circuito de um meio de detecção de perda e meio de rotação e de determinação de rotação de fase da presente invenção; FIG. 8 é mostrado um diagrama de circuito de um meio de identificação de semi-ciclo da presente invenção; FIG. 9 é mostrado um oscilograma de um meio de identificação de semi-ciclo da presente invenção; FIG. 10 é mostrado um oscilograma de um meio de identificação de semi-ciclo da presente invenção; FIG. 11A é um diagrama do circuito do meio de encaminhamento da presente invenção; FIG. 11B é uma continuação do diagrama do circuito da FIG. 11A; FIG. 11C é um diagrama de circuito de um programador das portas das FIGS. 11A e 11B; FIG. 11D é um diagrama de circuito de um suporte de resistência das FIGS. 11A e 11B; FIG. 11E é um diagrama de circuito de um conector das FIGS. 11A e 11B; - 13- ΡΕ2183849 FIG. 12A é um oscilograma de um meio de redução de tensão da presente invenção; FIG. 12B é um oscilograma de um meio de redução de tensão baseada em IGBT da presente invenção; FIG. 12C é um diagrama de circuito de um meio de redução de tensão baseada em IGBT da presente invenção; FIG. 12D é um diagrama de circuitos de um circuito de excitação para o meio de redução de tensão baseado em IGBT da FIG. 12C; FIG. 12E é um oscilograma de um meio de redução de tensão baseada em FET da presente invenção; FIG.12F é um diagrama de circuito de um meio de redução de tensão baseado em FET da presente invenção; FIG.12G é um diagrama de circuitos de um circuito de excitação de um meio de redução de tensão baseada em FET da FIG. 12F;

Fig. 13 um diagrama de circuito da combinação de um meio de reposição e de um meio indicador da presente invenção; - 14- ΡΕ2183849 FIG. 14 é um diagrama de circuito de uma unidade de fonte de alimentação de um meio de fornecimento de energia da presente invenção; FIG. 15A é um diagrama de circuito de um meio de comunicação da presente invenção; FIG. 15B é um diagrama de circuito de uma interface USB de um meio de comunicações da FIG. 15A; FIG. 15C é um diagrama de circuito de um bloco isolador de um meio de comunicações da FIG. 15A; FIG. 15D é um diagrama de circuito de um primeiro conector de um meio de comunicações da FIG. 15A dentro de um processador de sinal digital; FIG. 15E é um diagrama de circuito de um segundo conector de um meio de comunicações da FIG. 15A; FIG. 16 é uma captura de ecrã de uma interface de janelas da presente invenção, e FIG. 17 é uma captura de ecrã de uma interface de janelas da presente invenção. ΡΕ2183849 - 15-

DESCRIÇÃO DOS MODELOS DE REALIZAÇÃO PREFERIDOS

Para fins de descrição do modelo de realização preferido, a terminologia utilizada em relação aos elementos numerados nos desenhos é a seguinte: 1. dispositivo de poupança de energia baseado em IGBT/FET e do sistema, na generalidade 20. sinal analógico 2. conexão de entrada de fase 21. ponto de cruzamento de zero volts 3. concentrador de fluxo magnético 22. semi-ciclo positivo 4. dispositivo de condicionamento 23. semi-ciclo negativo de sinal analógico 5. detector de ponto de cruzamento de zero volts 24. energia reduzida 6. dispositivo de detecção de perda de fase 25. Interface de comunicação USB 7. dispositivo de rotação de fase 26. placa de circuito 8. identificador de semi-ciclo 27. caixa de alojamento 9 . dispositivo lógico 28 . condutor 10 . processador de sinal digital 29. metade superior da caixa de alojamento 11 . conversor A/D 30. metade inferior da caixa de alojamento 12 . unidade de alimentação 31. dobradiça 13 . interruptor de reposição 32 . primeiro filtro 14 . díodo emissor de luz 33 . segundo filtro 15 . controlo de excitação de 34. comparador IGBT/FET 16 . dispositivo de computação 35. tampão de Schmidt 17 . conexão de saída de fase 36 . sinal de transição de zero absoluto 18 . neutro 37. chip(circuito integrado) concentrador de fluxo magnético de 38. abertura (continuação) 19. energia de entrada 39. onda sinosoidal de entrada 40. interface de janelas 73. transístor 41. ecrã principal de monitorização 74. porta USB 42. campo, na generalidade 75. díodo de Zener 43. campo de modo operacional 76. primeiro conector 44. campo de fase 77. segundo conector - 16- ΡΕ2183849 45. campo de arranque CO r- indutor 46. campo de calibração 79. suporte de resistência 47. campo de ponto de referência O CO conector de dispositivo lógico (continuação) 48. indicadores 81. regulador de tensão linear 49. relógio em tempo real CM CO sinal de excitação de semi-ciclo positivo aplicado ao transístor de controlo do semi-ciclo positivo 50. medidor de eléctricidade digital 00 U> sinal de excitação de semi-ciclo negativo aplicado ao transístor de controlo do semi-ciclo negativo 51. tampão de inversão de disparo de Schmidt (comparador de realimentação negativa) CO 0^ sinal de excitação aplicado ao transístor de controlo do semi-ciclo positivo durante o semi-ciclo negativo 52. dispositivo supressor de tensão 85. sinal de excitação aplicado ao transístor de controlo do semi-ciclo negativo durante o semi-ciclo positivo 53. díodo KO 00 sinal de excitação aplicado ao primeiro transístor IGBT de controlo de derivação durante o semi-ciclo negativo 54. transístor controlo de semi-ciclo positivo 1 00 1 -j sinal de excitação aplicado ao segundo transístor IGBT de controlo de derivação durante o semi-ciclo positivo 55. FET (transístor de efeito de campo) 1 00 1 00 sinal de excitação aplicado ao primeiro transístor FET de controlo de derivação durante o semi-ciclo negativo 56. condensador CO sinal de excitação aplicado ao segundo transístor FET de controlo de derivação durante o semi-ciclo positivo 57. transformador 90. regulador de comutação 58. transístor controlo de semi-ciclo negativo 59. primeiro transístor IGBT de controlo derivação (derivação) 60. Segundo transístor IGBT de controlo derivação (derivação) 61. dispositivo de derivação (derivação) 62. circuito integrado 63. resistência 64. divisor de gerador de trilho - 17- ΡΕ2183849 65. isolador óptico 66. excitador opticamente acoplado 67. Primeiro transistor FET de controlo derivação (derivação) (continuação)_ 68. Segundo transistor FET de controlo derivação (derivação) 69. onda quadrada 70. amplificador operacional 71. isolador 72. rectificador

Com referência à FIG. 1, é mostrado um diagrama de blocos de um dispositivo e um sistema 1 de poupança de energia da presente invenção para utilização num sistema eléctrico trifásico. O dispositivo e sistema 1 de poupança de energia inclui vários componentes e o meio para reduzir a quantidade de energia entrada em que a energia reduzida gera um efeito praticamente inexistente ou mínimo sobre o desempenho de um dispositivo operado electronicamente.

Uma quantidade predeterminada de energia de entrada 19, que tem pelo menos um sinal analógico 20, é aí inserida para dentro do dispositivo e sistema 1 por via de um meio de entrada, que é, de preferência, pelo menos, uma conexão 2 de entrada de fase. A linha de neutro 18 é proporcionada também no dispositivo e sistema 1. Tal como mostrado na FIG. 1, o sistema e o dispositivo 1 são utilizados num sistema eléctrico trifásico possuindo as fases A-B-C mais neutro para utilização como um ponto de referência e como um dissipador para uma fixada força electro-motriz de retorno (back-EMF) que é produzida quando é interrompida a corrente numa carga com factor de potência - 18- ΡΕ2183849 de atraso. No entanto, o sistema de poupança de energia 1 da presente invenção pode ser utilizado num sistema de fase única e/ou também num sistema de bi-fase, em que a única diferença na estrutura é a quantidade de conexões de entrada de fase 2 (por exemplo, num sistema de única fase, apenas é utilizada uma conexão de entrada de fase 2 para além de uma conexão de neutro (A) e num sistema de bi-fase, são utilizadas duas conexões de entrada de fase 2 (A & B) , para além de uma conexão de neutro).

Pelo menos uma conexão de entrada de fase 2 está ligada a, pelo menos, um meio de detecção, o qual é, de preferência, pelo menos, um concentrador de fluxo magnético 3, que detecta a quantidade predeterminada de energia de entrada 19. 0 concentrador de fluxo magnético 3 isola galvanicamente a corrente da energia de entrada 19 e relata quaisquer condições de sobre-intensidade de corrente a um meio de encaminhamento, o qual é de preferência, pelo menos, um dispositivo lógico 9. Se existirem quaisquer condições de sobre-intensidade de corrente, então as condições de sobre-intensidade de corrente são simultaneamente relatadas ao dispositivo lógico 9 e um meio de processamento, o qual de preferência é um processador de sinal digital 10, em que o processador de sinal digital 10 desliga imediatamente o dispositivo e sistema 1. Esta acção de disjuntor electrónico é destinada a salvaguardar o dispositivo e sistema 1 em si, bem como o equipamento terminal utilizado em conjugação com o dispositivo e sistema 1, na eventualidade de um curto-circuito ou de - 19- ΡΕ2183849 sobrecarga. Assim, o dispositivo lógico 9 proporciona protecção total dos dispositivos de controlo de potência, no caso de falha de um software/firmware e/ou de falha de linha de energia ou que surge em tempo real como o tempo de reacção do dispositivo lógico 9 e do processador de sinal digital 10 que de preferência é de 5ps. 0 dispositivo lógico 9 arbitra entre os sinais de excitação aplicados aos transístores de controlo de semi-ciclo IGBT/FET 54 e 58 e os sinais aplicados aos transístores de controlo de derivação IGBT/FET 59, 60, 67 e 68. Assim, evita-se que os transístores de controlo de semi-ciclo IGBT/FET 54 e 58 e os transístores de controlo de derivação IGBT/FET 59, 60, 67 e 68 que sejam simultaneamente excitados numa condição que pode levar ao fracasso do controlo de potência e/ou dos elementos de derivação. 0 processador de sinal digital 10 inclui, de preferência, pelo menos, um conversor A/D 11.

Antes de relatar o valor analógico da corrente a partir da conexão de entrada de fase 2 para o processador de sinal digital 10, o concentrador de fluxo magnético 3 transmite primeiro a energia de entrada 19, através de, pelo menos, um sinal de meio de condicionamento, o qual preferencialmente é pelo menos um dispositivo de condicionamento de sinal analógico 4. Depois do(s) sinal(is) terem sido condicionados, um método que é descrito em baixo, os sinais condicionados são depois enviados para um meio de determinação de ponto de cruzamento de zero volts, o qual, de preferência é pelo menos um detector de ponto de cruzamento de zero volts 5, -20- ΡΕ2183849 para detectar o ponto onde a tensão AC passa por zero volts em relação à posição de neutro 18, a qual é normalmente referida como um ponto de cruzamento zero.

Após a detecção do ponto de cruzamento de zero e se for utilizado um sistema eléctrico trifásico, o sinal condicionado entra então pelo menos para um meio de detecção de perda, o qual de preferência é, pelo menos, um dispositivo de detecção de fase perdida 6 e, pelo menos, uma determinação de rotação de fase e meio de rotação, o qual de preferência, é pelo menos, um dispositivo de rotação de fase 7, de modo a preparar o sinal para a inserção de forma adequada, pelo menos, para um meio de identificação de semi-ciclo, o qual de preferência, é pelo menos um identificador de semi-ciclo 8, e em sequida, o dispositivo lógico 9 e o processador de sinal digital 10. Detalhes do identificador de semi-ciclo 8 são discutidos abaixo. 0 controlo da potência é executado através de, pelo menos, um meio de redução de tensão, que inclui de preferência, pelo menos, um controlo de excitação 15 de IGBT/FET, em conexão eléctrica com o processador de sinal digital 10 para reduzir a energia de uma quantidade predeterminada. No entanto, antes dos sinais processados entrarem no meio de redução, os sinais podem, uma vez mais, ser condicionados através de pelo menos, um dispositivo de condicionamento de sinal analógico 4, de modo a limpar o sinal para remover quaisquer sinais parasitas ou sinais -21 - ΡΕ2183849 transitórios. Os sinais de comando, para exercer o controlo do controlo de excitação 15 de IGBT/FET do meio de redução de tensão, são determinados pelo processador de sinal digital 10 e atenuados pelo dispositivo lógico 9. A energia reduzida 24 entra então, pelo menos, num concentrador de fluxo magnético 3 e, em seguida, entra pelo menos num meio de saida, gue de preferência é, pelo menos, uma conexão de saída de fase 17, e é colocada na saída para um dispositivo gue funciona electricamente para consumo. 0 sistema e o dispositivo 1 são alimentados através de um meio de alimentação, o qual de preferência é uma unidade de fonte de alimentação 12, em conexão eléctrica com o processador de sinal digital 10. Um meio de reposição, que preferencialmente é um interruptor de reposição 13, proporcionado de preferência para permitir a um utilizador que reinicialize como desejado o dispositivo e sistema 1. Além disso, um meio indicador, tal como um díodo emissor de luz 14, pode estar em conexão eléctrica com o interruptor de reposição 13, com o fim de alertar o utilizador se o dispositivo e sistema 1 precisam de ser reiniciados. 0 dispositivo e sistema 1 pode incluir opcionalmente pelo menos um medidor de electricidade digital 50 e, pelo menos, um meio de comunicação, tal como uma interface USB de comunicações 25, capaz de interagir -22- ΡΕ2183849 com pelo menos um dispositivo de computação 16, tendo pelo menos uma porta USB 74 e, pelo menos, uma interface de janela 40, através de uma transmissão com fios ou sem fios. A interface de comunicação USB 25 permite que um utilizador monitorize, exiba e/ou configure o dispositivo e sistema 1 através da sua/seu dispositivo de computação 16. No entanto, a inclusão da interface de comunicação USB 25 não é necessária na implementação do dispositivo e do sistema 1. Além disso, pode opcionalmente ser incorporado um relógio de tempo real 49 dentro do processador de sinal digital 10 ou conectado de outro modo ao dispositivo de poupança de energia e sistema 1.

Um utilizador pode determinar o modo operacional de como utilizar o dispositivo de poupança de energia e sistema 1 da presente invenção, por exemplo, um utilizador pode seleccionar como é que ele/ela gostaria de poupar energia por, ou introduzindo o valor de RMS desejado, introduzindo a percentagem desejada de tensão ou introduzindo a percentagem desejada da redução de poupança dentro de um dispositivo de computação 16. Por exemplo, se um utilizador escolhe reduzir a tensão de entrada de uma percentagem fixa, o dispositivo de poupança de energia e sistema 1, permite tal redução de percentagem de tensão e automaticamente diminui a tensão, pelo estabelecimento de um limiar inferior de tensão, de modo a ser compatível com um máximo permitido pelo conteúdo harmónico. 0 limiar inferior de tensão assegura que em condições de baixa de tensão ou de apagão, o sistema e o dispositivo 1 não -23 - ΡΕ2183849 continuam a tentar reduzir a tensão disponível pela redução percentual especificada. A FIG. 2 é uma vista em plano de perspectiva em que é mostrado um meio de detecção da presente invenção. 0 meio de detecção, o qual de preferência é, pelo menos, um concentrador de fluxo maqnético 3, que mede a corrente AC galvanicamente quando conectado a circuitos activos do dispositivo e do sistema 1 da presente invenção. Uma caixa de alojamento 27, que de preferência é feita de plástico, inclui uma meia caixa de alojamento superior 29 e uma meia caixa de alojamento inferior 30 e uma dobradiça 30 conectando as duas metades 29 e 30, comporta uma placa de circuito 26 que possui um chip(circuito integrado) de concentrador de fluxo magnético 37 montado na parte inferior da meia caixa de alojamento superior 29. Cada metade 29 e 30 inclui, pelo menos, uma peça de entalhe em que, quando as metades 29 e 30 são unidas entre si, para pelo menos, uma abertura 38 que é formada para permitir que um condutor 28 se estenda através da mesma. A utilização da referida caixa de alojamento 27 define com precisão a distância entre o chip de concentrador de fluxo magnético 37 e o núcleo central do condutor 28. Um detector de janela associado com o chip de concentrador de fluxo magnético 37 determina com precisão quando é que a corrente, nos semi-ciclos negativo ou positivo, está fora de uma faixa de normalidade. Para além disso, o concentrador de fluxo magnético 3 utiliza um tampão de Schmidt de colector aberto para permitir que múltiplos concentradores 3 sejam -24- ΡΕ2183849 conectados a ambos, ao dispositivo de condicionamento de sinal analógico 4 e ao dispositivo lógico 9. A caixa de alojamento 27 encaixa-se e suporta-se sobre o condutor 28, o qual é de preferência um cabo, para assegurar que o condutor 28 seja mantido preso contra a caixa de alojamento 27. A meia caixa de alojamento superior 29 pode ser formada de diversos tamanhos de modo a acomodar diferentes calibres de condutor. Uma pluralidade de aberturas 38 de vários tamanhos, pode ser formada quando as metades 29 e 30 são encaixadas em conjunto, de modo a acomodar os condutores 28 de várias larguras. O concentrador de fluxo magnético 3 proporciona isolamento galvânico da energia de entrada 19, realiza a precisa medição de corrente, é adaptável a qualquer faixa de correntes através de várias passagens de cabos localizadas dentro da caixa de alojamento 27, proporciona isolamento galvânico de alta tensão, tem zero de distorção harmónica e linearidade excelente Para além disso, uma vez que 0 intervalo de medição da corrente é determinado por meios mecânicos, não são necessárias alterações à placa de circuito impresso 26 . A equação seguinte determina a sensibilidade aproximada:

Vout = 0,06*1/(D + 0,3mm) em que I = corrente no condutor 28, e D = a distância em mm a partir da superfície superior do chip de concentrador de fluxo magnético 37 para o centro do condutor 28. -25 - ΡΕ2183849

Desde que nenhuma conexão eléctrica seja feita para o alvo de medição, é conseguido o completo isolamento galvânico. Além disso, a perda de inserção é zero e, portanto, não há nenhum calor dissipado nem é perdida energia como não há nenhuma conexão eléctrica feita nem é utilizada uma derivação ou um transformador. A FIG. 3 é um diagrama de circuito do meio de detecção da presente invenção. 0 concentrador de fluxo magnético 3 mede o fluxo magnético gerado quando a corrente eléctrica alternada flui dentro do condutor 28. A sobre-intensidade de corrente é conseguida por comparadores 34 que formam um comparador de janela. Quando, por uma saída do concentrador de fluxo magnético 3, são excedidos os limiares estabelecidos pelas resistências 63, aquilo pode gerar um sinal "Currente_Hi", que abre as saídas de colector dos comparadores 34 acessíveis e passa para o dispositivo lógico 9, e uma entrada não mascarável do microprocessador para desligar o dispositivo e sistema 1. Para evitar problemas com o circuito de terra, o concentrador de fluxo magnético 3 inclui, preferivelmente, um circuito integrado 62, que regula para 5VDC a tensão de funcionamento do concentrador de fluxo magnético 3. pelo menos

Com referência à FIG. 4, é mostrado um diagrama de circuito de um meio de condicionamento de sinal da presente invenção. 0 meio de condicionamento de sinal, que de preferência é, pelo menos, um dispositivo de -26- ΡΕ2183849 condicionamento de sinal analógico 4, limpa ou condiciona um sinal analógico de onda sinusoidal de 50/60Hz de modo a remover quaisquer sinais parasitas ou sinais transitórios antes da sua transmissão para o identificador semi-ciclo 8. Se a onda sinusoidal tem qualquer ruido ou distorção de amplitude suficiente, isso pode, em certas circunstâncias, dar origem a falsas detecções de cruzamento em zero. Assim, é importante a inclusão de tal dispositivo de condicionamento de sinal analógico 4.

Para condicionar correctamente o sinal de onda sinusoidal, são utilizados amplificadores operacionais 70. Um amplificador operacional 70 é configurado como um filtro passa-baixo activo de segunda ordem, para remover ou reduzir harmónicas e quaisquer sinais transitórios ou de interferência que se possam apresentar. Quando se utiliza tal filtro, ocorre no entanto, o atraso de grupo, em que o atraso de grupo desvia-se, no tempo, da passagem por zero do sinal filtrado a partir do ponto de cruzamento zero real da onda sinusoidal AC de entrada. Para remediar o atraso, são proporcionados amplificadores operacionais 70 para permitirem a mudança de fase necessária para a correcção no tempo, do ponto de passagem por zero, com precisão, como requerido. A saida dos amplificadores operacionais 70 é o sinal de onda sinusoidal de 50/60Hz totalmente condicionado, que está conectado ao conversor A/D 11, do processador de sinal digital 10 (ver FIG. 1) para a medição do valor quadrático médio (RMS). Este sinal é exactamente a metade do trilho de alimentação, o qual é necessário para -27- ΡΕ2183849 permitir a medição dos semi-ciclos positivo e negativo. 0 conversor A/D 11 executa o bem conhecido complemento matemático 2s, para permitir o mesmo e requer-se que o sinal AC se desvie, tanto positiva como negativamente em relação ao centro, ou a divisão do trilho de tensão. 0 sinal também entra no identificador de semi-ciclo 8.

As FIGS. 5 e 6 mostram respectivamente, um oscilograma e diagrama de circuitos, para um meio de determinação do ponto de cruzamento de zero volts da presente invenção. 0 meio de determinação do ponto de cruzamento de zero volts, que de preferência é, pelo menos, um detector 5 de ponto de cruzamento de zero volts zero, em que o ponto 21 de passagem em zero é determinado com precisão. Um amplificador operacional 70 é configurado como um comparador 34 com a sua referência exactamente a metade da tensão de alimentação utilizando metade do trilho de alimentação. Um comparador 34 funciona com um ganho muito elevado e, como consequência, comuta em poucos milivolts da voltagem do trilho de divisão.

Condicionamento adicional do sinal de cruzamento de zero é adicionalmente realizado por um tampão de Schmidt 35. Subsequente ao processamento de sinal adicional, é produzida uma onda quadrada muito precisa 69 para alguns poucos milivolts do ponto de cruzamento de zero volts vigente 21 da onda sinusoidal. -28- ΡΕ2183849 A FIG. 7 mostra um diagrama de circuito de meio de detecção de uma perda e meios de rotação e de determinação de rotação de fase da presente invenção. 0 meio de detecção de perda, o qual de preferência é, pelo menos, um dispositivo de detecção de fase perdida 6, e meios de rotação e de determinação de rotação de fase, que de preferência é, pelo menos, um dispositivo de rotação de fase 7, que trabalham em conjunto quando se utiliza um sistema eléctrico trifásico, com o fim de preparar adequadamente o sinal para o transmir para o dispositivo lógico 9 e processador de sinal digital 10. Os circuitos do dispositivo de detecção de perda de fase 6 incluem amplificadores operacionais 70 configurados como comparadores 34 onde cada utiliza um valor alto para as resistências em série, compreendendo duas resistências de 0,5 Mega-Ohm em série, o que é necessário para se alcançar a tensão de trabalho exigida para as resistências 63, e dois díodos 53 ligados inversamente em paralelo. Os díodos 53 são centrados em torno do ponto de cruzamento de zero volts 21 da onda sinusoidal de entrada 39 para aproximadamente a queda de tensão directa dos díodos 53, a qual por sua vez é aplicada ao comparador 34, outras condições para o sinal adequado passar para o dispositivo lógico 9, e processador de sinal digital 10, resultando que o sistema seja desligado na ausência de qualquer dos sinais.

Num sistema eléctrico trifásico, a rotaçao de fase pode ser qualquer ABC ou ACB. Para permitir que o -29- ΡΕ2183849 processador de sinal digital de 10 funcione correctamente, a rotação de fase deve primeiramente ser verificada. Os comparadores 34 são utilizados para detectar o(s) ponto(s) de cruzamento de zero volts 21 e reportar o(s) ponto(s) 21 para o processador de sinal digital 10. Por sua vez, o processador de sinal digital 10, adopta o tempo de rotação por via da lógica de temporização. Cada um dos amplificadores operacionais 70 actua com o sinal de entrada, como um simples comparador 34, proporcionado em cada caso, pelos pares inversamente em paralelo de díodos 53, em conjugação com as resistências série 63.

As FIGS. 8, 9 e 10 mostram um diagrama de circuito e oscilogramas, respectivamente, de um meio de identificação de semi-ciclo da presente invenção. O meio de identificação de semi-ciclo, o qual de preferência é, pelo menos, um identificador de semi-ciclo 8, que proporciona dados adicionais para o dispositivo lógico 9 e processador de sinal digital 10, pela identificação de se o semi-ciclo do sinal analógico é positivo ou negativo. Isto é de grande importância para evitar uma situação onde um curto-circuito poderia ocorrer através da potência de entrada, se os transístores IGBT/FET 54 e 58 de controlo de semi-ciclo e os transístores IGBT/FET 59, 60, 67 e 68 de controlo de derivação estiverem simultaneamente com o modo "ligado" activo.

Os amplificadores operacionais 70, que sao configurados como comparadores de janela 34, têm limites de -30- ΡΕ2183849 comutação separados, determinados por, pelo menos, uma resistência 63. Como mostrado na FIG. 9, existem três sinais, um sinal de cruzamento de zero absoluto 36 e dois sinais coincidentes, em que um sinal coincidente tem um semi-ciclo positivo 22 e um sinal coincidente tem um semi-ciclo negativo 23 de uma onda sinusoidal de entrada 39. A concepção permite que a janela seja ajustada para proporcionar a "zona neutra", quando requerido.

Em referência às FIGS. 11A, 11B, 11C, 11D e 11E, são mostrados os diagramas de circuito do meio de encaminhamento da presente invenção. O meio de encaminhamento, o qual de preferência é, pelo menos, um dispositivo lógico 9, que funciona em tempo real, fora do processador de sinal digital 10, para arbitrar entre os tempos de modo de "ligado" activo dos transístores de IGBT/FET 54 e 58 de controlo de semi-ciclo e os transístores IGBT/FET 59, 60, 67 e 68 de controlo de derivação. O dispositivo lógico 9 executa a função de encaminhamento para assegurar que todos os sinais são apropriados para o requisito instantâneo e polaridade da onda sinusoidal de entrada 39 e executa a função de modulação de largura de impulso de modo a assegurar o funcionamento seguro do dispositivo de poupança de energia e sistema 1, independentemente do estado do processador de sinal digital 10, a presença de ruído, a interferência ou transitórios. Os circuitos do isolador 71, como mostrado na -31 - ΡΕ2183849 FIG. 11C, permite a programação do dispositivo lógico 9. 0 circuito do suporte de resistência 79 do dispositivo lógico 9, como mostrado na FIG. 11D, é necessário para operar o dispositivo lógico 9. Como mostrado na FIG. 11E, o circuito do conector do dispositivo lógico 80 permite a activação e desactivação de certos aspectos do dispositivo lógico 9.

Lidar com uma carga resistiva é muito menos exigente do que lidar com uma carga reactiva, em particular, uma carga reactiva indutivamente. Actualmente, a modulação de largura de impulso (PWM)- ("PWM - Pulse Width Modulation") é definida como a modulação de uma portadora de impulsos, em que o valor de cada amostra instantânea de uma onda de modulação produz um impulso de duração proporcional através da variação do adiantamento, do flanqueamento, ou de ambas as extremidades de um impulso, e que é também conhecido como modulação de duração de impulsos. No entanto, para efeitos da presente invenção e da aplicação, PWM é definida como a modulação de uma portadora de impulsos, em que pelo menos uma fatia é removida de uma área sob a curva de uma onda de modulação. Quando é aplicada a PWM directamente sobre a energia de entrada, a componente indutiva reage quando a energia é removida e tenta manter a corrente a circular, e irá aumentar a sua tensão auto-gerada até que a corrente encontre um caminho de descarga. Esta circunstância, sem os circuitos de derivação, poderia destruir os transístores de controlo de semi-ciclo. -32- ΡΕ2183849

Portanto, o dispositivo lógico 9 é um "supervisor" em que ele executa a acção adequada, se o processador de sinal digital de 10 tivesse um "pico" ("hang-up" - ter uma subida), caso existisse uma condição de excesso de corrente, ou se houvesse uma perda de fase. Em qualquer dessas situações, o dispositivo lógico 9 responde imediatamente, em tempo real, para proteger os transístores de controlo de semi-ciclo e dispositivos de derivação e o equipamento a ele conectado.

Além disso, o dispositivo lógico 9 atenua os requisitos de excitação complexos dos transístores IGBT/FET 54 e 58 de controlo de semi-ciclo e os transístores IGBT/FET 59, 60, 67 e 68 de controlo de derivação e, até certo ponto, descarrega o processador de sinal digital 10 desta tarefa. Uma vez que o dispositivo lógico 9 controla esta função, ela pode ser realizada em tempo real e, por conseguinte, o controlo de temporização dos requisitos de excitação pode ser realizado com limites muito mais rigorosos do que seria conseguido pelo processador de sinal digital 10. A capacidade de resposta em tempo real, é importante para o funcionamento seguro e confiável do dispositivo de poupança de energia e sistema 1 da presente invenção.

As FIGS. 12A, 12B, 12C, 12D, 12E, 12F e 12g mostram oscilogramas e diagramas de circuitos de um meio de redução de tensão da presente invenção. 0 meio de redução de tensão, que de preferência inclui, pelo menos, um -33- ΡΕ2183849 controlo de excitação de IGBT/FET 15, reduz os sinais analógicos da onda sinusoidal de entrada 39, que representa a quantidade de energia inserida no dispositivo de poupança de energia e sistema 1, por modulação de largura de impulso, onde pelo menos, é removida uma fatia de uma área sob a curva de onda sinusoidal da modulação 39, reduzindo, assim, a energia e sem os anteriormente associados harmónicos acompanhantes com tal controlo de tensão. Esta técnica, como mostrado na FIG.12A, trabalha em conjungação com as caracteristicas inerentes dos dispositivos IGBT/FET, que permite ligar e desligar o ponto de disparo para ser controlado. Toda a energia potencial é contida em cada semi-ciclo e, no caso de um semi-ciclo completo, tem a maior área sob a curva. Se cada semi-ciclo é modulado numa relação de 90% de espaço de sinal, a área sob a curva é reduzida em 10% e, como resultado, a energia é reduzida proporcionalmente, como pode ser visto na FIG. 12A. A forma original da onda sinusoidal de entrada é mantida e, uma vez que a modulação pode ser feita maior, possivelmente de 10's de KHz, a filtragem da saida é possível devido ao menor tamanho dos componentes do enrolamento tornando-se uma proposta prática. O efeito total é realizado quando o valor quadrático médio (RMS), que é a raiz quadrada da média dos quadrados de tempo de uma quantidade ou, para uma quantidade periódica, a média é tomada ao longo de um ciclo completo e aquele é referido também como o valor eficaz, é correctamente medido e a tensão de saída é vista para ser reduzida de uma -34- ΡΕ2183849 percentagem semelhante à da relação de espaço de sinal empregue. Os resultados de tensão reduzida na corrente reduzida, resultando desse modo na potência reduzida consumida por um utilizador final.

Uma vez que os dispositivos FET e IGBT são de natureza unipolares, no caso do controlo de AC, é necessário proporcionar pelo menos um controlo de excitação de IGBT/FET 15 para controlar cada semi-ciclo. Para além disso, para evitar a polarização inversa, são utilizados diodos de pilotagem para encaminharem cada semi-ciclo para o dispositivo apropriado. Adicionalmente, muitos dispositivos IGBT e FET têm um díodo parasitário fazendo a derivação do elemento principal onde a ligação entre dois dispositivos IGBT ou FET inversamente em paralelo resultaria em ter dois dos díodos parasitários inversamente em paralelo, tornando assim inoperante a disposição do arranjo como um elemento de controlo.

Os díodos 53 são conectados através do transístor de semi-ciclo positivo 54 e do transístor de controlo de semi-ciclo negativo 58 e trabalham idealmente para uma carga puramente resistiva ou uma carga reactiva na corrente de carga. No entanto, quando se excita uma carga com factor de potência de corrente de atraso, quando a corrente num componente reactivo indutivamente é subitamente removida, como é o caso quando ocorre a modulação, o campo magnético em colapso tenta manter a circulação de corrente, semelhante a um alternador electrónico, e produz uma EMF -35 - ΡΕ2183849 que vai aumentar em tensão até encontrar um caminho de descarga, que permitirá a libertação de energia. Com esta disposição de arranjo, esta "EMF de retorno" causaria com que os componentes activos do elemento de controlo de semi-ciclo falhassem. Para evitar que isso ocorra, são colocados numa configuração de derivação os transístores de controlo de derivação IGBT/FET adicionais 59, 60, 67 e 68.

Durante o semi-ciclo positivo, o transístor 54 de controlo de semi-ciclo positivo modula-se e durante o semi-ciclo positivo completo é activado um díodo 53. O segundo transístor IGBT 60 de controlo de derivação está totalmente no modo de ligado e é activado um díodo 53. Portanto, quaisquer tensões de polaridades opostas resultantes a partir da EMF de retorno da carga são automaticamente fixadas.

Durante o semi-ciclo negativo, os outros dispositivos compreendidos no seio das redes série e de derivação são activados de um modo semelhante.

Durante as transições de comutação, pode ser presente um pico, o qual pode durar por um período muito curto de tempo. 0 pico é fixado pelo dispositivo supressor de tensão 52, o qual é capaz de absorver grandes quantidades de energia durante um período muito curto de tempo e permitem variar o tempo de resposta rápido. O dispositivo supressor de tensão 52 também fixa quaisquer torrentes de sinais transitórios na rede provocados por -36- ΡΕ2183849 descargas atmosféricas ou outras modo que poderiam danificar os componentes activos dos transístores de semi-ciclo ou dos transístores de derivação. Além disso, enquanto cada transístor de semi-ciclo está em modulação de largura de impulso, o outro transístor de semi-ciclo está totalmente no modo de ligado para a duração exacta do semi-ciclo. As atribuições desses transístores de semi-ciclo revertem-se durante o semi-ciclo seguinte. Este processo proporciona protecção completa contra os sinais EMF de retorno acima discutidos. Esta disposição de arranjo é necessária, especialmente perto do tempo de cruzamento de zero, quando ambos os elementos de derivação estão em transição.

Cada um dos transístores IGBT/FET 54 e 58 de controlo de semi-ciclo e os transístores IGBT/FET 59, 60, 67 e 68 de controlo de derivação têm caracterí st icas de grelha isolada que exigem que os dispositivos sejam melhorados para permitirem que se possam accionar. Esta tensão de reforço é de preferência, em magnitude de 12 Volts e é de preferência fornecida por uma fonte de alimentação flutuante, de preferência, uma para cada par. Isto só é possível uma vez que os dispositivos IBGT/FET são operados no modo de emissor comum, no caso dos IGBT's e no modo de fonte comum, no caso dos FET' s; caso contrário, seria necessário para cada fase, quatro fontes de alimentação isoladas. Cada um dos pares exige um sinal de excitação separado que é proporcionado pelos isolados, excitadores acoplados opticamente 66. Esses excitadores 66 -37- ΡΕ2183849 fazem uso das fontes isoladas e servem para de modo muito rápido passar cada dispositivo de potência para modo de ligado e para modo de desligado. Esses excitadores 66 estão activos em ambas as direcções, o que é necessário, pois a capacitância (medida de capacidade) de entrada dos dispositivos de potência é alta e tem que ser activamente descarregada de modo muito rápido no ponto do modo de desligar e carregadada de modo muito rápido no ponto do modo de ligar. 0 problema com a modulação de largura de impulso directa está em que existe uma EMF de retorno que tem de ser fixada quando na excitação de uma carga reactiva indutivamente como quando se modula o IGBT desligado. Referindo-se à FIG. 12B, é mostrada uma onda sinusoidal de entrada 39 que é aplicada ao transístor 54 de controlo do semi-ciclo positivo e ao transístor 58 de controlo do semi-ciclo negativo. Normalmente, estes transístores 54 e 58 de controlo de semi-ciclo estão na condição de modo "desligado" e precisam de ser excitados em modo de ligado. Durante o semi-ciclo positivo, o transístor 54 de controlo de semi-ciclo positivo é modulado e trabalha em conjugação com um díodo 53 para passar o semi-ciclo positivo modulado a um terminal de saída de linha. 0 segundo transístor de IGBT 60 de controlo de derivação está em modo de ligado durante todo o período do semi-ciclo e trabalha em conjugação com um díodo 53 de modo a fixar para terra a EMF de retorno. Durante o semi-ciclo positivo, o transístor 58 de controlo do semi-ciclo negativo está completamente em -38- ΡΕ2183849 modo de ligado e a sua condição é suportada por um díodo 53. Estes díodos 53 executam a pilotagem adequada dos sinais.

Devido à modulaçao do semi-ciclo positivo, ocorre um sinal de EMF de retorno. Uma vez que o transístor 58 de controlo de semi-ciclo negativo está em modo de ligado, durante este tempo, a EMF de retorno negativa é passada através de um díodo 53 para ser fixada na tensão AC do semi-ciclo positivo simultânea.

Embora nenhuma modulação seja aplicada ao primeiro transístor de IGBT 59 de controlo de derivação e ao segundo transístor de IGBT 60 de controlo de derivação, estes transístores 59 e 60 trabalham em conjugação com os díodos 53 de um modo semelhante tal como estabelecido acima.

Como mostrado na FIG. 12B, a qual é um oscilograma do meio de redução da tensão da presente invenção baseada em IGBT, durante o semi-ciclo positivo 22, é aplicado um sinal de excitação 85 ao transístor de controlo do meio ciclo negativo e é aplicado um sinal de excitação 87 ao segundo transístor IGBT de controlo de derivação. Durante o semi-ciclo negativo 23, é aplicado um sinal de excitação 84 ao transístor de controlo de semi-ciclo positivo e é aplicado um sinal de excitação 86 ao primeiro transístor IGBT de controlo de derivação. Também são mostrados o sinal de excitação 82 do semi-ciclo -39- ΡΕ2183849 positivo aplicado ao transístor 54 de controlo do semi-ciclo positivo e o sinal de excitação 83 do semi-ciclo negativo aplicado ao transístor 58 de controlo de semi-ciclo negativo.

Do mesmo modo, como mostrado na FIG. 12E, a qual é um oscilograma do meio de redução da tensão da presente invenção baseada em FET, durante o semi-ciclo positivo 22, é aplicado um sinal de excitação 85 ao transístor de controlo do meio ciclo negativo e é aplicado um sinal de excitação 89 ao segundo transístor FET de controlo de derivação. Durante o semi-ciclo negativo 23, é aplicado um sinal de excitação 84 ao transístor de controlo de semi-ciclo positivo e é aplicado um sinal de excitação 88 ao primeiro transístor FET de controlo de derivação. Também são mostrados o sinal de excitação 82 do semi-ciclo positivo aplicado ao transístor 54 de controlo do semi-ciclo positivo e o sinal de excitação 83 do semi-ciclo negativo aplicado ao transístor 58 de controlo de semi-ciclo negativo.

Em resumo, existem dois estratagemas de fixação utilizados, o primeiro para o semi-ciclo positivo e o segundo para o semi-ciclo negativo. Durante o semi-ciclo positivo, quando é modulado o transístor 54 de controlo de semi-ciclo positivo, estão em modo de ligados o transístor 58 de controlo de semi-ciclo negativo, e o segundo transístor 60 de controlo. Durante o semi-ciclo negativo, quando é modulado transístor 58 de controlo de semi-ciclo -40- ΡΕ2183849 negativo, estão em modo de ligados o transístor 54 de controlo de semi-ciclo positivo e o primeiro transístor IGBT 59 de controlo de derivação estão ligados. O hardware utilizado no dispositivo de poupança de energia e método 1 baseado em IGBT e baseado em FET da presente invenção é idêntico, com a única diferença sendo os transístores IGBT/FET 54 e 58 de controlo de semi-ciclo e os transístores IGBT/FET 59, 60, 67 e 68 de controlo de derivação. São apresentados para fins comparativos os diagramas de circuitos da FIG 12C circuitos baseados em IGBT e da FIG.12D excitadores baseados em IGBT e da FIG.12E circuitos baseados em FET e da FIG. 12F excitadores baseados em FET.

Com referência à FIG. 13, é mostrado um diagrama de circuito da combinação de meio de reposição e meio indicador da presente invenção. 0 meio de reposição, o qual de preferência é, pelo menos, um interruptor de reposição 13, e o meio de indicador, o qual de preferência é, pelo menos, um díodo emissor de luz 14, trabalham em conjugação de modo a indicar quando é que o dispositivo de poupança de energia baseado em IGBT/FET e sistema 1 não está a trabalhar adequadamente e para permitir a um utilizador repôr, conforme necessário, o dispositivo e sistema 1. De preferência, o díodo emissor de luz 14 indicará que o dispositivo e sistema 1 está a trabalhar adequadamente, piscando aceso/apagado. Quando estiver numa condição de falha, o díodo emissor de luz 14 de preferência muda para -41 - ΡΕ2183849 um padrao irregular que é imediatamente óbvio e reconhecido como uma condição de falha. A FIG. 14 é um diagrama de circuito de uma unidade de fonte de alimentação 12 de um meio de fornecimento de energia da presente invenção. 0 meio de fornecimento de energia, o qual de preferência é, pelo menos uma unidade de fonte de alimentação 12, que aceita uma variedade de entradas, incluindo, mas não limitado a, operação de 80Vrms a 265Vrms para fase única, de 80Vrms a 600Vrms para bifásica, de 80Vrms a 600Vrms para três fases e para 48Hz a 62Hz. A unidade de fonte de alimentação 12 é em concepção totalmente isolada e de dupla-regulação. Na entrada, um rectificador 72 composto por díodos 53 que aceitam, potência de fase única, bifásica e trifásica. A potência é aplicada a um regulador de comutação 90 e a circuito integrado 62 através de um transformador 57. Tendo em vista as grandes tensões existentes entre os terminais de DC, o regulador de comutação 90 e o circuito integrado 62 sao suplementados por um transístor FET 73 empregue numa configuração de FET's em pilha (StackFET), com o fim de aumentar a sua tensão de trabalho. 0 secundário do transformador 57 tem um díodo 53 e um condensador de reservatório 56. A tensão de DC através do condensador 56 é passada através das resistências da rede 63 e de um díodo Zener 75 para um isolador óptico 65 e, finalmente, para os terminais de realimentação. A utilização do isolador óptico -42- ΡΕ2183849 65 garante um isolamento galvânico entre a entrada e a saída da fonte (6,4V DC) . Finalmente, a saída dos reguladores de tensão linear 81 (3,3VA DC) é passada para um amplificador operacional 70, que é configurado como um tampão de ganho unitário com duas resistências 63 que ajustam a tensão do trilho de divisão. 0 neutro principal é conectado a este ponto de trilho dividido e também a uma resistência de Ohm zero. Uma bobina de indução 78 isola a alimentação do trilho digital (+3,3V) a partir do analógico (3,3VA) e reduz o ruído.

De seguida, as FIGS. 15A, 15B, 15C, 15D e 15E mostram os circuitos de um meio de comunicação da presente invenção. 0 meio de comunicação, que de preferência é, pelo menos, uma interface de comunicação USB 25, permite que um utilizador monitorize e ajuste como desejado, os parâmetros do dispositivo de poupança de energia e sistema 1 da presente invenção. São mostrados na FIG. 15B os circuitos de uma interface de comunicação USB 25, na FIG. 15C é mostrado um bloco isolador 71 utilizado para isolar a interface de comunicação USB 25 a partir do processador de sinal digital 10, e são mostradas nas FIGS. 15D e 15E um primeiro e segundo conectores 76 e 77 para a ligação do meio de comunicação ao processador de sinal digital 10.

Uma vez que a placa principal de circuito impresso não é isolada do neutro, é necessário isolar -43- ΡΕ2183849 galvanicamente a interface de comunicação USB 25. É feita a utilização da caracteristica incorporada nas comunicações em série do processador de sinal digital 10, para se comunicar em série com o meio de comunicação 46. São aplicados sinais, no lado do utilizador da barreira de isolamento , a um circuito integrado 62, o qual é um dispositivo que toma os dados em série e converte-os em dados USB para conexão directa a um dispositivo de computação 16 através de uma porta USB 74 de acolhimento. A potência de 5V da USB de acolhimento é utilizada para alimentar o meio de comunicação 46 e anula a necessidade de fornecimento de energia isolado da unidade. De preferência, existem duas actividades de díodos emissores de luz 14, que indicam actividade nos canais de TX (transmissão) e RX (recepção). De preferência as comunicações trabalham a 9600Baud, o que é adequado, tendo em conta a pequena quantidade de dados transferidos.

Embora a inclusão de um meio de comunicação não seja necessária no desempenho do dispositivo de poupança de energia e sistema 1, é uma caracteristica que permite um uso mais fácil do dispositivo e sistema 1.

Finalmente, com referência às FIGS. 16 e 17, são mostrados capturas de ecrã de uma interface de janelas 40 da presente invenção. A interface de janelas 40 é exibida no dispositivo de computação 16, e permite ao utilizador monitorizar e configurar como desejado o dispositivo de poupança de energia e sistema 1. É proporcionado um ecrã de -44- ΡΕ2183849 monitorização principal 41 que tem uma pluralidade de campos 42 no qual um utilizador final pode ajustar o dispositivo de poupança de energia e sistema 1. Por exemplo, os campos 42 podem incluir um campo de modo operacional 43, um campo de fase 44, um campo de arranque 45, um campo de calibração 46, e um campo de parâmetros de referência 47.

No campo operacional 43, um utilizador pode seleccionar o modo pelo qual ele/ela/ deseja conservar energia. Os modos incluem a percentagem de redução de tensão em que os Volts de saida são ajustados por uma percentagem fixa, a percentagem de redução de poupança em que os Volts de saida visam conseguir uma percentagem de poupança e a regulação de tensão em que a raiz quadrada média de Volts de saída é um valor pré-estabelecido. 0 campo de fase 44 permite que o utilizador selecione o tipo de fase utilizado em conexão com o dispositivo de economia de energia e sistema 1, ou seja, fase única, bi-fase ou três fases. 0 campo de arranque 45 permite que um utilizador configure o sistema e dispositivo 1 para iniciar de forma aleatória e/ou ter um "arranque suave" ou retardado em que o tempo de atraso de entrada de utilizador, em segundos, no qual o sistema e o dispositivo 1 irá iniciar-se. -45 - ΡΕ2183849 0 campo de calibração 46 permite que um utilizador insira as calibrações precisas desejadas e/ou a rotação de fases. 0 campo de parâmetros de referência 47 exibe as configurações seleccionadas pelo utilizador e mostra a quantidade de energia poupada, pela utilização do dispositivo de poupança de energia e sistema 1 como regulação de tensão, a percentagem de redução de tensão ou a percentagem de redução de energia de poupança. No que diz respeito à percentagem de redução de tensão, o limite inferior RMS é definido abaixo da tensão de entrada passada através dela para, quando for inferior ou igual à tensão de limite inferior, permitir que seja passada através a tensão de entrada. No que diz respeito à percentagem de redução da poupança, o limite inferior RMS é definido abaixo da tensão que através dela passou a receber.

Os indicadores 48 que são proporcionados na janela da interface 40 exibem a corrente de funcionamento, a tensão de serviço, a frequência da linha, a poupança de energia calculada e a rotação de fase.

Um relógio de tempo real 49 pode ser incorporado na janela da interface 40 para permitir a programação de redução de tensão adicional durante um tempo predeterminado e um tempo de funcionamento predeterminado, por exemplo, para as estações do ano, os dias da semana, as horas do dia, para um tempo de operação predeterminado. Além disso, -46- ΡΕ2183849 o utilizador pode programar o dispositivo de poupança de energia e sistema 1 para operar durante vários períodos do dia. 0 relógio de tempo real 49 é definido através de uma porta de comunicação ou fixado para permitir a selecção de datas sazonais definidas e períodos quando, por via da experiência, são conhecidos por apresentarem sobrecarga de rede eléctrica. Durante esses períodos, o sistema permite uma maior redução da tensão AC regulada, reduzindo assim a carga na rede. Podem ser definidos períodos múltiplos, cada um com a sua própria redução de percentagem adicional ou queda de tensão. 0 medidor de energia eléctrica digital 50 proporciona um meio para registar dados estatísticos sobre o uso de energia, o factor de potência e surtos de tensão. 0 medidor de energia eléctrica digital 50 também proporciona a capacidade de incluir condensadores para correcção do factor de potência, opera em sistemas monofásicos, bi-fásicos e trifásicos e opera dentro de todas as tensões em todo o mundo. Ele pode ser utilizado remotamente ou localmente pela vontade do fornecedor, para activar ou desactivar a fonte de alimentação de utilizador. Além disso, o medidor de energia eléctrica digital 50 pode detectar quando é que o dispositivo de poupança de energia e sistema 1 foi curto-circuitado por um utilizador final na tentativa de evitar o pagamento de consumo de energia, em que o fornecedor é alertado para tal abuso. Finalmente, a utilização do relógio de tempo real 49 permite que um utilizador e/ou fornecedor reduza o consumo de energia em -47- ΡΕ2183849 períodos seleccionados do dia ou durante um período de tempo seleccionado, atenuando assim, e/ou eliminando condições de apagão.

Enquanto um modelo de realização preferido da invenção é ilustrado, é para ser entendido que não é para estar limitado à forma ou disposição de arranjo das partes específicas aqui descritas e mostradas. Será evidente, para os especialistas com competência na tecnologia, que podem ser feitas várias mudanças dentro do âmbito das reivindicações anexas.

Lisboa, 2 de Julho de 2013

Claims (6)

1. ΡΕ2183849 - 1 - REIVINDICAÇÕES 1. Um sistema de poupança de energia (1), que compreende: um meio para a inserção de (2) uma quantidade predeterminada de energia de entrada para o referido sistema de poupança de energia; um meio para a detecção da referida quantidade predeterminada de energia de entrada que entrou dentro do referido sistema de poupança de energia; um meio para condicionamento (4) de, pelo menos um, sinal analógico da referida energia; um meio para determinação (5) de, pelo menos, um ponto de cruzamento de zero volts do referido, pelo menos um, sinal analógico condicionado; um meio para a identificação (8) de pelo menos um semi-ciclo positivo e de, pelo menos, um semi-ciclo negativo do referido, pelo menos um, sinal analógico condicionado; um meio de encaminhamento para o referido pelo menos um semi-ciclo positivo do referido, pelo menos um, sinal analógico condicionado e o referido, pelo menos um, semi-ciclo negativo do referido, pelo menos um, sinal analógico condicionado para, pelo menos, um processador de sinal digital para o processamento do referido, pelo menos um, sinal analógico ; um meio para reduzir o referido, pelo menos um, sinal analógico condicionado, da referida quantidade -2- ΡΕ2183849 predeterminada de energia, para se gerar uma quantidade reduzida de energia, em que o referido meio para a redução compreende, pelo menos, um controlador de excitação (15); e um meio para a saida (17), da referida energia reduzida para fora do referido sistema de poupança de energia em que o referido, pelo menos um, controlador de excitação (15) compreende um transístor (54) de controlo de semi-ciclo positivo IGBT/FET configurado para proporcionar a modulação de largura de impulso para o referido, pelo menos um, semi-ciclo positivo do referido pelo menos um, sinal analógico condicionado, um transístor (58) de controlo de semi-ciclo negativo IGBT/FET, configurado para proporcionar a modulação de largura de impulso para o referido, pelo menos um semi-ciclo negativo do referido, pelo menos um, sinal analógico condicionado, um primeiro transístor (59) de controlo de derivação IGBT/FET e um segundo transístor (60) de controlo de derivação IGBT/FET configuradso como interruptores de encaminhamento para fixar uma força electro-motriz de retorno. 2. 0 sistema de poupança de energia da reivindicação 1, em que o dispositivo de poupança de energia não está configurado para monitorizar as características ; de uma carga à qual está ligado • 3. 0 sistema de poupança de energia da reivindicação 1, em que o dispositivo de poupança de -3- ΡΕ2183849 energia é configurado para excitar uma pluralidade de cargas. 4. 0 sistema de poupança de energia da reivindicação 1 em que o dispositivo de poupança de energia está configurado para ser utilizado para controladores para frigoríficos, congeladores, condicionadores de ar, motores eléctricos de AC e de tensão AC; toda a classe de dispositivos de poupança de energia de fase única, de bi-fase e de poli-fase; dispositivos de poupança de energia comercial e industrial; ou reguladores de tensão AC. 5. 0 sistema de poupança de energia da reivindicação 1, em que o sistema compreende também meio para a comunicação com, pelo menos, um dispositivo de computação. 6. 0 sistema de poupança de energia da reivindicação 1, em que o meio de encaminhamento é um dispositivo lógico (9), e em que o dispositivo lógico está em conexão eléctrica com o referido, pelo menos, um controlo de excitação (15). 7. 0 sistema de poupança de energia da reivindicação 6, em que o dispositivo lógico está em conexão eléctrica com o referido meio para determinar, pelo menos, um ponto de cruzamento de zero volts do referido pelo menos, um sinal analógico condicionado. -4- ΡΕ2183849 8. 0 sistema de poupança de energia da reivindicação 6, em que o dispositivo lógico (9) está em conexão eléctrica com o dito meio para identificação de pelo menos, um semi-ciclo positivo e, pelo menos, um semi-ciclo negativo (8) do referido pelo menos, um sinal analógico condicionado. 9. 0 sistema de poupança de energia da reivindicação 1, em que o sistema de poupança de energia compreende ainda uma fonte de alimentação (12), configurada para proporcionar uma tensão de trilho de divisão para utilização pelo sistema de poupança de energia.
2. 10. Um método para reduzir o consumo de energia por um sistema de poupança de energia (1) que compreende: a. inserir uma quantidade predeterminada de energia de entrada tendo pelo menos, um sinal analógico dentro do referido sistema de poupança de energia; b. detectar a referida quantidade predeterminada de energia de entrada que entrou dentro do referido sistema de poupança de energia; c. determinar, pelo menos, um ponto de cruzamento de zero volts do referido, pelo menos, um sinal analógico; -5- ΡΕ2183849 d. identificar, pelo menos, um semi-ciclo positivo do referido, pelo menos, um sinal analógico e, pelo menos, um semi-ciclo negativo do referido, pelo menos um sinal analógico; e. encaminhar o referido, pelo menos, um semi-ciclo positivo do referido, pelo menos, um sinal analógico e o referido, pelo menos, um semi-ciclo negativo do referido, pelo menos, um sinal analógico para o referido, processador de sinal digital; pelo menos, um processar o referido, pelo menos, um sinal analógico; g. reduzir a referida quantidade predeterminada de energia, proporcionando a modulação de largura de impulso para o referido, pelo menos, um sinal analógico para gerar uma quantidade reduzida de energia, e h. fazer sair a referida quantidade reduzida de energia para fora do referido sistema de poupança de energia; em que a referida redução compreende ainda a configuração de um transístor IGBT/FET (54) de controlo do semi-ciclo de positivo para proporcionar a modulação de largura de impulso para o referido pelo menos um semi-ciclo -6- ΡΕ2183849 positivo do referido pelo menos, um sinal analógico, a configuração de um transístor IGBT/FET (58) de controlo de semi-ciclo negativo para proporcionar a modulação de largura de impulso para o referido pelo menos um semi-ciclo negativo do referido pelo menos um sinal analógico, a configuração de um transístor primeiro IGBT/FET (59) de controlo de derivação e um segundo transístor IGBT/FET (60) de controlo de derivação, como comutadores de encaminhamento para fixar uma força electro-motriz de retorno.
3. 11. O método da reivindicação 10 em que o sistema de poupança de energia não monitoriza as características de uma carga à qual está conectado.
4. 12. O método da reivindicação 10 em que o sistema de poupança de energia é utilizado para excitar uma pluralidade de cargas.
5. 13. O método da reivindicação 10 em que o sistema de economia de energia é usada para controladores para frigoríficos, freezers, condicionadores de ar, motores eléctricos AC e AC tensão; único, bi-ou dispositivos polifase toda a casa de poupança de energia, dispositivos de poupança de energia comercial e industrial; ou reguladores de tensão AC. -7- ΡΕ2183849 14. 0 método da reivindicação 10, em que o método compreende ainda a detecção de perda de fase do referido, pelo menos, um sinal analógico.
6. 15. O método da reivindicação 10, em que o método compreende ainda a determinação de rotação de fase do referido, pelo menos, um sinal analógico. Lisboa, 2 de Julho de 2013