PL227452B1

PL227452B1 - Method for indirect conversion of electric voltage sample to a digital word

Info

Publication number: PL227452B1
Application number: PL413961A
Authority: PL
Inventors: Dariusz Kościelnik; Marek Miśkowicz
Original assignee: Akademia Górniczo Hutnicza Im Stanisława Staszica W Krakowie
Priority date: 2015-09-14
Filing date: 2015-09-14
Publication date: 2017-12-29
Also published as: PL413961A1

Abstract

Sposób pośredniego przetwarzania próbki napięcia elektrycznego na słowo cyfrowe charakteryzuje się tym, że wielkość próbki napięcia przetwarzanego odwzorowuje się długością generowanego interwału czasu. Długość tę wyraża się z kolei wartością różnicy długości odcinka czasu referencyjnego i odcinka czasu sygnałowego. Odcinek czasu referencyjnego odmierza się od chwili rozpoczęcia generowania interwału czasu, a odcinek czasu sygnałowego odmierza się od chwili zakończenia generowania interwału czasu. Odmierzanie obu odcinków czasu kończy się w tym samym momencie.The method of indirectly converting an electrical voltage sample into a digital word is characterized by the fact that the size of the processed voltage sample is reflected in the length of the generated time interval. This length is, in turn, expressed as the difference between the lengths of the reference time section and the signal time section. The reference time segment is counted from the time interval generation begins, and the signal time segment is counted from the time interval generation end. The measurement of both time segments ends at the same time.

Description

Przedmiotem wynalazku jest sposób pośredniego przetwarzania próbki napięcia elektrycznego na słowo cyfrowe, znajdujący zastosowanie w systemach kontrolno-pomiarowych.The subject of the invention is a method for indirect conversion of an electric voltage sample into a digital word, applicable in control and measurement systems.

Z publikacji: G. Smarandoiu. K. Fukahori, P. R. Gray, D. A. Hodges „An All-MOS Analog-to-Digital Converter Using a Constant Slope Approach”, IEEE Journal of Solid-State Circuits, Volume:From the publication: G. Smarandoiu. K. Fukahori, P. R. Gray, D. A. Hodges "An All-MOS Analog-to-Digital Converter Using a Constant Slope Approach", IEEE Journal of Solid-State Circuits, Volume:

11, Issue: 3, 1976, str. 408 :410 znany jest sposób pośredniego przetwarzania wielkości napięcia elektrycznego na słowo cyfrowe. Napięcie przetwarzane jest wpierw próbkowane. Ładunek zgromadzony w kondensatorze próbkującym jest następnie usuwany za pomocą źródła prądowego o stałej wydajności. Czas rozładowywania kondensatora jest zatem proporcjonalny do wielkości próbki napięcia przetwarzanego. Pomiaru długości tego czasu dokonuje się poprzez zliczanie impulsów wygenerowanych w trakcie rozładowywania kondensatora próbkującego przez generator referencyjny.11, Issue: 3, 1976, pp. 408: 410, a method of indirectly converting the amount of electric voltage into a digital word is known. The voltage is processed and sampled first. The charge stored in the sampling capacitor is then removed by a constant capacity current source. The capacitor discharge time is therefore proportional to the sample size of the voltage being processed. The length of this time is measured by counting the pulses generated while the sampling capacitor is discharged by the reference generator.

Znany z opisu patentowego PL 220 542 (publikacja zgłoszenia międzynarodowego WO 2011/152745) sposób pośredniego przetwarzania próbki napięcia elektrycznego na słowo cyfrowe polega na odwzorowaniu tego napięcia proporcjonalną do niego wielkością ładunku elektrycznego. Ładunek ten gromadzi się w kondensatorze próbkującym przez równoległe łączenie tego kondensatora ze źródłem napięcia przetwarzanego na czas trwania aktywnego stanu sygnału wyzwalającego. Następnie ilość zgromadzonego ładunku elektrycznego wyraża się w postaci słowa cyfrowego. W tym celu cały ładunek jest przenoszony z kondensatora próbkującego do matrycy kondensatorów o binarnym stosunku ich pojemności. W każdym z kroków tej fazy mniejszy, docelowy kondensator jest napełniany ładunkiem pobieranym z kondensatora większego, źródłowego. Jeżeli uda się całkowicie naładować kondensator docelowy, a zatem uzyskać między jego okładkami napięcie równe napięciu referencyjnemu, to zgromadzony w nim ładunek jest już tam pozostawiany. W przeciwnym przypadku częściowo naładowany kondensator staje się źródłowym, a zgromadzony w nim ładunek jest dzielony na jeszcze mniejsze porcje poprzez przeniesienie go do kondensatorów o mniejszych pojemnościach. Aby umożliwić przenoszenie ładunku pomiędzy dwoma kondensatorami, dolna okładka kondensatora źródłowego jest łączona ze źródłem napięcia pomocniczego, o wartości odpowiednio większej od wartości napięcia referencyjnego. W tym samym czasie dolna okładka kondensatora docelowego jest łączona z masą układu. Utrzymywana w ten sposób różnica potencjałów między górnymi okładkami obu kondensatorów umożliwia poprawną pracę źródła prądowego przenoszącego ładunek. W wyjściowym słowie cyfrowym każdemu całkowicie naładowanemu kondensatorowi jest przypisywany bit o wartości 1, a pozostałe kondensatory są reprezentowane przez bity o wartości 0.The method of indirect processing of an electric voltage sample into a digital word, known from the patent description PL 220 542 (international application WO 2011/152745), consists in mapping this voltage with an electric charge proportional to it. This charge is accumulated in the sampling capacitor by connecting the capacitor in parallel with the voltage source processed for the duration of the active state of the trigger signal. The amount of accumulated electric charge is then expressed as a digital word. For this, the entire charge is transferred from the sampling capacitor to an array of capacitors with a binary ratio of their capacitance. In each step of this phase, the smaller, target capacitor is filled with charge drawn from the larger, source capacitor. If it is possible to fully charge the target capacitor, and thus obtain a voltage equal to the reference voltage between its plates, the charge accumulated in it is already left there. Otherwise, the partially charged capacitor becomes the source capacitor and the charge accumulated in it is split into even smaller portions by transferring it to smaller capacitors. In order to allow charge transfer between the two capacitors, the bottom plate of the source capacitor is connected to an auxiliary voltage source correspondingly higher than the reference voltage. At the same time, the bottom plate of the target capacitor is connected to the ground of the chip. The potential difference between the upper plates of both capacitors kept in this way allows the current source carrying the charge to work properly. In the output digital word, each fully charged capacitor is assigned a bit with the value 1, and the remaining capacitors are represented by bits with the value 0.

Zgodnie z wynalazkiem sposób pośredniego przetwarzania próbki napięcia elektrycznego na słowo cyfrowe, polega na spróbkowaniu wielkości napięcia przetwarzanego poprzez równoległe połączenie kondensatora próbkującego ze źródłem napięcia przetwarzanego, a następnie odwzorowywaniu wielkości próbki napięcia przetwarzanego długością generowanego interwału czasu oraz przypisaniu za pomocą modułu sterującego odpowiedniej wartości n-bitowemu wyjściowemu słowu cyfrowemu.According to the invention, the method for indirectly converting an electric voltage sample into a digital word consists in sampling the processed voltage value by connecting the sampling capacitor in parallel with the processed voltage source, and then mapping the processed voltage sample size with the length of the generated time interval, and assigning the appropriate n value with the control module. the bitwise output digital word.

Istotą rozwiązania jest to, że interwał czasu odwzorowuje się w postaci różnicy długości odcinka czasu referencyjnego i odcinka czasu sygnałowego. Odcinek czasu referencyjnego odmierza się od chwili rozpoczęcia generowania interwału czasu za pomocą modułu sterującego, a odcinek czasu sygnałowego odmierza się od chwili zakończenia generowania interwału czasu za pomocą modułu sterującego. Odmierzanie obu odcinków czasu kończy się w tym samym momencie.The essence of the solution is that the time interval is mapped as a difference in the length of the reference time segment and the signal time segment. A reference time segment begins counting from when time interval generation is started by the control unit, and a signal time interval begins when time interval generation by the control unit finishes. Both time periods end at the same time.

Korzystne jest, gdy generowanie interwału czasu, za pomocą modułu sterującego, rozpoczyna się w chwili wykrycia, za pomocą modułu sterującego, początku aktywnego stanu na wejściu sygnału wyzwalającego i realizuje się przez ładowanie, za pomocą źródła prądowego sygnałowego, kondensatora próbkującego modułu próbkującego.Preferably, the generation of the time interval by the control unit starts when the control unit detects the onset of an active state at the trigger input, and is performed by charging the sampling unit sampling capacitor with a current signal source.

Korzystne jest, gdy odmierzanie odcinka czasu referencyjnego realizuje się przez ładowanie, za pomocą źródła prądowego referencyjnego, kondensatora wybranego za pomocą modułu sterującego z zestawu kondensatorów, takich, że pojemność każdego kondensatora o kolejnym indeksie jest dwukrotnie większa od pojemności kondensatora bezpośrednio go poprzedzającego. Jako pierwszy wybiera się kondensator o największej pojemności w zestawie kondensatorów.It is preferred that the timing of the reference time period is performed by charging, with the reference current source, a capacitor selected by the control unit from the set of capacitors such that the capacitance of each capacitor with a successive index is twice that of the capacitor immediately preceding it. The capacitor with the largest capacity in the capacitor bank is selected first.

Kondensator ten ładuje się do chwili, gdy narastające na nim napięcie referencyjne, które porównuje się za pomocą komparatora referencyjnego z napięciem progowym, jest równe napięciu progowemu. Wówczas rozpoczyna się ładowanie, za pomocą źródła prądowego referencyjnego, kolejnego kondensatora wybranego z zestawu kondensatorów, takiego, że pojemność tego kondensatora jestThis capacitor charges until the reference voltage that builds up on it, which is compared with the threshold voltage by means of the reference comparator, equals the threshold voltage. Then, charging, by means of the reference current source, of another capacitor selected from the set of capacitors begins, such that the capacitance of this capacitor is

PL 227 452 B1 największa wśród nie ładowanych jeszcze kondensatorów, a narastające na nim napięcie referencyjne porównuje się, za pomocą komparatora referencyjnego, z napięciem progowym. Czynności te powtarza się do końca odmierzania obu odcinków czasu.It is the largest among the uncharged capacitors, and the reference voltage that builds up thereon is compared, by means of a reference comparator, with the threshold voltage. These activities are repeated until the end of measuring both time periods.

Odmierzanie odcinka czasu sygnałowego realizuje się przez ładowanie, za pomocą źródła prądowego sygnałowego, kondensatora wybranego z zestawu kondensatorów, takiego, że pojemność tego kondensatora jest największa wśród nie ładowanych jeszcze kondensatorów. Tak wybrany kondensator ładuje się do chwili, gdy narastające na nim napięcie sygnałowe, które porównuje się za pomocą komparatora sygnałowego z napięciem progowym, jest równe napięciu progowemu. Następnie rozpoczyna się ładowanie, za pomocą źródła prądowego sygnałowego, kolejnego kondensatora, który wybiera się w taki sam sposób. Czynności te powtarza się do końca odmierzania obu odcinków czasu.The timing of the signal time period is accomplished by charging, with a signal current source, a capacitor selected from the set of capacitors, such that the capacitance of this capacitor is the largest among uncharged capacitors. The capacitor selected in this way is charged until the signal voltage built on it, which is compared with the threshold voltage by means of a signal comparator, equals the threshold voltage. Thereafter, another capacitor is charged, by means of a signal current source, which is selected in the same way. These activities are repeated until the end of measuring both time periods.

Odmierzanie odcinka czasu referencyjnego i odcinka czasu sygnałowego kończy się, gdy podczas ładowania kondensatora o najmniejszej pojemności w zestawie kondensatorów wykryje się, że albo napięcie referencyjny, narastające na kondensatorze ładowanym za pomocą źródła prądowego referencyjnego, albo napięcie sygnałowe, narastające na kondensatorze ładowanym za pomocą źródła prądowego sygnałowego jest równe napięciu progowemu.The countdown of the reference time segment and the signal time segment ends when, while charging the capacitor with the smallest capacity in the capacitor bank, it is detected that either the reference voltage, rising on the capacitor charged by the reference current source, or the signal voltage, rising on the capacitor charged by the source signal voltage is equal to the threshold voltage.

Korzystne jest, gdy generowanie interwału czasu, za pomocą modułu sterującego, kończy się w chwili, gdy napięcie narastające na kondensatorze próbkującym modułu próbkującego, które porównuje się za pomocą komparatora sygnałowego z napięciem progowym, jest równe napięciu progowemu.Preferably, the generation of the time interval by the control module ends when the voltage rising on the sampling capacitor of the sampling module, which is compared by the signal comparator with the threshold voltage, is equal to the threshold voltage.

Korzystne jest, gdy wartość n-bitowego wyjściowego słowa cyfrowego, będącego wynikiem przetwarzania, wyznacza się, za pomocą modułu sterującego, przypisując najmniej znaczącemu bitowi tego słowa cyfrowego wartość 1, jeżeli ostatni z kondensatorów ładowanych za pomocą źródła prądowego sygnałowego został naładowany do napięcie równego napięciu progowemu. Każdemu kolejnemu bitowi o indeksie j wyjściowego słowa cyfrowego przypisuje się wartość 1, jeżeli kondensator o indeksie j-1 zestawu kondensatorów był ładowany za pomocą źródła prądowego sygnałowego. W pozostałych przypadkach bitowi wyjściowego słowa cyfrowego przypisuje się wartość 0.Preferably, the control unit determines the value of the n-bit digital word output by assigning the least significant bit of the digital word a value of 1 if the last of the capacitors charged by the current signal source has been charged to a voltage equal to threshold. Each subsequent bit at index j of the digital word output is assigned the value 1 if the capacitor index j-1 of the capacitor bank was charged by a current signal source. Otherwise, the digital word output bit is assigned the value 0.

Korzystne jest, gdy w okresie trwania interwału czasu wydajności źródła prądowego sygnałowego jest mniejsza od wydajności źródła prądowego referencyjnego. W chwili zakończenia generowania interwału czasu, za pomocą modułu sterującego, wydajność źródła prądowego sygnałowego zwiększa się, za pomocą modułu sterującego, do wydajności źródła prądowego referencyjnego.Preferably, during the time interval, the efficiency of the signal current source is less than that of the reference current source. Upon completion of the generation of the time interval by the control unit, the efficiency of the current signal source increases, by the control unit, to that of the reference current source.

Zaletą rozwiązania jest taktowanie jego pracy za pomocą sygnałów wyjściowych dwóch komparatorów, które wykrywają momenty zakończenia realizowania każdego z etapów procesu przetwarzania. W ten sposób wyeliminowano potrzebę stosowania zewnętrznego źródła przebiegu taktującego, pobierającego znaczne ilości energii, istotnie poprawiając sprawność energetyczną procesu przetwarzania.The advantage of the solution is the timing of its operation by means of the output signals of two comparators, which detect the time of completion of each stage of the processing process. In this way, the need for an external clocking waveform, consuming significant amounts of energy, was eliminated, significantly improving the energy efficiency of the conversion process.

Przyczyną wysokiej sprawności energetycznej rozwiązania jest także całkowite zawieszanie wykonywania jakichkolwiek działań w przerwach pomiędzy kolejnymi procesami przetwarzania. Moc pobierana wówczas ze źródła zasilania przez układy wykonane w technologii CMOS jest pomijalnie mała.The reason for the high energy efficiency of the solution is also the complete suspension of any activities in the breaks between subsequent processing processes. The power consumed then from the power source by the systems made in CMOS technology is negligible.

Zastosowanie źródła prądowego sygnałowego o regulowanej wydajności umożliwia zmniejszenie niezbędnej pojemności kondensatora próbkującego, co pozwala istotnie ograniczyć powierzchnię zajmowaną przez przetwornik wykonany w postaci układu monolitycznego.The use of a signal current source with adjustable capacity allows to reduce the necessary capacity of the sampling capacitor, which allows to significantly reduce the area occupied by the transducer made in the form of a monolithic system.

Przedmiot wynalazku jest objaśniony w przykładach wykonania na rysunku, gdzie przedstawiono:The subject matter of the invention is explained in the following examples of the drawing, which show:

Fig. 1 - układ w stanie próbkowania,Fig. 1 - system in sampling state,

Fig. 2 - moduł próbkujący SM,Fig. 2 - SM sampling module,

Fig. 3 - generowany interwału czasu T oraz zmiany napięcia USM na kondensatorze próbkującym Cn i modułu próbkującego SM.Fig. 3 - the generated time interval T and the voltage variation USM on the sampling capacitor Cn and the sampling module SM.

Zgodnie z wynalazkiem sposób pośredniego przetwarzania próbki napięcia elektrycznego na słowo cyfrowe polega na odwzorowaniu wielkości próbki napięcia przetwarzanego długością generowanego interwału czasu T, którą z kolei wyraża się wartością różnicy długości odcinka czasu referencyjnego RT i odcinka czasu sygnałowego ST (fig. 3). Wielkość napięcia przetwarzanego próbkuje się poprzez połączenie górnej okładki kondensatora próbkującego Cn modułu próbkującego SM z wejściem In napięcia przetwarzanego UIn. W chwili wykrycia, za pomocą modułu sterującego CM, początku aktywnego stanu na wejściu sygnału wyzwalającego Trg, górną okładkę kondensatora próbkującego Cn modułu próbkującego SM łączy się z wyjściem źródła prądowego sygnałowego IS i rozpoczyna się generowanie interwału czasu T za pomocą modułu sterującego CM. Napięcie USM na kondensatorze próbkującym Cn modułu próbkującego SM, ładowanym za pomocą źródła prądowego sygnałowego IS, narasta od wielkości próbki napięcia przetwarzanego UIn. Generowanie interwału czasu T, za pomocą modułu sterującego CM, kończy się w chwili, gdy napięcie USM na kondensatorzeAccording to the invention, the method for indirectly converting an electric voltage sample into a digital word consists in mapping the size of the voltage sample processed with the length of the generated time interval T, which in turn is expressed by the difference in the length of the reference time segment RT and the signal time interval ST (Fig. 3). The value of the processed voltage is sampled by connecting the upper plate of the sampling capacitor Cn of the sampling module SM to the input In of the processed voltage UIn. When the onset of an active state at the trigger input Trg is detected by the control module CM, the top plate of the sampling capacitor Cn of the sampling module SM connects to the output of the current signal source IS, and generation of the time interval T by the control module CM begins. The USM voltage on the sampling capacitor Cn of the sampling module SM, charged by the current signal source IS, increases with the sample size of the processed voltage UIn. The generation of the time interval T with the CM control module ends when the voltage USM across the capacitor

PL 227 452 B1 próbkującym Cn modułu próbkującego SM, które porównuje się za pomocą komparatora sygnałowego KS z napięciem progowym UTH, jest równe napięciu progowemu UTH (fig. 3).The sampling Cn of the sampling module SM, which is compared by the signal comparator KS with the threshold voltage UTH, is equal to the threshold voltage UTH (FIG. 3).

Odmierzanie odcinka czasu referencyjnego RT rozpoczyna się w chwili t1 rozpoczęcia generowania interwału czasu T za pomocą modułu sterującego CM (fig. 3). Odmierzanie odcinka czasu sygnałowego ST rozpoczyna się w chwili t2 zakończenia generowania interwału czasu T za pomocą modułu sterującego CM (fig. 3). Odmierzanie obu odcinków czasu kończy się w tym samym momencie t3 (fig. 3), po wyczerpaniu wspólnego zbioru elementów służących do przedłużania odcinka czasu referencyjnego RT i odcinka czasu sygnałowego ST.The timing of the reference time interval RT begins at the time t1 of starting the generation of the time interval T by the control unit CM (FIG. 3). Timing of the signal time interval ST starts at the time t2 ending the generation of the time interval T by the control unit CM (FIG. 3). The timing of both time segments ends at the same time t3 (FIG. 3), after the common set of elements for extending the reference time interval RT and the signaling time ST interval are exhausted.

Odmierzanie kolejnego skwantowanego fragmentu odcinka czasu referencyjnego RT realizuje się przez ładowanie, za pomocą źródła prądowego referencyjnego IR, kondensatora wybranego za pomocą modułu sterującego CM z zestawu kondensatorów CS, zawierającego kondensatory Cn-1, Cn-2, ..., C1, C0.The metering of a successive quantized portion of the RT reference time segment is accomplished by charging, with the reference current source IR, a capacitor selected by the CM control module from the CS capacitor bank comprising the capacitors Cn-1, Cn-2, ..., C1, C0.

Jako pierwszy wybiera się kondensator Cn-1 o największej pojemności w zestawie kondensatorów CS. Wybrany kondensator ładuje się do chwili, gdy narastające na nim napięcie referencyjne UR które porównuje się za pomocą komparatora referencyjnego KR z napięciem progowym UTH, jest równe napięciu progowemu UTH. Wówczas rozpoczyna się ładowanie, za pomocą źródła prądowego referencyjnego IR, kolejnego kondensatora wybranego z zestawu kondensatorów CS, takiego, że pojemność tego kondensatora jest największa wśród nie ładowanych jeszcze kondensatorów, a narastające na nim napięcie referencyjne UR, porównuje się, za pomocą komparatora referencyjnego KR z napięciem progowym UTH. Czynności te powtarza się aż do wyczerpania zbioru kondensatorów Cn-1, Cn-2, ..., C1, C0.The first to select the Cn-1 capacitor with the largest capacity in the CS capacitor bank. The selected capacitor is charged until the reference voltage UR which builds up on it, which is compared by the reference comparator KR with the threshold voltage UTH, equals the threshold voltage UTH. Then, the charging of the next capacitor selected from the set of capacitors CS begins, using the IR reference current source, such that the capacitance of this capacitor is the largest among the still uncharged capacitors, and the rising reference voltage UR thereon is compared, using the reference comparator KR with threshold voltage UTH. These activities are repeated until the set of Cn-1, Cn-2, ..., C1, C0 capacitors is exhausted.

Odmierzanie kolejnego skwantowanego fragmentu odcinka czasu sygnałowego ST realizuje się przez ładowanie, za pomocą źródła prądowego sygnałowego IS, kondensatora wybranego za pomocą modułu sterującego CM z zestawu kondensatorów CS, takiego, że pojemność tego kondensatora jest największa wśród nie ładowanych jeszcze kondensatorów. Wybrany kondensator ładuje się do chwili, gdy narastające na nim napięcie sygnałowe US, które porównuje się za pomocą komparatora sygnałowego KS z napięciem progowym UTH, jest równe napięciu progowemu UTH, Następnie rozpoczyna się ładowanie za pomocą źródła prądowego sygnałowego IS kolejnego kondensatora, który wybiera się w taki sam sposób. Czynności te powtarza się aż do wyczerpania zbioru kondensatorów Cn-1, Cn-2, ..., C1, C0 a wydajności źródła prądowego referencyjnego IR i źródła prądowego sygnałowego IS są stałe i takie same.The timing of the next quantized portion of the signal time period ST is carried out by charging, with the signal current IS source, a capacitor selected by the control unit CM from the set of capacitors CS, such that the capacitance of this capacitor is the largest among the uncharged capacitors. The selected capacitor is charged until the signal voltage US that builds up on it, which is compared by means of the signal comparator KS with the threshold voltage UTH, equals the threshold voltage UTH.Then, the charging of the next capacitor to be selected with the current signal source IS begins. in the same way. These steps are repeated until the set of capacitors Cn-1, Cn-2, ..., C1, C0 is exhausted and the efficiencies of the IR reference current source and the IS signal current source are constant and the same.

Odmierzanie odcinka czasu referencyjnego RT i odcinka czasu sygnałowego ST kończy się jednocześnie, gdy podczas ładowania kondensatora C0 o najmniejszej pojemności w zestawie CS wykryje się, że albo napięcie referencyjne UR narastające na kondensatorze ładowanym za pomocą źródła prądowego referencyjnego IR, albo napięcie sygnałowe Us narastające na kondensatorze ładowanym za pomocą źródła prądowego sygnałowego IS jest równe napięciu progowemu UTH.The timing of the reference time period RT and the signal time period ST ends simultaneously when, while charging the capacitor C0 with the smallest capacity in the CS set, it is detected that either the reference voltage UR increasing on the capacitor charged by the reference current source IR, or the signal voltage Us increasing on the capacitor charged by a signal current source IS is equal to the threshold voltage UTH.

Wartość n-bitowego wyjściowego słowa cyfrowego B, będącego wynikiem przetwarzania, wyznacza się, za pomocą modułu sterującego CM, przypisując najmniej znaczącemu bitowi b0 tego słowa cyfrowego wartość 1, jeżeli ostatni z kondensatorów ładowanych za pomocą źródła prądowego sygnałowego IS został naładowany do napięcie równego napięciu progowemu UTH. Każdemu kolejnemu bitowi o indeksie j wyjściowego słowa cyfrowego B przypisując wartość 1, jeżeli kondensator o indeksie j-1 zestawu kondensatorów CS był ładowany za pomocą źródła prądowego sygnałowegoThe value of the n-bit digital output word B resulting from the processing is determined by the control module CM assigning the least significant bit b0 of that digital word a value of 1 if the last of the capacitors charged by the current signal source IS has been charged to a voltage equal to the voltage UTH threshold. Each subsequent bit with index j of the digital word output B assigning the value 1, if the capacitor index j-1 of the set of capacitors CS was charged by a current signal source

IS. W pozostałych przypadkach bitowi wyjściowego słowa cyfrowego B przypisuje się wartość 0.IS. Otherwise, the output bit of digital word B is assigned the value 0.

Inny przykładowy sposób pośredniego przetwarzania próbki napięcia elektrycznego na słowo cyfrowe różni się od poprzednich tym, że w okresie generowania interwału czasu T, za pomocą modułu sterującego CM, wydajności źródła prądowego sygnałowego IS jest ośmiokrotnie mniejsza od wydajności źródła prądowego referencyjnego IR. W chwili t2 zakończenia generowania interwału czasu T, za pomocą modułu sterującego CM, wydajność tę zwiększa się, za pomocą modułu sterującego CM. do wydajności źródła prądowego referencyjnego IR.Another exemplary method of indirectly converting an electric voltage sample to a digital word differs from the previous ones in that during the generation of the time interval T by the control unit CM, the efficiency of the current signal source IS is eight times lower than that of the reference current source IR. At the time t2 of the end of the generation of the time interval T by the control unit CM, the efficiency is increased by the control unit CM. to the performance of the IR reference current source.

Układ do pośredniego przetwarzania próbki napięcia elektrycznego na słowo cyfrowe, w pierwszym przykładowym rozwiązaniu (fig. 1), zawiera moduł sterujący CM wyposażony w wejście sygnału wyzwalającego Trg, wyjście słowa cyfrowego B oraz wyjście zakończenia przetwarzania RDY. Wejście referencyjne InS modułu sterującego CM jest połączone z wyjściem komparatora referencyjnego KR, a wejście sygnałowe InS modułu sterującego CM jest połączone z wyjściem komparatora sygnałowego KS. Wyjście referencyjne PR modułu sterującego CM jest połączone z wejściem sterującym źródła prądowego referencyjnego IR, a wyjście sygnałowe PS modułu sterującego CM jest połączoneThe circuit for indirectly converting an electrical voltage sample to a digital word, in a first exemplary embodiment (Fig. 1), includes a control module CM having a trigger input Trg, a digital word output B, and an output for completing the processing RDY. The CM reference input InS is connected to the KR reference comparator output, and the CM control module InS signal input is connected to the KS signal comparator output. The PR reference output of the CM control module is connected to the control input of the IR reference current source, and the PS signal output of the CM control module is connected

PL 227 452 B1 z wejściem sterującym źródła prądowego sygnałowego IS. Wyjście próbkowania PSM modułu sterującego CM jest połączone z wejściem sterującym modułu próbkującego SM.PL 227 452 B1 with the current signal source IS control input. The sampling output PSM of the CM control module is connected to the control input of the sampling module SM.

Wyjścia sterujące Pn-1, Pn-2, ..., P1, P0 modułu sterującego CM są połączone, odpowiednio, z wejściami sterującymi przełączników S_n-1, S_n-2, S₁. S₀ zestawu kondensatorów CS. W zestawie kondensatorów CS pojemność każdego kondensatora Cn-1, Cn-2, ..., C1, C0 o kolejnym indeksie jest dwukrotnie większa od pojemności kondensatora bezpośrednio go poprzedzającego. Wejście nieodwracające komparatora referencyjnego KR jest połączone z szyną referencyjną R oraz wyjściem źródła prądowego referencyjnego IR, którego wejście jest połączone z napięciem zasilania UDD. Wejście odwracające komparatora referencyjnego KR jest połączone z napięciem progowym UTH. Wejście nieodwracające komparatora sygnałowego KS jest połączone z szyną sygnałową S oraz wyjściem źródła prądowego sygnałowego IS, którego wejście jest połączone z napięciem zasilania UDD. Wejście odwracające komparatora sygnałowego KS jest połączone z napięciem progowym UTH oraz wejściem odwracającym komparatora referencyjnego KR.The control outputs Pn-1, Pn-2, ..., P1, P0 of the CM control module are connected, respectively, to the control inputs of the switches S _n-1 , S _n-2 , S ₁ . S ₀ of the CS capacitor bank. In a set of CS capacitors, the capacity of each Cn-1, Cn-2, ..., C1, C0 capacitor with the next index is twice as large as the capacity of the immediately preceding capacitor. The input of the non-inverting reference comparator KR is connected to the reference bus R and the output of the current reference IR source whose input is connected to the supply voltage UDD. The KR reference comparator inverting input is connected to the threshold voltage UTH. The non-inverting input of the signal comparator KS is connected to the signal bus S and the output of the signal current IS source, the input of which is connected to the supply voltage UDD. The inverting input of the signal comparator KS is connected to the threshold voltage UTH and the inverting input of the reference comparator KR.

Dolne okładki kondensatorów Cn-1, Cn-2, ., C1, C0 zestawu kondensatorów CS są połączone z masą układu, a górne okładki tych kondensatorów Cn-1, Cr n-2, ., C1, C0 są połączone, odpowiednio, ze stykami ruchomymi przełączników Sn-1, Sn-2, ..., S1, S0. Pierwsze styki nieruchome przełączników Sn-1, Sn-2. ., S1, S0 są połączone z szyną sygnałową S, drugie styki nieruchome są połączone z masą układu, a trzecie styki nieruchome są połączone z szyną referencyjną R. Źródło prądowe referencyjne IR i źródło prądowe sygnałowe IS mają jednakową wydajność.The lower plates of the capacitors Cn-1, Cn-2,., C1, C0 of the set of CS capacitors are connected to the ground of the circuit, and the upper plates of these capacitors Cn-1, Cr n-2,., C1, C0 are connected, respectively, with movable contacts of Sn-1, Sn-2, ..., S1, S0 switches. First fixed contacts of Sn-1, Sn-2 switches. ., S1, S0 are connected to the S signal bus, the second fixed contacts are connected to the system ground, and the third fixed contacts are connected to the R reference bus. The IR reference current source and the IS signal current source have the same efficiency.

Moduł próbkujący SM zawiera kondensator próbkujący Cn, którego pojemność jest równa podwojonej pojemności kondensatora Cn-1 o największej pojemności w zestawie kondensatorów CS. Górna okładka kondensatora próbkującego Cn modułu próbkującego SM jest połączona ze stykiem ruchomym przełącznika górnej okładki ST, którego pierwszy styk nieruchomy jest połączony z wejściem In napięcia przetwarzanego UIn, a drugi styk nieruchomy jest połączony z szyną sygnałową S (fig. 2). Dolna okładka kondensatora próbkującego Cn modułu próbkującego SM jest połączona z masą układu. Wejście sterujące przełącznika górnej okładki ST jest połączone z wyjściem próbkowania PSM modułu sterującego CM.The sampling module SM includes a sampling capacitor Cn, the capacity of which is twice the capacity of the Cn-1 capacitor with the largest capacity in the CS capacitor bank. The upper plate of the sampling capacitor Cn of the sampling module SM is connected to the moving contact of the upper cover switch ST, the first fixed contact of which is connected to the input In of the processed voltage UIn, and the second fixed contact is connected to the signal bus S (Fig. 2). The bottom plate of the sampling capacitor Cn of the sampling module SM is connected to the ground of the system. The control input of the top cover switch ST is connected to the sampling output PSM of the CM control module.

W drugim przykładowym rozwiązaniu układ różni się od przedstawionego w pierwszym przykładzie tym, że źródło prądowe sygnałowe IS ma wydajność regulowaną, której wartość zmienia się za pomocą wyjścia referencyjnego PR moduł sterujący CM. Wydajność źródła prądowego sygnałowe IS może być równa wydajności źródła prądowego referencyjnego IR lub osiem razy od niej mniejsza. Ponadto, pojemność kondensatora próbkującego Cn modułu próbkującego SM jest cztery razy mniejsza od pojemności kondensatora Cn-1 o największej pojemności w zestawie kondensatorów CS.In the second exemplary embodiment, the circuit differs from that shown in the first example in that the current signal source IS has a regulated capacity, the value of which is varied by the reference PR output of the CM control module. The capacity of the IS signal current source may be equal to or eight times less than the capacity of the IR reference current source. In addition, the sampling capacitor Cn of the sampling module SM is four times smaller than that of the Cn-1 capacitor with the largest capacity in the CS capacitor bank.

W poniższym opisie przebiegu przetwarzania przyjęto następujące oznaczenia: x jest indeksem kondensatora ładowanego aktualnie za pomocą źródła prądowego referencyjnego IR, y jest indeksem kondensatora ładowanego aktualnie za pomocą źródła prądowego sygnałowego IS.In the description of the processing procedure below, the following notations are assumed: x is the index of the capacitor currently charged by the IR reference current source, y is the index of the capacitor currently charged by the current signal IS source.

z jest indeksem kondensatora, którego pojemność jest aktualnie największa wśród nie ładowanych jeszcze kondensatorów zestawu kondensatorów CS.z is the index of the capacitor whose capacity is currently the largest among the uncharged capacitors of the CS capacitor bank.

Pośrednie przetwarzanie próbki napięcia elektrycznego na słowo cyfrowe realizowane, według wynalazku, w pierwszym przykładowym układzie (fig. 1) przebiega następująco. Przed rozpoczęciem procesu przetwarzania moduł sterujący CM, przy pomocy sygnału z wyjścia referencyjnego PR, powoduje wyłączenie źródła prądowego referencyjnego IR, zaś przy pomocy sygnału z wyjścia sygnałowego PS powoduje wyłączenie źródła prądowego sygnałowego IS. Przy pomocy sygnałów z wyjść sterujących Pn-1, Pn-2, ..., P1, P0 moduł sterujący CM powoduje przełączenie przełączników Sn-1, Sn-2, ., S1, S0 w drugie położenie i połączenie górnych okładek wszystkich kondensatorów Cn-1, Cn-2, ., C1, C0 zestawu kondensatorów CS z masą układu, wymuszając całkowite rozładowanie wszystkich kondensatorów Cn-1, Cn-2, ..., C1, C0 zestawu kondensatorów CS. Przy pomocy sygnału z wyjścia próbkowania PSM moduł sterujący CM powoduje przełączenie przełącznika górnej okładki ST w pierwsze położenie i połączenie górnej okładki kondensatora próbkującego Cn modułu próbującego SM z wejściem In napięcia przetwarzanego Uln, wprowadzając moduł próbkujący SM w stan próbkowania (fig. 2).Indirect conversion of an electrical voltage sample into a digital word according to the invention in the first exemplary circuit (Fig. 1) is as follows. Before starting the processing, the CM control module turns off the current reference IR source using a signal from the PR reference output, and turns off the current signal source IS using a signal from the PS signal output. By means of the signals from the control outputs Pn-1, Pn-2, ..., P1, P0, the CM control module causes switching the Sn-1, Sn-2,., S1, S0 switches to the second position and connection of the upper plates of all Cn capacitors -1, Cn-2,., C1, C0 of the set of CS capacitors with the ground of the circuit, forcing all capacitors Cn-1, Cn-2, ..., C1, C0 of the set of CS capacitors to discharge completely. Using the signal from the sampling output PSM, the control module CM causes the top cover switch ST switch to be switched to the first position and connects the top plate of the sampling capacitor Cn of the sampling module SM to the input In of the processing voltage Uln, putting the sampling module SM into the sampling state (Fig. 2).

W chwili wykrycia przez modułu sterujący CM początku aktywnego stanu na wejściu sygnału wyzwalającego Trg moduł sterujący CM wprowadza wyjście zakończenia przetwarzania RDY w stan nieaktywny. Następnie moduł sterujący CM kończy proces próbkowania wielkości napięcia przetwa6When the control module CM detects the beginning of an active state at the trigger signal Trg, the control module CM enters the end of RDY processing into an inactive state. Then the CM control module completes the voltage sampling process

PL 227 452 B1 rzanego UIn i jednocześnie rozpoczyna generowanie interwału czasu T (fig. 3). Moduł sterujący CM łączy wówczas górną okładkę kondensatora próbkującego Cn modułu próbkującego SM z wyjściem źródła prądowego sygnałowego IS. W tym celu moduł sterujący CM powoduje, przy pomocy sygnału z wyjścia próbkującego PSM przełączenie przełącznika górnej okładki ST w drugie położenie. Jednocześnie, przy pomocy sygnału z wyjścia sygnałowego PS moduł sterujący CM powoduje włączenie źródła prądowego sygnałowego IS. Napięcie USM na kondensatorze próbkującym Cn modułu próbkującego SM, ładowanym za pomocą źródła prądowego sygnałowego IS, narasta od wielkości próbki napięcia przetwarzanego Uln (fig. 3). Napięcie to porównuje się za pomocą komparatora sygnałowego KS z napięciem progowym UTH. Następnie moduł sterujący CM rozpoczyna odmierzanie odcinka czasu referencyjnego RT (fig. 3). Moduł sterujący CM łączy wówczas wyjście źródła prądowego referencyjnego IR z górną okładkę kondensatora Cn-1 o największej pojemności w zestawie kondensatorów CS. W tym celu moduł sterujący CM powoduje, przy pomocy sygnału z wyjścia sterującego Pn-1 przełączenie przełącznika Sn-1 w trzecie położenie. Jednocześnie, przy pomocy sygnału z wyjścia referencyjnego PR moduł sterujący CM powoduje włączenie źródła prądowego referencyjnego IR. Napięcie referencyjne UR narastające na kondensatorze Cx ładowanym za pomocą źródła prądowego referencyjnego IR porównuje się za pomocą komparatora referencyjnego KR z napięciem progowym UTH. Gdy napięcie referencyjne UR osiągnie wielkość napięcia progowego UTH wówczas, na podstawie sygnału wyjściowego komparatora referencyjnego KR, moduł sterujący CM powoduje, przy pomocy sygnału z wyjścia sterującego Px. przełączenie przełącznika Sx w drugie położenie i połączenie górnej okładki kondensatora Cx z masą układu, wymuszając całkowite rozładowanie tego kondensatora. Jednocześnie moduł sterujący CM łączy wyjście źródła prądowego referencyjnego IR z górną okładkę kondensatora Cz takiego, że jego pojemność jest największa wśród nie ładowanych jeszcze kondensatorów zestawu kondensatorów CS. W tym celu moduł sterujący CM powoduje, przy pomocy sygnału z wyjścia sterującego Pz, przełączenie przełącznika Sz w trzecie położenie. Następnie moduł sterujący CM przypisuje bitowi bz+1 n-bitowego wyjściowego słowa cyfrowego B wartość 0. Napięcie referencyjne UR narastające na kondensatorze Cx ładowanym aktualnie za pomocą źródła prądowego referencyjnego IR porównuje się za pomocą komparatora referencyjnego KR z napięciem progowym UTH. Czynności te powtarza się aż do momentu t3 zakończenia odmierzania odcinka czasu referencyjnego RT.It starts generating the time interval T (FIG. 3) at the same time. The control module CM then connects the top plate of the sampling capacitor Cn of the sampling module SM to the output of the current signal source IS. For this purpose, the control module CM causes, by means of a signal from the sampling output PSM, to switch the top cover switch ST to the second position. At the same time, by means of a signal from the PS signal output, the CM control module turns on the current signal source IS. The USM voltage on the sampling capacitor Cn of the sampling module SM, charged by the current signal source IS, increases with the sample size of the processed voltage Uln (Fig. 3). This voltage is compared by means of a signal comparator KS with the threshold voltage UTH. Then, the control module CM starts timing the reference time segment RT (FIG. 3). The CM control module then connects the output of the IR reference current source to the top plate of the Cn-1 capacitor with the largest capacity in the CS capacitor bank. For this purpose, the CM control module causes, by means of the signal from the control output Pn-1, switching the Sn-1 switch into the third position. At the same time, by using a signal from the PR reference output, the CM control module turns on the IR reference current source. The reference voltage UR rising on the capacitor Cx charged by the reference current source IR is compared by the reference comparator KR with the threshold voltage UTH. When the reference voltage UR reaches the threshold voltage UTH then, based on the output of the reference comparator KR, the control module CM causes by a signal from the control output Px. switching the Sx switch to the second position and connecting the upper plate of the Cx capacitor to the ground of the system, forcing the complete discharge of this capacitor. At the same time, the CM control module connects the output of the IR reference current source to the upper cover of the capacitor Cz, such that its capacity is the largest among the uncharged capacitors of the CS capacitor bank. For this purpose, the control module CM causes the switch Sz to be set to the third position by means of a signal from the control output Pz. Then, the control module CM sets the bit bz + 1 of the n-bit digital output word B to 0. The reference voltage UR increasing on the capacitor Cx currently charged by the reference current source IR is compared by the reference comparator KR to the threshold voltage UTH. These activities are repeated until the time t3 of the measuring of the reference time period RT is completed.

W chwili wykrycia przez modułu sterującego CM. na podstawie sygnału wyjściowego komparatora sygnałowego KS, iż napięcie USM narastające na kondensatorze próbkującym Cn modułu próbkującego SM osiągnęło wielkość napięcia progowego UTH, moduł sterujący CM kończy generowanie interwału czasu T (fig. 3). Moduł sterujący CM łączy wówczas górną okładkę kondensatora próbkującego Cn modułu próbkującego SM z wyjściem In napięcia przetwarzanego Uln, ponownie wprowadzając moduł próbkujący SM w stan próbkowania (fig. 2). W tym celu moduł sterujący CM powoduje, przy pomocy sygnału z wyjścia próbkującego PSM przełączenie przełącznika górnej okładki ST w pierwsze położenie. Następnie moduł sterujący CM rozpoczyna odmierzanie odcinka czasu sygnałowego ST (fig. 3). Moduł sterujący CM łączy wówczas wyjście źródła prądowego sygnałowego IS z górną okładkę kondensatora CZ, takiego, że jego pojemność jest największa wśród nie ładowanych jeszcze kondensatorów zestawu kondensatorów CS. W tym celu moduł sterujący CM powoduje, przy pomocy sygnału z wyjścia sterującego PZ, przełączenie przełącznika SZ w pierwsze położenie. Następnie moduł sterujący CM przypisuje bitowi bz+1 n-bitowego wyjściowego słowa cyfrowego wartość 1. Napięcie sygnałowe US narastające na kondensatorze Cy ładowanym za pomocą źródła prądowego sygnałowego IS porównuje się za pomocą komparatora sygnałowego KS z napięciem progowym UTH. Gdy napięcie sygnałowe US osiągnie wielkość napięcia progowego UTH wówczas, na podstawie sygnału wyjściowego komparatora sygnałowego KS, moduł sterujący CM powoduje, przy pomocy sygnału z wyjścia sterującego Py, przełączenie przełącznika Sy w drugie położenie i połączenie górnej okładki kondensatora Cy z masą układu, wymuszając całkowite rozładowanie tego kondensatora. Jednocześnie moduł sterujący CM łączy wyjście źródła prądowego sygnałowego IS z górną okładkę kondensatora CZ, takiego, że jego pojemność jest największa wśród nie ładowanych jeszcze kondensatorów zestawu kondensatorów CS. Czynności te powtarza się aż do momentu t3 zakończenia odmierzania odcinka czasu sygnałowego ST.When detected by the CM control module. based on the output of the signal comparator KS that the voltage USM rising on the sampling capacitor Cn of the sampling module SM has reached the threshold voltage UTH, the control module CM completes the generation of the time interval T (Fig. 3). The control module CM then connects the top plate of the sampling capacitor Cn of the sampling module SM to the output In of the processed voltage Uln, returning the sampling module SM to the sampling state (Fig. 2). For this purpose, the control module CM causes, by means of a signal from the sampling output PSM, to switch the top cover switch ST to the first position. Then, the control module CM starts timing the signal time period ST (FIG. 3). The control module CM then connects the output of the current signal source IS to the top plate of the capacitor CZ, such that its capacitance is the largest among the uncharged capacitors of the capacitor bank CS. To this end, the control module CM causes the switch SZ to be moved to the first position by means of a signal from the control output PZ. Then, the control module CM sets the bz + 1 bit of the n-bit digital word output to 1. The signal voltage US increasing on the capacitor Cy charged by the current signal source IS is compared by the signal comparator KS with the threshold voltage UTH. When the signal voltage US reaches the value of the threshold voltage UTH, then, on the basis of the output signal of the signal comparator KS, the control module CM causes, by means of a signal from the control output Py, the switching of the switch Sy to the second position and the connection of the upper cover of the capacitor Cy with the ground of the system, forcing the complete discharge of this capacitor. At the same time, the control module CM connects the output of the current signal source IS to the top plate of the capacitor CZ, such that its capacity is the largest among the uncharged capacitors of the CS capacitor bank. These activities are repeated until the end of the ST signal time segment t3.

Odmierzanie odcinka czasu referencyjnego RT i odcinka czasu sygnałowego ST moduł sterujący CM kończy w chwili t3 (fig. 3), gdy podczas ładowania kondensatora C0 o najmniejszej pojemności w zestawie kondensatorów CS wykryje, albo na podstawie sygnału wyjściowego komparatora referencyjnego KR, że napięcie referencyjne UR narastające na kondensatorze Cx ładowanym za pomocą źródła prądowego referencyjnego IR jest równe napięciu progowemu UTH, albo na podstawie sygnałuThe timing of the reference time period RT and the signal time period ST, the control module CM ends at time t3 (Fig. 3), when, while charging the capacitor C0 with the smallest capacity in the capacitor bank CS, it detects, either from the output signal of the reference comparator KR, that the reference voltage UR increasing on the capacitor Cx charged by the reference current source IR is equal to the threshold voltage UTH, or based on the signal

PL 227 452 B1 wyjściowego komparatora sygnałowego KS, że napięcie sygnałowe US narastające na kondensatorze Cy ładowanym za pomocą źródła prądowego sygnałowego IS jest równe napięciu progowemu UTH. W pierwszym z przypadków moduł sterujący CM przypisuje najmniej znaczącemu bitowi b0 wyjściowego słowa cyfrowego B wartość 0, natomiast w drugim z przypadków moduł sterujący CM przypisuje temu bitowi wartość 1. Następnie moduł sterujący CM, przy pomocy sygnału z wyjścia referencyjnego PR powoduje wyłączenie źródła prądowego referencyjnego IR. zaś przy pomocy sygnału z wyjścia sygnałowego PS powoduje wyłączenie źródła prądowego sygnałowego IS. Przy pomocy sygnałów z wyjść sterujących P_n-1, P_n-2, P₁, P₀ moduł sterujący CM powoduje przełączenie przełączników Sn-1, Sn-2, S1, S0 w drugie położenie i połączenie górnych okładek wszystkich kondensatorów Cn-1, Cn-2,According to the output signal comparator KS, the signal voltage US, which builds up on the capacitor Cy charged by the signal current source IS, is equal to the threshold voltage UTH. In the first case, the CM control module sets the least significant bit b0 of the digital output word B to 0, while in the second case, the CM control module sets this bit to 1. Then, the CM control module, using a signal from the reference output PR, turns off the reference current source. IR. and by means of a signal from the signal output PS, it causes switching off the current signal source IS. By means of the signals from the control outputs P _n-1 , P _n-2 , P ₁ , P _0, the CM control module causes switching the Sn-1, Sn-2, S1, S0 switches to the second position and connecting the upper plates of all Cn-1 capacitors , Cn-2,

.... C1, C0 zestawu kondensatorów CS z masą układu, wymuszając całkowite rozładowanie wszystkich kondensatorów Cn-1, Cn-2, C1, C0 zestawu kondensatorów CS. (fig. 1). Następnie moduł sterujący CM wprowadza wyjście zakończenia przetwarzania RDY w stan aktywny..... C1, C0 of the set of CS capacitors with the ground of the circuit, forcing all capacitors Cn-1, Cn-2, C1, C0 of the set of CS capacitors to discharge completely. (fig. 1). The CM control module then sets the exit output of the RDY processing to an active state.

W drugim przykładowym układzie w chwili wykrycia przez modułu sterujący CM początku aktywnego stanu na wejściu sygnału wyzwalającego Trg moduł sterujący CM powoduje dodatkowo, przy pomocy sygnału z wyjścia sygnałowego PS, ośmiokrotne zmniejszenie wydajności źródła prądowego sygnałowego IS w stosunku do wydajności źródła prądowego referencyjnego IR. W chwili t2 zakończenia generowania interwału czasu T, za pomocą modułu sterującego CM, moduł sterujący CM powoduje dodatkowo, przy pomocy sygnału z wyjścia sygnałowego PS, zwiększenie wydajności źródła prądowego sygnałowego IS do wydajności źródła prądowego referencyjnego IR.In the second exemplary arrangement, when the control module CM detects the beginning of an active state at the trigger signal input Trg, the control module CM causes an additional eightfold reduction in the efficiency of the current signal source IS compared to that of the reference current source IR by means of the signal output PS. At the time t2 of the completion of the generation of the time interval T by the control unit CM, the control unit CM additionally causes, by the signal from the signal output PS, to increase the efficiency of the current signal source IS to that of the reference current source IR.

Wykaz oznaczeń na rysunkuList of symbols in the drawing

In wejście napięcia przetwarzanego,In processed voltage input,

InS wejście sygnałowe,InS signal input,

InR wejście referencyjne,InR reference input,

Trg wejście sygnału wyzwalającego,Trg trigger input,

PS wyjście sygnałowe,PS signal output,

PR wyjście referencyjne,PR reference output,

PSM wyjście próbkowania,PSM sampling output,

RDY wyjście zakończenia przetwarzania,RDY processing end output,

B wyjście słowa cyfrowego, bn-1; bn-2, ., b1, b0 bity słowa cyfrowego,B digital word output, bn-1; bn-2,., b1, b0 digital word bits,

S szyna sygnałowa,S signal bus,

R szyna referencyjna,R reference rail,

IS źródło prądowe sygnałowe,IS current signal source,

IR źródło prądowe referencyjne,IR current reference source,

KS komparator sygnałowy,KS signal comparator,

KR komparator referencyjny,KR reference comparator,

CS zestaw kondensatorów,CS capacitor set,

CM moduł sterujący,CM control module,

SM moduł próbkujący,SM sampling module,

Cn kondensator próbkujący,Cn sampling capacitor,

Cn-1, Cn-2, C1, C0 kondensatory zestawu,Cn-1, Cn-2, C1, C0 set capacitors,

Cn-1 kondensator o największej pojemności w zestawie,Cn-1 capacitor with the largest capacity included,

C0 kondensator o najmniejszej pojemności w zestawie,C0 capacitor with the smallest capacity in the set,

ST przełącznik górnej okładki,ST top cover switch,

Sn-1, Sn-2 ., S1, S0 przełączniki,Sn-1, Sn-2., S1, S0 switches,

Pn-1, Pn-2, P1, P0 wyjścia sterujące,Pn-1, Pn-2, P1, P0 control outputs,

UIn napięcie przetwarzane,UIn processed voltage,

USM napięcie na kondensatorze próbkującym,USM voltage across the sampling capacitor,

UTH napięcie progowe,UTH threshold voltage,

US napięcie sygnałowe,US signal voltage,

UR napięcie referencyjne,UR reference voltage,

UDD napięcie zasilania,UDD supply voltage,

T interwał czasu,T time interval,

PL 227 452 B1PL 227 452 B1

STST

RT t1 ^t2 ^t3 odcinek czasu sygnałowego, odcinek czasu referencyjnego, chwila rozpoczęcia generowania interwału czasu T, chwila zakończenia generowania interwału czasu T, moment zakończenia odmierzania obu odcinków czasu.RT t1 ^t 2 ^t 3 signal time segment, reference time segment, start time of generating the time interval T, end time of generating the time interval T, end time of measuring both time intervals.

Claims

1. A method of indirect processing of an electric voltage sample into a digital word, consisting in sampling the processed voltage value by connecting the sampling capacitor in parallel with the processed voltage source, and then mapping the processed voltage sample size with the length of the generated time interval and assigning, using the control module, the appropriate value n - a bit output digital word, characterized in that the time interval (T) is mapped as a difference in the length of the reference time interval (RT) and the signal time interval (ST), the reference time interval (RT) being measured from the time (t1) starting time interval generation (T) by the control module (CM), and the signaling time interval (ST) counts from the time (t2) end of time interval generation (T) by the control module (CM), and the timing of both time intervals ends at the same time (t3).

2. The method according to p. The method of claim 1, characterized in that the generation of the time interval (T) by the control module (CM) begins when the control module (CM) detects the beginning of an active state at the trigger input (Trg) and is performed by charging , by a signal current source (IS), a sampling capacitor (Cn) of the sampling module (SM).

3. The method according to p. The method of claim 2, characterized in that

- the timing of the reference time (RT) period is performed by charging, with a reference current (IR) source, a capacitor selected by a control module (CM) from a capacitor bank (CS) containing capacitors (Cn-1, Cn-2). ..., C1, C0), such that the capacitance of each capacitor with the following index is twice the capacity of the capacitor immediately preceding it, and the first capacitor (Cn-1) with the largest capacity in the set of capacitors (CS) is selected, with whereby the selected capacitor is charged until the reference voltage (UR) built on it, which is compared with the reference comparator (KR) with the threshold voltage (UTH), equals the threshold voltage (UTH) and then the charging begins by means of Reference Current Source (IR). another capacitor selected from a set of capacitors (CS), such that the capacitance of that capacitor is the largest among uncharged capacitors, and the reference voltage (UR) build up thereon is compared. using a reference comparator (KR) with a threshold voltage (UTH) and these steps are repeated,

the timing of the signal time period (ST) is carried out by charging, by means of a signal current source (IS), a capacitor selected by a control module (CM) from a set of capacitors (CS), such that the capacitance of this capacitor is the largest among the still uncharged capacitors, with the selected capacitor being charged until the signal voltage (US) built on it, which is compared by means of a signal comparator (KS) with the threshold voltage (UTH), equals the threshold voltage (UTH), and then begins charging, by means of a current signal source (IS), another capacitor, which is selected in the same way and the steps are repeated,

- the countdown of the reference time segment (RT) and the signal time segment (ST) ends, when charging the capacitor (C0) with the smallest capacitance in the set (CS) it is detected that either the reference voltage (UR) builds up on the capacitor charged by the source the reference current (IR) or the signal voltage (US) built up on the capacitor charged by the current signal source (IS) is equal to the threshold voltage (UTH).

PL 227 452 B1

4. The method according to p. 3. The method of claim 3, characterized in that the generation of the time interval (T) by the control module (CM) ends when the voltage (USM) builds up on the sampling capacitor (Cn) of the sampling module (SM), which is compared by the comparator signal (KS) with threshold voltage (UTH) is equal to the threshold voltage (UTH).

5. The method according to p. 4. The process of claim 4, wherein the value of the n-bit output digital word (B) resulting from the processing is determined by the control module (CM) assigning the least significant bit (b0) of the digital word to 1, if the last of the charged capacitors is by means of a current signal source (IS) it was charged to a voltage equal to the threshold voltage (UTH), and each subsequent bit with index j of this digital word is assigned the value 1, if the capacitor with index j-1 of the capacitor set (CS) was charged with the current signal source (IS), while otherwise the digital word output bit (B) is assigned a value of 0.

6. The method according to p. 5. The method of claim 5, characterized in that, during the duration of the time interval (T), the efficiency of the signal current source (IS) is less than that of the reference current source (IR), and at the time (t2) the generation of the time interval (T) by the control module (CM) is completed. ) the efficiency of the signal current (IS) source is increased, by the control module (CM), to that of the reference current (IR) source.