[go: up one dir, main page]

NO123437B - - Google Patents

Download PDF

Info

Publication number
NO123437B
NO123437B NO4493/68A NO449368A NO123437B NO 123437 B NO123437 B NO 123437B NO 4493/68 A NO4493/68 A NO 4493/68A NO 449368 A NO449368 A NO 449368A NO 123437 B NO123437 B NO 123437B
Authority
NO
Norway
Prior art keywords
region
semiconductor
layer
polycrystalline
type
Prior art date
Application number
NO4493/68A
Other languages
English (en)
Inventor
I Kobayashi
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of NO123437B publication Critical patent/NO123437B/no

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/20Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/281Base electrodes for bipolar transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28525Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H01L21/743Making of internal connections, substrate contacts
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40Crystalline structures
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/40Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00 with at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of IGFETs with BJTs
    • H10D84/401Combinations of FETs or IGBTs with BJTs
    • H10D84/403Combinations of FETs or IGBTs with BJTs and with one or more of diodes, resistors or capacitors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00Subject matter not provided for in other groups of this subclass
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/053Field effect transistors fets
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/122Polycrystalline
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/145Shaped junctions
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/151Simultaneous diffusion

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Bipolar Transistors (AREA)
  • Thyristors (AREA)

Description

Halvlederanordning og fremgangsmåte ved fremstilling derav.
Oppfinnelsen angår en halvlederanordning og en fremgangsmåte ved fremstilling derav, og mer spesielt en halvlederanordning med v en i denne selektivt dannet polykrystallinsk region og en fremgangsmåte ved fremstilling derav.
Det er blitt gjort mange forsdk på å minske motstanden til en elektroderegion i en halvlederanordning. Ifolge en foreslått fremgangsmåte skal forurensningskonsentrasjonen i elektroderegioneri okes for å nedsette dens motstand. En vanlig diffusjonsprosess krever imidlertid en varmebehandling i lang tid for å tilveiebringe en region med hby forurensningskonsentrasjon som ved diffusjon i andre overganger gjor den ferdige halvlederanordnings egenskaper dårligere. Dessuten stoter den kjente teknikk på den vanskelighet at det forekommer samtidige diffusjoner av forurensninger til forskjellig dybde. Ved foreliggende oppfinnelse utnyttes en polykrystallinsk region som har en forurensningsdiffusjonshastighet som er meget hoyere enn i en enkrystallinsk region, og muliggjbr en kraftig forurensningsinjisering i den nevnte region, hvorved det i lopet av kort tid fåes en dyp forurensningsdiffusjon under enhetlig dannelse av en region med lav motstand idet de ved den kjente teknikk påtruffede ulemper eli-mineres.
Det tas ved oppfinnelsen folgelig sikte på å tilveiebringe
en halvlederanordning med en elektrodedel med lav motstand, og en fremgangsmåte ved fremstilling derav under dannelse av en-dyp for-urensningsdif fus jonsregion i lopet av kort tid.
Oppfinnelsen angår derfor en halvlederanordning av den i patentkrav l's overbegrep angitte type som er særpreget ved de i patentkrav l's karakteriserende del angitte trekk.
Oppfinnelsen angår dessuten en fremgangsmåte ved fremstilling
av halvlederanordningen, og fremgangsmåten er særpreget ved de i patentkrav 5's karakteriserende del angitte trekk.
Oppfinnelsen vil bli nærmere beskrevet under henvisning til tegningene. Av disse viser fig. 1A-1G en rekke tverrsnitt som i sterkt forstorret målestokk tilkjenngir en halvlederanordning ifolge oppfinnelsen i form av en felteffektskikttransistor på forskjellige fremstillingstrinn. Fig. 2A- 2F viser en annen rekke tverrsnitt lignende dem på fig. 1, men med en annen fremstillingsrekkefolge.
Fig. 3A - 3E viser sterkt forstbrrede tverrsnitt av på hverandre folgende trinn ved fremstillingen av en reguleringsfelteffekttran-sistor omfattende en halvlederanordning ifolge oppfinnelsen. Fig. ^A-hc viser sterkt forstbrrede tverrsnitt av en trinnrekkefblge som anvendes ved fremstillingen av en transistor omfattende en halvlederanordning ifolge oppfinnelsen. Fig. 5 viser et tverrsnitt av en halvlederanordning ifolge oppfinnelsen i form av en diode.
På fig. 1 er vist et eksempel på oppfinnelsen anvendt ved fremstilling r. a v en f eltef fe.kt.skikttransistor som vil bli nærmere beafcrev;et.........
Det tilveiebringes f b^st .et ^énkrystallinsk halvledersuhstøat 1, f. eks. et énkrystallinsk sil-iciumsubstrat med f. eks. en ledningsevne ay-p-typen, og på hvilken i det minste én overflate la g joresyspeilblank- og ren, som vist på fig. IA.
Siliciumsubstratets 1 overflate la dekkes med et énkrystallinsk halvlederskikt med motsatt ledningaevnetype i forhold til siiiciumaubstratets 1, f.eks. et énkrystallinsk siliciumskikt 2 med en ledningsevne av n-typen, hvorved dannes en p-n-overgang j-^ som vist på fig. IB.
Derpå dannes vekststeder eller vekstkjerner 3D, 3G og 3S
for dannelse av polykrystallinske halvlederregione.r på den ovre overflate 2a til det énkrystallinske halvlederskikt 2 innenfor de områder hvori kollektor-, port- og emitterregioner til slutt skal tilveiebringes, som vist på fig. 1C. Vekststedene eller vekst-kjernene 3D, 3G og 3S kan dannes av et materiale med en annen gitterkonstant enn det énkrystallinske halvlederskikt 2 eller av et ikke-krystallinsk materiale, og vekststedene kan dessuten tilveiebringes ved oppruing eller skraping av overflaten2a på det énkrystallinske halvlederskikt 2 innen forutbestemte områder for derved å odelegge gitteret i skiktet 2. Det foretrekkes i det foreliggende .tilfelle å danne vekststeder eller vekstkjerner av-
et materialskikt, f.eks. et fordampet siliciumskikt, uten maskerende virkning overfor forurensninger, som vil bli nærmere beskrevet, eller å danne vekststedene ved skraping på det énkrystallinske skikt for å odelegge gitteret i dette.
Deretter avsettes et halvlederskikt 4 med samme ledningsevnetype som det énkrystallinske halvlederakikt 2, eller et halvlederskikt 4 med hoy motstand, f.eks. et siliciumskikt praktisk talt uten forstyrrende elementer, på skiktet 2 ved hjelp av for-dampningsteknikk, som vist på fig. ID. Halvlederskiktet 4 består av polykrystallinske halvlederdeler 4D, 4G og 4S som har vokset på vekststedene 3D, 3G og 3S, og en énkrystallinsk halvlederdel 4' som har vokset direkte på halvlederskiktets 2 overflate 2e" innenfor det område hvor vekststedene 3D, 3G og 3,S ikke er^blitt dannet. Selv om halvlederskiktet 4 avsettes ved hjelp av for-'" dempning av en halvleder praktisk talt uten forstyrrende "ePé-menter, diffunderes det underliggende helvlederskikts 2 forurensning av n-type inn i halvlederskiktet 4 på grunn av oppvarm-ningen ved avsetningen av skiktet 4.
Etter dannelsen av halvlederskiktet 4 avsettes et oxydskikt 5, f.eks. et siliciumoxydskikt med en maskerende virkning overfor en forurensning, på halvlederskiktets 4 ovre overflate 4a ved termisk spaltning, fordampning eller oxydering av overflaten 4e ved hjelp av varme. Siliciumoxydskiktet 5 fjernes selektivt ved hjelp av fotoetsning eller lignende for i dette å danne- en åpning 5G som dekker den polykrystallinske halvlederdel 4G, hvoretter en forurensning med samme ledningsevnetype som substratet 1, d.v.s. en ledningsevnetype av p-type, diffunderes inn i den polykrystallinske halvlederdel 4G gjennom åpningen 5G, som vist på fig. 1E. Da forurensningsdiffusjonshastigheten i den polykrystallinske halvlederdel er meget hdy på grunn av korngrensediffus jon, diffunderes forurensningen ikke bare inn i den polykrystallinske halvlederdel 4G, men også inn i den del som ligger inntil denne, hvorved en region 6G av p-type med hoy forurensningskonsentrasjon og lav motstand tilveiebringes. Dersom vekststedet 3G, som ligger under det polykrystallinske halvlederskikt 4G, er dannet av et materiale, f.eks. et ikke-krystallinsk silicium uten noen maskerende virkning overfor forurensningen, diffunderes forurensningen inn i halvlederskiktet 2. Selv dersom vekststedet 3G dannes av et materiale, f.eks. siliciumoxyd, med den maskerende virkning ved fordampning, cermisk spaltning eller dennes ved oxydesjon av skiktets 2- overflate ved hjelp av varmebehandling, diffunderes imidlertid forurensningen inn i skiktet 2 gjennom den omgivende del, hvorved regionen 6G får strekke seg inn i halvlederskiktet 2. Regionen 6G gir en p-n-overgang j2»°S en kanal C dannes i halvlederskiktet 2 mellom overgangene j-^ og j2- Overgangen j2 dannes i det énkrystallinske halvlederskikt 2 og i den énkrystallinske del 4' i halvlederskiktet 4 og har en meget god virkning.
Etter eller samtidig med forurensningsdiffusjonen for region 6G avsettes et oxydskikt 5 lignende det nevnte, som maske an-vendte skikt på halvlederskiktets 4 overflate 4a på en slik måte at åpningen 5G tillukkes, hvoretter oxydskiktet 5 selektivt fjernes ved f.eks. fotoetsning for i dette å danne åpninger 5D
og 5S som dekker de polykrystallinske halvlederdeler 4D og 4S.
En forurensning med samme ledningsevnetype som halvlederskiktene
2 og 4,, d.v.s. en forurensning av n-type, diffunderes inn i de
polykrystallinske deler 4D og 4S gjennom åpningene 5D og-5S'v<u>hvorved tilveiebringes regioner 6D og 6S, omfa ttende de polykf ystel-;-';;' linske halvlederregioner 4D og 4S og deres omgivende deler<ri>Også i dette tilfelle når den inn i de polykrystallinske deler 4D og: • 4S dif funderte .forurensning frem til halvlederskiktet 2, dg^hver : •-av regionene ' 6D. og 6S henger folgélig sammen med halvlederskiktet^ 2.
Forurensningene diffunderes fortrinnsvis fra overflaten 4a inn i de polykrystallinske deler 4G, 4S og 4D og deres omgivende deler ved et egnet valg av formen, storrelsen og plaseringen av diffusjonsmaskenes åpninger 5G, 5S og 5D for dannelse av regionene 6G, 6S og 6D med hby konsentrasjon ev forstyrrende elementer.
Til slutt avsettes elektroder 7D, 7G og 7S på lavmotstands-regionene 6D, 6G henholdsvis 6S i ohmsk kontakc med disse idet elektrodene virker som kollektor, port og emitter, hvorved fåes en felteffektskikttransistor 8, som vist på fig. 1G. Disse elek-'^ troder 7D, 7G og 7S dsnnes på henholdsvis regionene 6D, 6G og 6S, men de kan på egnet måte avsettes over områder som omfatter skiktene med hby forurensningskonsentrasjon og som omgir de polykrystallinske halvlederregioner 4D, 4G og 4S.
I felteffekttransistoren 8 med den ovenfor beskrevne kon-struksjon er lavraotstandsregionene 6D og 6S dannet ned til nær-heten av kanalen C i de deler hvor kollektor- og emitterelek-trodene 7D og 7S er anordnet slik at emitterens og kollektorens seriemotstand kan reduseres. Da dessuten portregionen er dannet av region 6G med en hby forurensningskonsentrasjon, kan portregionens motstand minskes. En felteffekttransistor med meget gode hbyfrekvensegenskaper kan således fremstilles.
Det har forbvrig vist seg at den polykrystallinske halv-; ... lederdels motstand kan minskes til 1/10 av motstanden for en én-., krystallinsk halvlederdel dannet ved diffusjon av en forurensning under de samme betingelser. k ' c>- y
I det ovenstående eksempel er de polykrystallinske halyleder-deler '4G, 4D dg 4S og regionene 6D, 6G og 6S med. hby forurens^.,, ningskorisentrasjon? anordnet i-: .kollektor-, .port- +og . emittejrr^egir ... onene "for- å -danne- lavmøtstendsregionéhe, .fflen^de.,:t;;er. klarhe t, en, :. s 1 i"k: p 6 lykrys tal lins k halvlederdel -.-meidl Æa y.ilWP t stand., ha r, e .,ken j dénnés^i -'koT^ektotréglon^n éMse r.fvb aue; nt: ani tfø r reg i on e n ^ < -&4>.^
Dessuten utgjores i det ovennevnte eksempel portregionen av den polykrystallinske del 4G. De forurensningsdiffusjonshastigheten i den énkrystallinske del er betraktelig lavere enn den samme hastighet i den polykrystallinske del, er forurensningsdiffusjonen for dannelsen av portregionen hurtig ned til bunnen av den polykrystallinske del 4G, men diffusjonen blir betraktelig langsom-mere etter at delen 4G er passert. Portregionens dybde og der-
med kanalens tykkelse kan fblgelig reguleres meget noyaktig ved hjelp av delens 4G dybde og dermed skiktets 2 tykkelse. ,
Selv om portregionen utgjbres av regionen 6G som består av den polykrystallinske del 4G, kan portregionen dannes ved diffusjon på den måte som er vist på fig. 2.
På det fbrste trinn tilveiebringes da f.eks. et énkrystallinsk siliciumsubstrat 11 av'p-type, som vist på fig. 2A, og minst én av substratets overflater Ila gjbres speilblank og ren.
Deretter dannes vekststeder eller vekstkjerner 13D og 13S, lignende vekststedene 13D og 13S i det ovennevnte eksempel, på substratets 11 overflate lia innenfor de områder hvor kollektor-og emitterregioner for den ferdige felteffekttransistor til slutt skal dannes, som vist på fig. 2B.
Derpå avsettes en halvleder med motsatt ledningsevnetype i forhold til substratet 11, f.eks. et siliciumskikt 12 av n-type, ved hjelp av fordampning på substratets 11 overflate lia hvor vekststedene 13D og 13G dannes, hvorved fåes en p-n-over-
gang j-j^som vist på fig. 2C.
På samme måte som beskrevet i forbindelse med fig. 1 består siliciumskiktet 12 ev polykrystallinsle halvlederdeler 12D
og 12S som har vokset på vekststedene 13D og 13S, og en énkrystallinsk halvlederdel 12' som har vokset direkte på substratets 11 overflate lia innenfor det område hvor vekststedene 13D og 13S ikke er blitt dannet.
Deretter belegges siliciumskiktets 12 overflate 12a med
samme slags skikt 15 med maskerende virkning overfor forurensninger som det nevnte skikt 5, og skiktet 15 fjernes selektivt ved hjelp av fotoetsning eller lignende for i dette å danne åpninger 15D og 15S som dekker de polykrystallinske halvlederdeler 12D og 12S. En forurensning med samme ledningsevnetype som eiliciumakiktet 12, d.v.a. en forurensning av n-type, diffunderes
så inn i de polykrystallinske halvlederdeler 12D og 12S gjennom åpningene 15D og 15S for derved å danne skikt 16D og 16S, omfattende de polykrystallinske halvlederdeler 12D og 12S og deres omgivende partier, med hby forurensningskonsentrasjon av n-type, som vist på fig. 2D.
Etter eller samtidig med dannelsen av regionene 16D og 16S avsettes et skikt lignende det nevnte skikt 15 og som virker som en forurensningsdiffusjonsmaske, på skiktets 12 overflate 12a,
og skiktet fjernes selektivt ved hjelp av fotoetsning for i dette å danne en åpning 15G som dekker et område hvori portregionen er dannet. En forurensning med samme ledningsevnetype som substratet 11, d.v.s. en forurensning av p-type, diffunderes inn i siliciumskiktet 12 gjennom åpningen 15G for å danne en region av p-type, d.v.s. en portregion 16G i siliciumskiktet 12, som vist på fig. 2E. Det avstedkommes således en kanal C mellom overgangen j-^ og en mellom portregionen 16G og siliciumskiktet 12 dannet overgang j2-
Etter tilveiebringelsen av portregionen 16G dannes kollektor-, port- og emitterelektroder 17D, 17G og 173 på kollektor-, port- henholdsvis emitterregionene 16D, 16G og 16S for å danne en felteffekttransistor 18, som vist på fig. 2F. På samme måte som i de ovennevnte eksempler omfatter fortrinnsvis regionene 16D og 16S med hby forurensningskonsentrasjon og lav motstand hver sin av de polykrystallinske deler 12D og 12S og de deler med hby forurensningskonsentrasjon som omgir disse, og elektrodene 17D og 17S dannes fortrinnsvis over hele området omfattende de frilagte overflater av de polykrystallinske deler 12D henholdsvis 12S og deres omgivende deler.
Felteffekttransistoren 18 byr på samme fordeler som i det foregående eksempel slik at kollektorens og emitterens seriemotstand k8n minskes på grunn av regionenes 16D og 16G med hby forurensningskonsentrasjon tilstedeværelse i de deler hvor kollektor- og portregionene 17D og 17G er blitt dannet.
Selv om oppfinnelsen er blitt beskrevet i forbindelse med
en felteffekttransistor med en kanal av n-type, kan samme resul-tater fåes ved anvendelse av oppfinnelsen i forbindelse med en felteffekttransistor med en kanal av p-type.
Fig. 3 viser et annet eksempel på oppfinnelsen anvendt i forbindelse med fremstillingen av en ny felteffekttransistor med styringsegenskaper.
Forst dekkes en siliciumhalvlederskive 31 av p-type med et fordampet siliciumskikt 32 av n-type for å bestemme kanalens
bredde. Det fordampede skikt 32 av n-type kan erstattes med et ved diffusjon dannet, nedsenket skikt. Et vekststed 34 av f.eks. silicium, som nevnt ovenfor, fordampes på et halvledersubstrat 33 bestående av halvlederskiven 31 og det fordampede skikt 32, som
vist på fig. 3A.
Deretter avsettes et skikt 35 sv n-type ved hjelp av fordampning på halvledersubstratets 33 hele overflate, omfattende vekststedet 34, som vist på fig. 3B, idet det fordampede skikt 35 består av et polykrystallinsk, fordampet skikt 36 og et énkrystallinsk, fordampet skikt 37. Det fordampede skikt 35 dekkes så med en siliciumoxydfilm 38 som deretter selektivt fjernes for i dette å danne åpninger 39 og 39', som vist på fig. 3C. En forurensning av p-type diffunderes gjennom åpningene 39 og 39' for å tilveiebringe portregioner 40 og 40' med en hby forurensningskonsentrasjon, som vist på fig. 3D. Fig. 3E viser en perspektiv-skisse av den erholdte gjenstand.
Det fremgår av fig. 3E at portregionene 40 og 40' i felt-ef f ekttransist oren, som er avhugget langs riss L, elektrisk omgir kollektoren D, og emitteren S er isolert fra. kollektoren D ved hjelp av karaler 42 og 42' med forskjellige dybder. Kanalens 42 strupespenning er derfor stor mens kanalens 42' strupespenning er liten, og elementets styringsegenskaper er sammensette av begge kanalers egenskaper slik at elementet får myke styringsegenskaper.
Ifolge eksemplet består en ev de fire siders portregion 40 av det polykrystallinske skikt 36 som er dannet på halvledersubstratet 33, og en diffusjonsregion 41 som er dannet i en del av det énkrystallinske, fordampede skikt som omgir det polykrystallinske, fordampede skikt 36 på grunn av den hbye forurensnings-dif fusjonshastighet i det polykrystallinske, fordampede skikt 36 når forurensningen av p-type diffunderes inn i dette. De andre tre siders portregioner 40' (bare to sider er vist) er på den annen side blitt dannet ved hjelp av vanlig diffusjon.
Få denne måte kan overganger med forskjellige diffusjons-dybder fremstilles på meget kort tid, og ledningsevnen til den del som strekker seg fra. elementets overflate ned til den dybt nede i halvlederregionen dannede overgang, er meget hby, og dette partis motstand er derfor lav. Den styrte felteffekttransistor er derfor spesielt anvendbar ved hbye frekvenser på grunn av portregionenes lave motstand. Dessuten kan den dype portregion dannes på meget kort tid ved hjelp av diffusjon slik at forurensningen av p-type ikke diffunderes fra halvlederskiven av p-type inn i det fordampede skikt av n-type som bestemmer kanalens bredde ved diffusjonen, hvorved sikres enhetlige egenskaper.
Et annet eksempel på oppfinnelsen vil beskrives i forbindelse med fremstillingen av en transistor som vist på fig. 4.
Et fordampet siliciumskikt 32 av p-type avsettes forst på
en kollektordannende siliciumskive 31 med en hby forurensningskon-sentras jon av p-type for å få et halvledersubstrat 33 på hvilket et vekststed 34, f.eks. som det ovenfor beskrevne, dannes ringformet. Vekststedet 34 dannes da fortrinnsvis av f.eks. et slikt materiale som siliciumoxyd som virker som en forurensningsdiffusjonsmaske for å gjore vekststedets 34 forurensningskonsentrasjon på ha.lvledersubstratets 33 side så lav som mulig. Deretter avsettes et fordampet skikt 35 av p-type på hele overflaten til halvledersubstratet 33, omfattende vekststedet 34, som vist på fig. 4, og det fordampede skikt 35 består av et ringformet, polykrystallinsk, fordampet skikt 36 og et énkrystallinsk, fordampet skikt 37. Deretter avsettes en siliciumoxydfilm 38 på det fordampede skikt 35, og filmen fjernes selektivt for å danne en åpning 39 som omgir det ringformede, polykrystallinske skikt 36, hvorved åpningen 39 kan strekke seg utenfor det polykrystallinske, fordampede skikt 36. En forurensning a.v n-type diffunderes gjennom åpningen 39 for å danne en grunnregion 40, som vist på fig.4B. Da forurensningen a.v n-type diffunderes inn i det polykrystallinske, fordampede skikt 36 med en hby diffusjonshastighet, blir skiktets 36 forurensningskonsentrasjon meget hby og dermed også dets ledningsevne. Etter dannelsen av grunnregionen 40 fjernes en i grunnregionen 40 dannet oxydfilm 41 selektivt for i denne å danne en åpning 44 gjennom hvilken en forurensning av p-type diffunderes for å danne en emitterregion 43, som vist på fig. 4C. Ved denne fremgangsmåte blir forurensningskonsentrasjonen i det polykrystallinske, fordampede skikt 36 hby i lopet av meget
kort tid slik at fremstillingstiden blir betraktelig kortere enn fremstillingstiden ved den vanlige fremgangsmåte hvor det anvendes diffusjon for å danne regionen med hby forurensningskonsentrasjon og hby ledningsevne. Forurensningen i halvledersubstratet 33 diffunderer derfor antagelig ikke inn i det fordampede skikt 35
ved dannelsen av grunn- og emitterregionene 40 og 43, og dette gir en kraftig bkning ev kollektorovergangens gjennomslagsspen-
ning.
Fig. 5 viser i tverrsnitt en ifolge oppfinnelsen fremstilt
diode og hvor komponenter av samme type som vist på fig. 4, her samme henvisningsta.il, og det skulle derfor ikke være nbdvendig med noen ytterligere beskrivelse. Henvisningstallene 46 og 47 be-tegner med ohmsk kontakt avsatte elektroder. Med en slik konstruk-
sjon som den som er vist på figuren, kan diodens seriemotstand minskes.

Claims (5)

1. Halvlederanordning med en for ste halvlederregion med én ledningsevnetype og en annen med den fbrste halvlederregion sammen-hengende halvlederregion, karakterisert ved at den annen halvlederregion ( h,12,35) omfatter en polykrystallinsk region C+G, 12D hhv. 12S, 36) med lav spesifikk motstand og en enkrysal-linsk region ( lh', 12', 37) med hoyere spesifikk motstand, hvorved den polykrystallinske region har motsatt ledningsevnetype i forhold til den fbrste halvlederregion (2, 11, 32, 33) og danner en p-n-overgang med denne.
2. Halvlederanordning ifolge krav 1,karakterisert ved en.tredje, i den annen halvlederregion (12) dannet halvlederregion (l6G)som har samme ledningsevnetype som den fbrste halvlederregion (11) og danner en p-n-overgang med den annen halvlederregion.
3. Halvlederanordning ifolge krav 1,karakterisert
ved at en annen polykrystallinsk region er dannet i den annen halvlederregion og har motsatt ledningsevnetype i forhold til den fbrste halvlederregion. k. Halvlederanordning ifolge krav 3,karakterisertved at den tredje halvlederregion er en polykrystallinsk region og har samme ledningsevnetype som den fbrste halvlederregion, hvorved forekommer en p-n-overgang mellom de tredje og andre halvlederregioner .
5. Fremgangsmåte ved fremstilling av en halvlederanordning ifolge krav 1-<*>+, karakterisert ved at det tilveiebringes et substrat med en type ledningsevne, at det på substratet dannes et . pådampet skikt bestående av i det minste én polykrystallinsk region og i det minste en énkrystallinsk region idet skiktet har motsatt ledningsevnetype i forhold til substratet, at det inn i den polykrystallinske region diffunderes en forurensning med motsatt ledningsevnetype i forhold til substratet og at det i den énkrystallinske region dannes en region med samme ledningsevnetype som den fbrste halvlederregion.
NO4493/68A 1967-11-14 1968-11-13 NO123437B (no)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP7315567 1967-11-14
JP8205567 1967-12-21

Publications (1)

Publication Number Publication Date
NO123437B true NO123437B (no) 1971-11-15

Family

ID=26414311

Family Applications (1)

Application Number Title Priority Date Filing Date
NO4493/68A NO123437B (no) 1967-11-14 1968-11-13

Country Status (10)

Country Link
US (1) US3681668A (no)
AT (1) AT300039B (no)
BE (1) BE723824A (no)
CH (1) CH499203A (no)
DE (1) DE1808928C2 (no)
FR (1) FR1601561A (no)
GB (1) GB1253064A (no)
NL (1) NL163372C (no)
NO (1) NO123437B (no)
SE (1) SE354545B (no)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3621346A (en) * 1970-01-28 1971-11-16 Ibm Process for forming semiconductor devices with polycrystalline diffusion pathways and devices formed thereby
US3703420A (en) * 1970-03-03 1972-11-21 Ibm Lateral transistor structure and process for forming the same
US3990093A (en) * 1973-10-30 1976-11-02 General Electric Company Deep buried layers for semiconductor devices
JPS51132779A (en) * 1975-05-14 1976-11-18 Hitachi Ltd Production method of vertical-junction type field-effect transistor
JPS57176772A (en) * 1981-04-23 1982-10-30 Fujitsu Ltd Semiconductor device and manufacture thereof
GB2132017B (en) * 1982-12-16 1986-12-03 Secr Defence Semiconductor device array
US4837175A (en) * 1983-02-15 1989-06-06 Eaton Corporation Making a buried channel FET with lateral growth over amorphous region
US4833095A (en) * 1985-02-19 1989-05-23 Eaton Corporation Method for buried channel field effect transistor for microwave and millimeter frequencies utilizing ion implantation
US4601096A (en) * 1983-02-15 1986-07-22 Eaton Corporation Method for fabricating buried channel field effect transistor for microwave and millimeter frequencies utilizing molecular beam epitaxy
WO1985003597A1 (en) * 1984-02-03 1985-08-15 Advanced Micro Devices, Inc. A bipolar transistor with active elements formed in slots
US4724220A (en) * 1985-02-19 1988-02-09 Eaton Corporation Method for fabricating buried channel field-effect transistor for microwave and millimeter frequencies
US4935789A (en) * 1985-02-19 1990-06-19 Eaton Corporation Buried channel FET with lateral growth over amorphous region
US4683485A (en) * 1985-12-27 1987-07-28 Harris Corporation Technique for increasing gate-drain breakdown voltage of ion-implanted JFET
JPH0671073B2 (ja) * 1989-08-29 1994-09-07 株式会社東芝 半導体装置及びその製造方法
JP2775503B2 (ja) * 1990-03-13 1998-07-16 三菱電機株式会社 接合ゲート型電界効果トランジスタの製造方法
US5637518A (en) * 1995-10-16 1997-06-10 Micron Technology, Inc. Method of making a field effect transistor having an elevated source and an elevated drain
JP4610865B2 (ja) * 2003-05-30 2011-01-12 パナソニック株式会社 半導体装置及びその製造方法
US20080265936A1 (en) * 2007-04-27 2008-10-30 Dsm Solutions, Inc. Integrated circuit switching device, structure and method of manufacture

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3189973A (en) * 1961-11-27 1965-06-22 Bell Telephone Labor Inc Method of fabricating a semiconductor device

Also Published As

Publication number Publication date
DE1808928A1 (de) 1969-07-24
NL163372B (nl) 1980-03-17
NL6816092A (no) 1969-05-19
NL163372C (nl) 1980-08-15
DE1808928C2 (de) 1983-07-28
GB1253064A (no) 1971-11-10
CH499203A (de) 1970-11-15
BE723824A (no) 1969-04-16
US3681668A (en) 1972-08-01
SE354545B (no) 1973-03-12
FR1601561A (no) 1970-08-31
AT300039B (de) 1972-07-10

Similar Documents

Publication Publication Date Title
NO123437B (no)
DE102015108832B4 (de) Verfahren zum Herstellen einer bipolaren Transistorstruktur
DE2056220C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung
EP0001550A1 (de) Integrierte Halbleiteranordnung für eine Bauelementstruktur mit kleinen Abmessungen und zugehöriges Herstellungsvefahren
DE3043913A1 (de) Halbleiteranordnung und verfahren zu ihrer herstellung
CH623959A5 (no)
DE2749607C3 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE2032201A1 (de) Integnerbare Planarstruktur eines Transistors, insbesondere fur integrier te Schaltungen verwendbarer Schottky Sperr schicht Transistor
US6352901B1 (en) Method of fabricating a bipolar junction transistor using multiple selectively implanted collector regions
DE3586525T2 (de) Halbleiteranordnung mit einer integrierten schaltung und verfahren zu deren herstellung.
US4430793A (en) Method of manufacturing a semiconductor device utilizing selective introduction of a dopant thru a deposited semiconductor contact layer
DE2643016A1 (de) Verfahren zur herstellung eines integrierten halbleiterkreises
DE1901186B2 (de) Verfahren zur herstellung einer feldeffekttransistoren und bipolar- transistoren enthaltenden integrierten halbleiterschaltung
JPS6256670B2 (no)
DE4445346A1 (de) Verfahren zur Herstellung eines Heteroübergang-Bipolartransistors
DE2014797B2 (de) Verfahren zum Herstellen von Halbleiterschaltelementen jn einer integrierten Halbleiterschaltung
DE19531618A1 (de) Bipolartransistor, Halbleitereinrichtung mit Bipolartransistoren und Verfahren zum Herstellen derselben
JPH0325949B2 (no)
US3825450A (en) Method for fabricating polycrystalline structures for integrated circuits
DE2510951C3 (de) Verfahren zur Herstellung einer monolithisch integrierten Halbleiterschaltung
DE1764372C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
JP2000243962A (ja) 向上した半導体トレンチmos装置
DE3784974T2 (de) Selbstjustierter vlsi bipolarer transistor.
DE19626787A1 (de) Herstellungsverfahren einer Halbleitervorrichtung
DE3743776A1 (de) Vergrabene halbleiterbauelemente und verfahren zu deren herstellung