NL9301454A - Datadetector voor identificatiesystemen. - Google Patents

Description

Datadetector voor identificatiesystemen.

De uitvinding betreft identificatiesystemen, zoals beschreven in de Nederlandse octrooiaanvragen 9201116 en 9202158 van aanvraagster. In het bijzonder gaat het om identificatiesystemen of smartcardsystemen, waarin in de identificatielabel de databits volgens de methode van differential biphase modulatie zijn gemoduleerd op een subdraaggolf. Zoals in bovengenoemde octrooiaanvragen beschreven, wordt het gemoduleerde signaal in frequentie getransformeerd naar zijbanden van de hoogfrequente on-dervragingsfrequentie en wordt in de ontvanger de inverse frequentietransformatie uitgevoerd, zodat het biphase gecodeerde signaal beschikbaar komt om aan een detector te worden toegevoerd.

Figuur 1 toont een voorbeeld van een differential biphase gecodeerd signaal. Regel 1 toont een opeenvolging van databits, regel 2 de ongemoduleerde subdraaggolf, die tevens functioneert als kloksignaal voor het uitlezen van de databits uit het geheugen. Regel 3 geeft het differential biphase signaal, dat het gevolg is van de databits van regel 1. Door smalbandige filtering in de ontvanger gaat een groot deel van de hogere harmonischen van het biphase signaal verloren, zodat het oorspronkelijke blokvormig signaal wordt vervormd tot sinusvormig, zoals getoond in regel 4.

Om de databits terug te kunnen winnen uit het differential biphase signaal dient dit biphase gemoduleerde signaal gedemoduleerd te worden. De modulatie is binair, dat wil zeggen, dat het gemoduleerde signaal slechts twee vormen kent; de ene vorm is het gevolg van de modulatie met een 0-teken, de andere met het 1-teken. Het is de taak van de detector om uit het ontvangen gemoduleerde, analoge, signaal de databits terug te winnen door voor elke bit de beslissing te nemen welke vorm het ontvangen signaal heeft en door daaraan de binaire waarden 0 of 1 te koppelen. Deze beslissingen zullen niet altijd juist zijn. Het is de hoeveelheid foute beslissingen in relatie tot de signaal/ruis-verhouding van het ontvangen signaal, die de kwaliteit van de detector bepaalt.

In detectoren volgens de stand der techniek wordt de detectie van de databits uitgevoerd door de tijd te meten tussen opeenvolgende nuldoorgangen van het biphase signaal .

Figuur 2 geeft het blokschema van een dergelijke identi-ficatielezer. Zender Tx genereert het ondervragingssignaal, dat door antennespoel l wordt omgezet in een primair magnetisch wisselveld. Het secondaire magnetische wisselveld, uitgezonden door de identificatielabel, induceert een spanning in zendantenne 1 (absorptiesysteem) of in ontvangantenne 2 (transmissiesysteem). Ontvangermixer 4 voert de inverse frequentietransformatie uit en bestaat in het absorptiesysteem uit een enkelvoudige diodedetec-tor, verbonden met de zendantenne via verbinding 3 en bestaat in een transmissiesysteem uit een synchrone detector, aangestuurd met een referentiesignaal uit de zender via verbinding 4 en met het labelsignaal uit ontvangantenne 2. Na filtering in bandfilter 6 en versterking in versterker 7 is het ontvangen biphase signaal, zoals getekend in figuur 1, regel 4, aanwezig op verbinding 8. Comparatorschakeling 9 vergelijkt dit biphase signaal nu met het nulniveau. Het resulterende binaire signaal, in principe gelijk van vorm als in figuur 1, regel 3 getoond, wordt toegevoerd aan een ingang van microprocessor μΡ, die de tijdmeting tussen de omslagrno-menten, de nuldoorgangen dus, uitvoert en daaruit de databits detecteert. Deze detectiemethode is een vorm van parameterschatting, waarin de fase van het ontvangen signaal de onderhavige parameter is. Deze methode is geschikt wanneer de parameter analoge waarden of veel discrete waarden kan hebben. Maar voor het detecteren van de databits uit het tweewaardig gemoduleerde biphase signaal is deze detector niet optimaal. Dit kan eenvoudig worden ingezien door zich te realiseren, dat de nuldoorgangsmo-menten gemakkelijk in de tijd kunnen worden verschoven als gevolg van ruis. Sterker nog, er kunnen extra nul-doorgangen ontstaan door ruis, waardoor het detectiealgo-ritme van de microprocessor van meerdere databits verloren gaan. Ook is duidelijk dat de detectiebeslissingen worden genomen op momenten dat het ontvangen signaalver-mogen minimaal is, namelijk op de nuldoorgangen, die voor een deel samenvallen met de bitgrenzen, zie figuur 1, regel 1, 3 en 4. Als gevolg daarvan is voor foutarme detectie een relatief hoge signaalruisverhouding noodzakelijk.

De stochastische detectietheorie geeft antwoord op de vraag wat de optimale detectiemethode is voor een gegeven signaal. Voor signalen, waarvan de frequentie en fase bekend zijn, is dat de correlator-ontvanger, waarin het ontvangen signaal wordt vermenigvuldigd met zijn eigen signaalvorm, het zogenaamde sjabloonsignaal en waarvan de uitkomst wordt geïntegreerd over de tijdsduur van het signaal. Bij deze methode wordt-· de signaalvorm in zijn geheel herkend, onder gebruikmaking van alle, in het signaal aanwezige, energie. Kan het signaal twee vormen aannemen, zoals het onderhavige biphase signaal, dan zijn twee parallelle correlators noodzakelijk, met ieder een sjabloonsignaal, behorende bij de twee signaalvormen. De uitkomsten van beide correlators kunnen dan onderling worden vergeleken. De uitkomst met de grootste absolute waarde geeft de meest waarschijnlijke signaalvorm aan, aan de hand waarvan vervolgens de detectiebeslissing wordt genomen. Het nemen van de absolute waarde is noodzakelijk omdat elke signaalvorm nog in twee fases kan optreden, 0 en 180 graden, zie figuur 1, regel 3.

Uit figuur 1 zijn reeds de twee signaalvormen bekend.

In figuur 3 zijn die nog eens expliciet getekend. Een complete periode van de blokgolf 11 representeert het teken 0, en een halve periode van de blokgolf 12 het teken 1. De in figuur 3 getekende tijdspannes 13 geven de duur van beide tekens aan en daarmee de integratieperiode in bovenbedoeld correlatieproces.

Figuur 4 geeft het principiële blokschema van de correla-tor-ontvanger. Daar er twee signaalvormen voorkomen, zijn er twee correlators. De correlator voor het 0-teken bestaat uit vermenigvuldiger 14, die behalve het biphase-signaal 8 ook het sjabloonsignaal 11 krijgt toegevoerd, integrator 15, bemonsteringsschakelaar 16 en resetschakelaar 17. Evenzo bestaat de correlator voor het 1-teken uit vermenigvuldiger 18 met sjabloonsignaal 12, integrator 19, bemonsteringsschakelaar 20 en resetschakelaar 21. De uitkomst van beide correlatoren wordt vergeleken in comparator 22, die het datasignaal 10 oplevert.

Figuur 5 illustreert de werking van de correlator-ontvan-ger. Regel 1 geeft de databits weer zoals die in de label worden gemoduleerd op de subdraaggolf. Regel 2 het ontvangen en gefilterde differential biphase signaal. Regel 3 het sjabloonsignaal voor het 0-teken en regel 4 het ingangsignaal voor integrator 15. Regel 4 laat het uitgangssignaal van de integrator zien. De integrator wordt uitgelezen en daarna gereset op de bemonsteringsmomenten S/R1 tot en met S/R10. Deze bemonsteringsmomenten vallen samen met de grenzen van de oorspronkelijke databits, zie regel 1. Er wordt dus geïntegreerd over de duur van precies één datateken. Regel 5 laat ook zien, dat op de momenten dat de bemonstering en reset van de integrator plaatsvindt, de uitgangsspanning nul is indien een 1-teken uitgezonden was en de uitgangsspanning maximaal is, positief of negatief, indien het een 0-teken betrof. Figuur 5, regel 6 geeft vervolgens de absolute waarde weer van de monsters die worden genomen. Figuur 5, regel 7, toont het sjabloonsignaal voor het 1-teken en regel 8 het ingangssignaal van de tweede integrator 19. Regel 9 geeft het integrator uitgangssignaal. Hier is de uit-gangsspanning nul, indien een 0-teken uitgezonden was en is de spanning maximaal bij een 1-teken, positief of negatief. Regel 10 laat weer de absolute waarde van de monsters zien. Vergelijking van de monsters van regel 6 en die van regel 10 laten zien dat er een eenduidig onderscheid ontstaat tussen een ontvangen 0-teken en een ontvangen 1-teken, zodat hierop de detectiebeslissing kan worden gebaseerd. De uitkomst van die detectiebeslissing is weergegeven in regel 11.

Bovenstaande detectiemethode volgt rechtstreeks uit de stochastische detectietheorie en moet dan ook als bekend worden verondersteld.

Deze methode heeft het nadeel, dat het twee vermenigvuldigers en twee integratoren vereist. Eveneens moet er nog een synchronisatiecircuit aan worden toegevoegd om de integratieperioden en bemonsteringsmomenten te kunnen bepalen, bijvoorbeeld een Costas-lus. De detector wordt daardoor tamelijk uitgebreid.

Het is het doel van de uitvinding om een eenvoudiger de-tectorcircuit te verschaffen, dat eveneens een optimale detectiekwaliteit oplevert.

De uitvinding maakt gebruik van het gegeven dat de frequentie van de subdraaggolf gelijk is aan de bitrate, zoals te zien is in figuur 1, regel 1 en 2. Regel 3, het gemoduleerde biphase signaal, laat zien dat iedere keer als een 1-teken wordt gemoduleerd, de polariteit van het biphase signaal omdraait. Dit is te zien aan de opeenvolgende 1-tekens in figuur 1. Ook als een rij 0-tekens wordt onderbroken door enkele 1-tekens, draait de polariteit van de 0-tekens om.

Figuur 6 geeft het blokschema van de detector volgens de uitvinding. Vermenigvuldiger 14, integrator 15, bemonste-ringsschakelaar 16 en resetschakelaar 17 vormen een cor-relator als in figuur 4. Vermenigvuldiger 14 krijgt het sjabloonsignaal 23 toegevoerd vanuit timercircuit 24. Dit sjabloonsignaal 23 is de sjabloon behorende bij het 0-te-ken en is gelijk aan de oorspronkelijke subdraaggolf en dataklok, die voor de modulatie in de identificatielabel benut is.

Figuur 7 laat de signalen zien, behorende bij de detector volgens de uitvinding. De regels 1, 2, 3 en 4 zijn gelijk aan dezelfde regels in figuur 5. De integratieperiodes zijn echter verschillend en strekken zich uit van het midden van de ene bit tot het midden van de volgende bit. Het resultaat daarvan is zichtbaar in figuur 7, regel 5. Regel 6 geeft de uitkomst van de bemonstering. Elk teken geeft aanleiding tot een monster waarvan de absolute waarde groter dan nul is - de amplitude is enigszins afhankelijk van de signaalvorm en bitvolgorde, doch is minimaal 60 % van de maximale absolute waarde - en waarvan de polariteit omkeert na ontvangst van een 1-teken. Door nu van de waarde Sn het laatst genomen monster de waarde Sn.1 van het daaraan voorafgaande monster af te trekken en van de uitkomst daarvan de absolute waarde te nemen, blijkt dat bij het optreden van een 1-teken een nieuw monster met een grote absolute waarde overblijft en dat na het optreden van een 0-teken een monster met een geringe absolute waarde of nul ontstaat. Regel 7 laat dat zien. Op dit verschil in hoogte kan de detectiebeslissing worden gebaseerd. Regel 8 geeft daarvan het resultaat. In het blokschema van figuur 6 houdt het geheugenelement M het vorige monster gedurende één integratieperiode vast en trekt het in aftrekschakeling 25 af van het nieuwste monster. In blok 26 wordt vervolgens de absolute waarde bepaald, die bij wijze van detectiedrempel wordt vergeleken met een waarde, die een fractie, bijvoorbeeld de helft, is van de maximaal optredende waarde. Deze vergelijking geeft de uiteindelijke detectiebeslissing en op uitgang 10 staat dan het datasignaal.

In een alternatieve oplossing wordt van de monsters van figuur 7, regel 6 'de polariteit in comparator 35 (zie figuur 8) bepaald en door vervolgens met behulp van het exclusieve-of-schakeling XOR de polariteit van het laatst genomen monster te vergelijken met de polariteit van het daaraan voorafgaande monster, opgeslagen in het geheugen element M, kan het omslaan van de polariteit worden gedetecteerd en daarmee het voorkomen van een 1-teken. Tegelijkertijd wordt bij elk nieuw monster, waarbij de polariteit gelijk is aan de voorafgaande, het optreden van een 0-teken verbonden. Regel 9 in figuur 7 geeft de uitkomst van schakeling XOR en geeft daarmee de gedetecteerde databits op uitgang 10.

Voor de goede werking van bovenbeschreven detector is een synchronisatie van het sjabloonsignaal en van de integra-tieperioden op het ontvangen signaal noodzakelijk. Timer-circuit 24 in de figuren 6 en 8 genereert zowel het sjabloonsignaal 23 als de bemonstering- en reset-commando's voor de schakelaars 16 en 17. Daartoe wordt timer 24 gestuurd vanuit een fase-accumulator 33. Deze fase-accumu-lator wordt rondgeklokt met een vaste klokfrequentie 34, welke klokfrequentie wordt afgeleid van de zendfrequentie en dus synchroon loopt met de klok in de identificatiela-bel. De fase-accumulator kan vooruit of achteruit gezet worden door middel van fasestuursignaal 36. Daarmee wordt het gehele patroon van sjabloonsignaal met de integratie-commando's verschoven ten opzichte van het van de label ontvangen signaal.

De klokinformatie wordt teruggewonnen uit die signaal-overgangen die bij zowel het 0- als het 1-teken optreden, namelijk die tussen de tekens. Daartoe wordt een tweede integrator 29 benut, die alleen met het ontvangen signaal 8 verbonden is via schakelaar 27 in een periode die symmetrisch gelegen is om die signaalovergangen tussen de tekens, de teken- of bitgrenzen. De lengte van die inte-gratieperiode dient niet groter te zijn dan de helft van de periodetijd van een bit en kan bij voorkeur, maar niet dwingend, een halve bitlengte zijn. In het geval van een halve bit- of tekenlengte duurt de integratieperiode van een kwart bit lengte voor de bitgrens tot een kwart bit-lengte na de bitgrens.

Figuur 9, regels 1, 2 en 3 laten dat zien. Schakelaar 27 is gesloten als de spanning, getekend op regel 3, hoog is. De integrator wordt bemonsterd met bemonsteringsscha-kelaar 30 en gereset met resetschakelaar 31 op dezelfde momenten als integrator 15 wordt bemonsterd en gereset, dus in het midden van de bitperiode. Regel 4 toont de uitkomst van het integratieproces. Op de momenten dat wordt bemonsterd, is de uitgangsspanning van de integrator nul. Indien de fase afwijkt, verschuift het gehele patroon van schakelsignaal 28 en bemonsteringsmomenten. Op regel 5 loopt de fase van de klok 45 graden achter ten opzichte van het ontvangen signaal. Regel 6 toont de integrator uitgangspanning. Deze spanning is nu niet nul op de bemonsteringsmomenten, maar heeft voor alle bits een absolute waarde groter dan nul. De polariteit echter wisselt bij ontvangst van een 1-teken. Om een regelsig-naal te kunnen verkrijgen met een constante polariteit, worden de monsters van de integrator vermenigvuldigd met +1 of met -1 in vermenigvuldiger 32 in de figuren 6 en 8. De polariteit wordt bepaald door flipflop FF, die wordt omgezet zodra een 1-teken wordt gedetecteerd. Het zo polariteitgecorrigeerde regelsignaal 36 wordt vervolgens toegevoerd aan de fase-accumulator 33, die, afhankelijk van de grootte van het regelsignaal, de fase één of meer stappen corrigeert. Regel 7 in figuur 9 laat de stand van flipflop FF zien en regel 8 het polariteitgecorrigeerde regelsignaal. Het bemonsteren van integrator 29 dient daarbij in zoverre iets vertraagd plaats te vinden ten opzichte van de bemonstering van integrator 15, dat regelsignaal 36 de waarde overneemt nadat flipflop FF omgeklapt is bij het optreden van een 1-teken. Figuur 9, regels 9, 10, 11 en 12 laten hetzelfde zien voor de situatie dat de fase van de klok 45 graden voorloopt. In regel 12 is nu te zien dat het regelsignaal een negatieve polariteit heeft. Dat betekent, dat de richting waarin de fase wordt bijgestuurd afhankelijk is van de richting van de afwijking, hetgeen nodig is om een convergerende re-gelwerking te verkrijgen.

Daar voor een convergerende werking van de regellus de detectie van de 1-tekens van belang is, zal bij fasefou-ten groter dan 90 graden deze regellus minder goed gaan functioneren. Als onderdeel van de uitvinding is daarvoor de volgende oplossing gevonden. De situatie waarin de fasefout 90 graden of meer bedraagt, is getekend in figuur 10. Hierin zijn de regels 1 en 2 identiek aan de regels 1 en 2 van figuur 9. De regels 3 en 4 zijn getekend voor 90 graden achterstand, de regels 5 en 6 voor 135 graden achterstand en tenslotte de regels 7 en 8 voor 180 graden fasefout. In tegenstelling tot de situatie bij fasefouten kleiner dan 90 graden (figuur 9), blijkt dat grote verschillen gaan optreden in de uitgangsspanningen van de integrator op de bemonsteringsmomenten tussen de ontvangst van een 1-teken en de ontvangst van een 0-teken. Juist bij een fasefout van 180 graden zijn de monsters bij een 1-teken maximaal in amplitude en bij een 0-teken nul. Dit verschijnsel verschaft de mogelijkheid om bij grote fasefouten («=135 - 225 graden) een separate regelaktie te nemen, bijvoorbeeld door de faseaccumulator een eenmalige fasestap van 180 graden te laten maken. Hierna is de fasefout kleiner dan 45 graden geworden en verkeert de regellus met zekerheid in het convergerende gebied.

In het blokschema van figuur 8 is dat uitgewerkt in circuit 37. Het ontvangt de monsters van integrator 29, bepaalt de absolute waarden van de monsters en vergelijkt de monsters onderling, daarbij ondersteund door de bestu-ringspuls van schakelaar 30 bij wijze van kloksignaal. Circuit 37 geeft een extra regelsignaal 38 af aan de fase-accumulator 33, indien de amplitude van de monsters onderling meer dan een bepaalde factor, bijvoorbeeld een factor 2, verschillen. Dit regelsignaal doet de fase een grote stap, bijvoorbeeld 180 graden, verspringen.

Daarmee is een synchronisatiecircuit verkregen, dat onder alle omstandigheden snel de juiste synchronisatie vindt. De synchronisatie is ook éénduidig; er is maar één stabiel punt in tegenstelling tot de Costas-lus, die twee stabiele oplossingen heeft, maar waar de waarde van het teken ervan afhangt in welke oplossing de regellus valt.

Het hierboven beschreven synchronisatiecircuit is niet alleen bruikbaar voor het detectiecircuit volgens de uitvinding, doch is ook geschikt voor de hierboven beschreven correlator-ontvanger volgens figuur 4.

Het zal voor de deskundige op het onderhavige vakgebied duidelijk zijn dat zowel de beschreven detectorschakelin-gen als de bijbehorende synchronisatieschakeling geheel of gedeeltelijk uitgevoerd kunnen worden als een algoritme in een Digitale Signaal Processor. Deze uitvoeringsvorm wordt geacht onder de uitvinding te vallen.

Claims (8)

1. Een datadetector voor toepassing in een draadloos identificatiesysteem of smartcardsysteem, waarin gebruik gemaakt wordt van codering van databits door middel van differential biphase modulatie van een subdraaggolf, met het kenmerk, dat gebruik wordt gemaakt van één correlatorcircuit, waarin na analoge vermenigvuldiging met de oorspronkelijke subdraaggolf als sjabloonsignaal, het resultaat van deze vermenigvuldiging wordt geïntegreerd over de tweede helft van een eerste teken en de eerste helft van het daarop volgende teken en waarin de uitkomst van een eerste integratieperiode wordt vergeleken met de direct daaropvolgende integratieperiode ter detectie van het eerste teken.

2. Een datadetector volgens conclusie 1, met het kenmerk, dat de uitkomsten van de beide integratieperioden van elkaar worden afgetrokken, waarna de absolute waarde van het verschil het 1-teken aangeeft, indien deze waarde hoog is en een 0-teken aangeeft, indien deze waarde laag is.

3. Een datadetector volgens conclusie 2, met het kenmerk, dat de correlatorschakeling bestaat uit een vermenigvuldiger 14, een integrator 15, een bemonsteringsschakelaar 16, een resetschakelaar 17, een geheugenelement M, een aftrekschakeling 25 en een comparator 26.

4. Een datadetector volgens conclusie 1, met het kenmerk, dat van de uitkomsten van beide integratieperioden de polariteiten worden bepaald, beide polariteiten worden gecombineerd in een exclusieve-of-schakeling XOR, waarbij het uitgangssignaal 8 van schakeling XOR de waarde van de tekens aangeeft.

5. Een datadetector volgens conclusie 4, met het kenmerk, dat de correlatorschakeling bestaat uit een vermenigvuldiger 14, een integrator 15, een bemonsteringsschakelaar 16, een resetschakelaar 17, een comparator 35, een geheugenelement M en een exclusieve-of-schakeling XOR.

6. Een synchronisatieschakeling voor een datadetector volgens conclusie 1, met het kenmerk, dat het ontvangen signaal 8 over een beperkte periode, symmetrisch aan weerszijden van de tekengrenzen, met een lengte van bijvoorbeeld de halve lengte van een teken, wordt geïntegreerd en waarvan de uitkomst, afhankelijk van het optreden van een 1-teken, in polariteit kan worden gedraaid.

7. Een synchronisatieschakeling volgens conclusie 6, met het kenmerk, dat de synschronisatieschakeling bestaat uit een signaalschakelaar 27, een integrator 29, een bemonsteringsschakelaar 30, een resetschakelaar 31, een vermenigvuldiger 32, een flipflop FF en een fase-accumulator 33.

8. Een datadetector volgens één of meer van de conclusies 1 tot en met 7, met het kenmerk, dat geheel of gedeeltelijk de bedoelde functies kunnen worden gerealiseerd, en de schakelingen kunnen worden uitgevoerd als, een algoritme in een Digitale Signaal Processor.