NL9100065A - Werkwijze en inrichting voor het opwekken van een kloksignaal uit een biphase gemoduleerd digitaal signaal. - Google Patents
Werkwijze en inrichting voor het opwekken van een kloksignaal uit een biphase gemoduleerd digitaal signaal. Download PDFInfo
- Publication number
- NL9100065A NL9100065A NL9100065A NL9100065A NL9100065A NL 9100065 A NL9100065 A NL 9100065A NL 9100065 A NL9100065 A NL 9100065A NL 9100065 A NL9100065 A NL 9100065A NL 9100065 A NL9100065 A NL 9100065A
- Authority
- NL
- Netherlands
- Prior art keywords
- output
- signal
- input
- biphase
- sampling time
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0334—Processing of samples having at least three levels, e.g. soft decisions
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/4904—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using self-synchronising codes, e.g. split-phase codes
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Dc Digital Transmission (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
N.V. Philips' Gloeilampenfabrieken te Eindhoven.
Werkwijze en inrichting voor het opwekken van een kloksignaal uit een biphase gemoduleerd digitaal signaal.
De uitvinding betreft een werkwijze voor het opwekken van een kloksignaal uit een biphase gemoduleerd digitaal signaal waarvan de polariteit per symbool-interval op een eerste en tweede bemonstertijdstip wordt bemonsterd, waarbij beide polariteitsmonsters met elkaar worden vergeleken en er bij overeenstemming van de polariteitsmonsters een regelsignaal in ene zin wordt gegenereerd in responsie waarop beide bemonster-tijdstippen in een eerste richting schuiven ten opzichte van het biphase signaal en er bij verschil van de polariteitsmonsters een regelsignaal in andere zin wordt gegenereerd in responsie waarop beide bemonstertijdstippen in een tweede richting schuiven ten opzichte van het biphase signaal.
Een dergelijke werkwijze is bekend uit EP-A-0 162 505 (PHN 11.019).
Een symboolinterval ter lengte T van een biphase gemoduleerd signaal bezit halverwege het interval altijd een faseovergang, die, indien de maximale waarde van het biphase signaal positief en de minimale waarde negatief is, als nul-doorgang waarneembaar is. Op een afstand van 1/4 T zowel links als rechts van deze nuldoorgang is de amplitude van het biphase signaal maximaal (positief of negatief) en maatgevend voor de informatie-inhoud van het biphase signaal in het betreffende symboolinterval. In het verdere betoog zal worden aangenomen, dat de polariteit van de maximale amplitude van het biphase signaal op een afstand van 1/4 T links van de nuldoorgang bepaald dient te worden. Voor de uitvinding maakt het uiteraard niets uit of dit nu links of rechts van de nuldoorgang geschiedt.
Teneinde de polariteit van de maximale amplitude van het biphase signaal op een afstand van T/4 links van de nuldoorgang per symboolinterval te kunnen bepalen, dient het biphase signaal ter plaatse van deze maximale amplitude in elk sym-boolinterval bemonsterd te worden. Aangezien het vaststellen van de plaats van de maximale amplitude veel moeilijker is dan de plaatsbepaling van de steile nuldoorgang, wordt het biphase signaal op twee tijdstippen per symboolinterval bemonsterd, met een onderlinge afstand van T/4. Indien het tweede bemonstert! jdstip samenvalt met de nuldoorgang, zal het eerste bemonstertijdstip samenvallen met de maximale amplitude, waarvan de polariteit bepaald dient te worden.
Door beide polariteitsmonsters te vergelijken en bij overeenstemming beide bemonstertijdstippen bijvoorbeeld iets naar rechts te verschuiven en bij verschil dan iets naar links te verschuiven, komt het tweede bemonstertijdstip na een aantal symboolintervallen in de omgeving van de nuldoorgang te liggen. De hiervoor benodigde tijd wordt de inregeltijd genoemd. Ligt het tweede bemonstertijdstip dan enigszins links van de nuldoorgang, dan zijn beide polariteitsmonsters gelijk en schuiven beide bemonstertijdstippen naar rechts, waardoor in het volgende symboolinterval het tweede bemonstertijdstip enigszins rechts van de nuldoorgang komt te liggen, terwijl het eerste bemonstertijdstip zich dan nog steeds links van de nuldoorgang bevindt in de omgeving van de maximale amplitude. De op deze tijdstippen genomen polariteitsmonsters zullen dan verschillen, waardoor beide tijdstippen naar links schuiven en het tweede bemonstertijdstip dan weer links van de nuldoorgang komt te liggen in het weer volgende symboolinterval, enzovoorts .
Beide bemonstertijdstippen blijven met een onderlinge afstand van T/4 dus telkens naar links en weer naar rechts schuiven, zodra het tweede bemonstertijdstip zich in de omgeving van de nuldoorgang bevindt. Het eerste bemonstertijdstip vertoont hierbij een jitter ter grootte van de stapgrootte waarmee beide bemonstertijdstippen heen en weer schuiven. Bijvoorbeeld in digitale echo cancelling systemen wordt een eis aan de jitter gesteld van maximaal één duizendste deel van het symboolinterval. Een dergelijke kleine jitter zou gereali seerd kunnen worden door de stapgrootte even klein te kiezen, waarbij de inregeltijd echter omgekeerd evenredig groot wordt. Dit is ongewenst.
De uitvinding stelt zich ten doel een werkwijze te verschaffen waarbij het eerste bemonstertijdstip na het inregelen geen jitter meer vertoont, zonder dat de inregeltijd toeneemt.
De werkwijze volgens de uitvinding heeft het kenmerk, dat in afhankelijkheid van een momentane waarde en een vorige waarde van het regelsignaal het eerste bemonstertijdstip een vaste positie behoudt ten opzichte van het biphase signaal terwijl het tweede bemonstertijdstip verschuift ten opzichte van het biphase signaal.
Door aan de hand van een momentane waarde en een vorige waarde van het regelsignaal het einde van de inregeltijd te bepalen, waarbij het tweede bemonstertijdstip de omgeving van de nuldoorgang heeft bereikt, en vervolgens dit tweede bemonstertijdstip om de nuldoorgang heen te laten springen, terwijl het eerste bemonstertijdstip een vaste positie ten opzichte van het biphase signaal blijft behouden, wordt bereikt dat het eerste bemonstertijdstip geen jitter meer vertoont. Zelfs kleine variaties in de tijd van het biphase signaal kunnen volledig door het verschuiven van het tweede bemonstertijdstip worden opgevangen. Indien deze variaties te groot worden, moet er echter weer ingeregeld worden, waarbij beide bemonstert!jd-stippen met een onderlinge afstand van ca. 1/4 T weer net zo lang schuiven, totdat het tweede bemonstertijdstip de omgeving van de nuldoorgang weer heeft bereikt.
De werkwijze volgens de uitvinding kent dus twee situaties: een eerste, dynamische inregelsituatie waarin beide bemonstertijdstippen een onderlinge afstand van ca. T/4 hebben, welke eerste, dynamische inregelsituatie eindigt als het tweede bemonstertijdstip de omgeving van de nuldoorgang heeft bereikt, en een tweede, statische regelsituatie, waarin het eerste bemonstertijdstip een vaste positie behoudt, terwij1 het tweede bemonstertijdstip om de nuldoorgang heen springt.
Een uitvoeringsvorm van de werkwijze volgens de uitvin ding heeft het kenmerk, dat het tweede bemonstertijdstip samenvalt met een tijdstip uit een groep van ten opzichte van het eerste bemonstertijdstip vooraf vastgestelde tijdstippen.
Indien het tweede bemonstertijdstip samenvalt met een tijdstip uit een groep van vooraf vastgestelde tijdstippen, bijvoorbeeld a, b en c, dient het tweede bemonstertijdstip gedurende de dynamische inregelsituatie samen te vallen met tijdstip b. In de statische regelsituatie kan het tweede bemonstertijdstip dan om de nuldoorgang heen springen door afwisselend samen te vallen met één der tijdstippen a, b en c.
De uitvinding betreft verder een inrichting voor toepassing van de werkwijze, omvattende bemonstermiddelen voor het bemonsteren van de polariteit van het biphase gemoduleerde digitale signaal op het eerste en tweede bemonstertijdstip per symboolinterval, voorzien van een ingang waaraan het biphase signaal toevoerbaar is, van een stuuringang en van een uitgang, vergelijkmiddelen voor het vergelijken van beide polari-teitsmonsters en het in responsie hierop genereren van het regelsignaal, voorzien van een ingang die met de uitgang van de bemonstermiddelen gekoppeld is en voorzien van een uitgang, een in frequentie gestuurde oscillator, voorzien van een ingang die met de uitgang van de vergelijkmiddelen gekoppeld is en voorzien van een uitgang, en - genereermiddelen voor het genereren van een puls op het eerste en op het tweede bemonstertijdstip, voorzien van een ingang die met de uitgang van de oscillator gekoppeld is, van een stuuringang die met de uitgang van de vergelijkmiddelen gekoppeld is en voorzien van een uitgang die met de stuuringang van de bemonstermiddelen gekoppeld is, waarbij het op de stuuringang van de genereermiddelen aangeboden signaal bepalend is voor de richting waarin beide pulsen ten opzichte van het biphase signaal verschuiven.
De inrichting volgens de uitvinding heeft het kenmerk, dat de inrichting verder is voorzien van besturingsmiddelen, omvattende - een eerste ingang die met de uitgang van de vergelijkmid-delen gekoppeld is voor het ontvangen van het regelsig-naal, - een tweede ingang die met de uitgang van de genereermid-delen gekoppeld is voor het ontvangen van de pulsen, - een eerste uitgang die met de stuuringang van de gene-reermiddelen gekoppeld is voor het realiseren van de koppeling van de vergelijkmiddelen met de genereermidde-len, een tweede uitgang die met de stuuringang van de bemon-stermiddelen gekoppeld is voor het toevoeren van de puls op het tweede bemonstertijdstip, en een met de eerste ingang gekoppelde geheugenschakeling voor het in afhankelijkheid van een momentane waarde en een vorige waarde van het regelsignaal genereren van een signaal op de eerste uitgang in responsie waarop de genereermiddelen de puls op het eerste bemonstertijdstip genereren met een vaste positie ten opzichte van het biphase signaal, en van een signaal op de tweede uitgang voor het toevoeren van de puls op het tweede bemonstertijdstip met een verschoven positie ten opzichte van het biphase signaal.
Een uitvoeringsvorm van de inrichting volgens de uitvinding heeft het kenmerk, dat de geheugenschakeling ten minste een combinatorische schakeling en een flip flop omvat, van welke flip flop een ingang via de combinatorische schakeling de eerste ingang van de besturingsmiddelen vormt, een uitgang via een logische schakeling de eerste uitgang van de besturingsmiddelen vormt, en is gekoppeld met de tweede uitgang van de besturingsmiddelen, en een klokingang is gekoppeld met de uitgang van de gene-reermiddelen.
De uitvinding zal nader worden toegelicht aan de hand van een in de figuren weergegeven uitvoeringsvoorbeeld waarbij de met gelijke verwijzingssymbolen aangeduide delen in de figuren identiek zijn. Daarbij toont:
Figuur 1 het karakteristieke oogpatroon van een biphase gecodeerd signaal,
Figuur 2 een blokschema van een ontvanger voor biphase gecodeerde signalen,
Figuur 3 een blokschema van een uitvoeringsvoorbeeld van de inrichting volgens de uitvinding, en
Figuur 4 een blokschema van een uitvoeringsvoorbeeld van de besturingsmiddelen van de inrichting volgens de uitvinding.
In Figuur 1 is het oogpatroon van het biphase signaal weergegeven. Per symboolinterval ter lengte T heeft een ontvangen biphase signaal een nulpunt p dat altijd onafhankelijk van de informatie-inhoud van het signaal optreedt en een nulpunt q dat slechts bij een bepaalde informatie-inhoud van het signaal optreedt. Het tweede bemonstertijdstip TF dient met het nulpunt p samen te vallen, opdat ten tijde van het eerste bemonstertijdstip TB (dat zich in het symboolinterval circa T/4 links van TF bevindt) de informatie-inhoud van het biphase signaal in het betreffende symboolinterval bepaald kan worden. Om te voorkomen dat bij een bepaalde informatie-inhoud van het biphase signaal TF samenvalt met het nulpunt q, kan een valse synchronisatiedetector worden toegepast, zoals beschreven in EP-A-0 162 505. Deze detector is terwille van de eenvoud weggelaten uit het uitvoeringsvoorbeeld.
Het in Figuur 2 weergegeven blokschema van een bekende ontvanger voor biphase signalen omvat een bemonsterschakeling 1 die via ingangsklem 2 het biphase signaal toegevoerd krijgt, en die met instelbare deler 3 is verbonden. Deler 3 genereert de voor bemonsterschakeling 1 bestemde bemonstertijdstipsigna-len ten tijde van TB en TF. De op deze tijdstippen verkregen polariteitsmonsters worden toegevoerd aan vergelijkschakeling 4, die in responsie hierop een regelsignaal genereert voor instelbare deler 3 en voor een in frequentie gestuurde oscillator 5 (meestal via laagdoorlaatfilter 6). Het oscillatorsig- naai afkomstig van oscillator 5 wordt eveneens aan instelbare deler 3 toegevoerd. Indien de frequentie van het oscillator-signaal bijvoorbeeld een factor 16 hoger is dan de symboolin-tervalfrequentie, deelt de deler 3 deze oscillatorfrequentie door een factor 15 of door een factor 17, afhankelijk van het regelsignaal. Hierdoor verschuiven beide bemonstertijdstippen respectievelijk naar links of naar rechts en komt na enige tijd TF in de omgeving van het nulpunt p te liggen. Vervolgens blijft instelbare deler 3 afwisselend door 15 en 17 delen, waardoor TF om het nulpunt p heen blijft springen ("idle" toestand). TB blijft op een ongeveer vaste afstand van TF meespringen en vertoont daarmee een jitter van 1/16 van het symboolinterval. Een dergelijke grote jitter is ongewenst.
Bemonsterschakeling 1 in Figuur 3 omvat beslissingsscha-keling 20, waarvan de ingang is aangesloten op ingangsklem 2 voor toevoering van het biphase signaal. Beslissingsschakeling 20 beslist op de bemonstertijdstippen TB en TF, welke via OF-poort 21 worden toegevoerd, of het biphase signaal op deze tijdstippen positief (logisch één) of negatief is (logisch nul). Beide polariteitsmonsters worden respectievelijk in D-flip flop (DFF) 22 en D-flip flop (DFF) 23 opgeslagen. De uitgang van DFF 22 is verbonden met uitgangsklem 7, waarop de informatie-inhoud van het biphase signaal verschijnt. De uitgangen van DFF 22 en DFF 23 vormen de uitgangen van bemonsterschakeling 1 en zijn verbonden met de ingangen van EXOR-poort 30 van vergelijkschakeling 4, die verder een DFF 31 omvat voor het opslaan van het uitgangssignaal van EXOR-poort 30. De uitgang van DFF 31 vormt de uitgang van vergelijkschakeling 4. Het signaal op deze uitgang heeft de logische waarde één indien beide polariteitsmonsters verschillend zijn en de logische waarde nul indien ze gelijk zijn en wordt toegevoerd aan de in frequentie gestuurde oscillator (VCO) 5 via laag-doorlaatfilter 6-en aan besturingsmiddelen-10. - VCO 5 genereert een signaal met een frequentie die een factor 16 hoger is dan de symboolintervalfrequentie. Instelbare deler 3 die op VCO 5 is aangesloten deelt’ de oscillatorfre- quentie door een faktor 16, of door een faktor 15 of 17, afhankelijk van de van de besturingsmiddelen 10 afkomstige stuursignalen. Verder genereert instelbare deler 3 per periode van het door de deling verkregen signaal 16 equidistante pulsen, Tl t/m T16. Puls T5 (die correspondeert met het bemonstert! jdstip TB) wordt toegevoerd aan OF-poort 21, puls T6 aan de klokingang van DFF 22 en puls T12 aan de klokingang van DFF 31.
De uitgang van besturingsmiddelen 10 is verbonden met OF-poort 21 voor toevoering van bemonstertijdstip TF en is verbonden met de ingang van DFF 40 voor het opslaan van TF. De uitgang van DFF 40 is verbonden met de klokingang van DFF 23 en de klokingang van DFF 40 is verbonden met VCO 5. Hiermee wordt bereikt, dat onafhankelijk van het moment waarop het bemonstertijdstip TF plaatsvindt, het hierbij behorende polari-teitsmonster in DFF 23 correct wordt opgeslagen.
Besturingsmiddelen 10 omvatten een geheugenschakeling 50 met drie ingangen: step, direction en clock. Ingang direction is rechtstreeks aangesloten op de uitgang van DFF 31 voor het ontvangen van het regelsignaal, ingang step is via pulsgever 51 en 32-deler 52 met deze uitgang gekoppeld en ingang clock is met instelbare deler 3 gekoppeld voor het ontvangen van puls T13. Pulsgever 51 geeft één reset-puls af aan 32-deler 52 in responsie op iedere signaalovergang in het regelsignaal, en na 32 pulsen T12 geeft 32-deler 52 een puls af aan de step-ingang, waarbij deze 32-deler dus gereset wordt bij elke van pulsgever 51 afkomstige reset-puls. Geheugenschakeling 50 heeft vijf uitgangen: left, centre, right, -5-15 en -M7. Uitgang left is verbonden met EN-poort 53, die verder is gekoppeld met instelbare deler 3 voor het ontvangen van puls T8. Uitgang centre is verbonden met EN-poort 54, die verder is gekoppeld met instelbare deler 3 voor het ontvangen van puls T9 en uitgang right is verbonden met EN-poort 55, die verder is gekoppeld met instelbare deler 3 voor het ontvangen van puls T10. De drie uitgangen van deze drie EN-poorten 53, 54 en 55 zijn aangesloten op OF-poort 56, waarvan de uitgang de uitgang van de besturingsmiddelen 10 vormt. Via deze uitgang wordt bemonstertijdstip TF gegenereerd, dat afhankelijk van het uitgangssignaal van geheugenschakeling 50 samenvalt met puls T8, T9 of T10 van instelbare deler 3. De uitgangen 4-15 en -KL7 zijn gekoppeld met instelbare deler 3, die afhankelijk van het uitgangssignaal van geheugenschakeling 50 hierdoor door een faktor 15, 16 of 17 deelt.
De werking van geheugenschakeling 50 is weergegeven in tabel 1. Een dergelijke geheugenschakeling 50 kan op verschillende wijzen gerealiseerd worden, één uitvoeringsvoorbeeld waarin gebruik wordt gemaakt van flip flops zal aan de orde komen bij de beschrijving van Figuur 4.
TABEL 1
Tabel 1 dient als volgt geïnterpreteerd te worden. Stel de huidige situatie (present state) is situatie C. Hiermee correspondeert een uitgangssituatie van geheugenschakeling 50 waarbij uitgang centre de logische waarde één heeft (in Figuur 3 is te zien dat het tweede bemonstertijdstip TF dan samenvalt met puls T9). Indien dan de ingangen step en direction respectievelijk de logische waarden één en nul krijgen toegevoerd, wordt de volgende situatie (next state) de situatie B. Hiermee correspondeert een uitgangssituatie waarbij de uitgang left de logische waarde één heeft (TF valt dan samen met puls T8). Indien de ingangen step en direction vervolgens beide de logische waarde nul toegevoerd krijgen, blijft de volgende situatie (next state) de situatie B, etc.
De werking van het in Figuur 3 weergegeven uitvoerings-voorbeeld is als volgt. Het biphase gecodeerde signaal wordt aangeboden op ingangsklem 2 en door bemonsterschakeling 20 bemonsterd op de bemonstertijdstippen TB en TF. TB valt samen met puls T5 afkomstig van instelbare deler 3, en TF valt samen met puls T8, T9 of T10, afhankelijk van de uitgangssituatie van geheugenschakeling 50. Stel dat de uitgang centre hiervan de logische waarde één heeft, dan valt TF samen met puls T9 (situatie c in tabel 1). De op beide bemonstertijdstippen TB en TF genomen polariteitsmonsters worden opgeslagen in respectievelijk DFF 22 en DFF 23 en toegevoerd aan EXOR-poort 30 van vergelijkschakeling 4. Stel dat zowel TB als TF zich links van het punt p van het oogdiagram van het biphase signaal bevindt, dan hebben beide polariteitsmonsters de logische waarde één en geeft EXOR-poort 30 een uitgangssignaal met de logische waarde nul af dat wordt opgeslagen in DFF 31 en dat wordt aangeboden aan VCO 5 via laagdoorlaatfilter 6 en aan besturingsmiddelen 10. Hierdoor loopt de 16 x hogere oscillatorfrequentie van VCO 5 frequentiesynchroon met de symboolintervalfrequentie van het biphase signaal. Aangezien verondersteld is dat geheugenschakeling 50 zich in situatie C bevindt, hebben de beide uitgangen t15 en vi7 de logische waarde nul en deelt instelbare deler 3 in responsie daarop door de faktor 16. Hierbij ontstaat een frequentie waarvan de periode gelijk is aan het symboolinterval van het biphase signaal en genereert instelbare deler 3 de equidistante pulsen Tl t/m T16 per periode.
Het van DFF 31 afkomstige signaal met logische waarde nul wordt direct aangeboden aan de direction ingang van geheugenschakeling 50 en aan pulsgever 51, die in responsie hierop geen reset puls genereert voor 32-teller 52, die hierdoor na ontvangst van kloksignaal puls T12 de telstand 1 aanneemt, indien wordt aangenomen dat de vorige telstand de waarde o had. Teller 52 genereert alleen bij het bereiken van telstand 32 een signaal met logische waarde één. Dit is nog niet het geval, en de step ingang krijgt dus eveneens als de direction ingang een signaal met logische waarde nul aangeboden. Uit tabel 1 volgt dan dat de volgende uitgangssituatie (next state) van geheugenschakeling 50 weer situatie C is, waardoor de logische waarden van de vijf uitgangssignalen niet veranderen. Hierdoor blijft TF samenvallen met puls T9 en blijft instelbare deler 3 door de faktor 16 delen, waardoor beide bemonstertijdstippen niet verschuiven ten opzichte van het symboolinterval en de beide polariteitsmonsters weer de logische waarde nul hebben. Het enige dat elk volgend symboolinterval verandert is de telstand van 32-teller 52 die telkens met de waarde één wordt verhoogd. Na 32 symboolintervallen bereikt deze telstand de waarde 32, en genereert teller 52 een puls, in responsie waarop de step ingang de logische waarde één toegevoerd krijgt. Uit tabel 1 volgt dan dat de volgende uitgangssituatie (next state) van geheugenschakeling 50 de situatie D wordt, waarbij nu de uitgang right de logische waarde één krijgt. Hierdoor schuift TF een puls naar rechts (van T9 naar T10) terwijl TB ten opzichte van het symboolinterval op zijn plaats blijft (deler 3 blijft immers door een faktor 16 delen aangezien de uitgangen -e-15 en -M7 in situatie D de logische waarde nul genereren). Op deze bemonstertijdstippen hebben beide polariteitsmonsters nog steeds de logische waarde één waardoor EXOR-poort 30 via DFF 31 een signaal met logische waarde nul aan besturingsmiddelen 10 genereert. Gedurende 32 symboolintervallen wordt de telstand van teller 52 weer met de waarde één verhoogd, totdat deze telstand de waarde 32 heeft bereikt, in welk geval er een signaal met logische waarde één wordt aangeboden aan de step ingang. Uit tabel 1 volgt dan dat de volgende uitgangssituatie (next state) de situatie E wordt.
In de situatie E behoudt uitgang right de logische waarde één en krijgt uitgang -s-17 eveneens de logische waarde één. Hierdoor deelt deler 3 de oscillatorfrequentie van VCO 5 door een faktor 17, waardoor beide bemonstertijdstippen ten opzichte van het symboolinterval naar rechts schuiven, hierbij kunnen zich twee situaties voordoen, situatie I waarin het tweede bemonstertijdstip TF zich nog steeds links van het nulpunt p bevindt en situatie II waarin TF inmiddels door het naar rechts schuiven rechts van het nulpunt p is terechtgekomen.
In situatie I hebben de polariteitsmonsters ten tijde van de naar rechts geschoven bemonstertijdstippen nog steeds beide de waarde één, in responsie waarop EXOR-poort 30 een signaal met logische waarde nul gegenereerd. Hierdoor komt geheugen-schakeling 50 in situatie D terecht, waardoor deler 3 weer door 16 gaat delen. Indien teller 52 telstand 32 bereikt heeft, komt geheugenschakeling 50 weer in situatie E terecht en deelt deler 3 door 17 waardoor beide bemonstertijdstippen weer naar rechts schuiven ten opzichte van het symboolinter-val. Dit gaat zo door totdat TF enigszins rechts van het nulpunt p is terechtgekomen, in welk geval situatie II is bereikt.
In situatie II bevindt TB zich links en TF zich enigszins rechts van het nulpunt p en hebben de op deze tijdstippen genomen polariteitsmonsters tegengestelde waarden. Hierdoor krijgt de direction ingang een logische één aangeboden en krijgt de step ingang een logische nul aangeboden en komt geheugenschakeling 50 in situatie D terecht: deler 3 deelt dan door 16 waardoor beide bemonstertijdstippen ten opzichte van het symboolinterval niet meer verschuiven. Na 32 symboolinter-vallen bereikt teller 52 de telstand 32 en krijgen zowel de step ingang als de direction ingang een logische één aangeboden, waardoor de situatie C bereikt wordt: TF verschuift dan één puls naar links en valt samen met T9, terwijl TB op zijn plaats blijft. Indien TF nu links van het nulpunt p is terechtgekomen zal na 32 symboolintervallen weer de situatie D bereikt worden, waarbij TF naar rechts schuift. Indien TF zich in toestand C nog steeds rechts van het nulpunt p bevindt, wordt na 32 symboolintervallen de toestand B.bereikt, waarbij TF weer één puls naar links schuift en samenvalt met T8, waarbij TF zeker links van het nulpunt p is terechtgekomen. Vervolgens wordt weer situatie C bereikt, waarbij TF weer naar rechts schuift, etc.
Op deze wijze wordt voorkomen dat deler 3 voortdurend door 15 of door 17 moet delen, waarbij TB eveneens verschuift. Eenmaal in de omgeving van het nulpunt p aangekomen komt TF in een "idle" toestand terecht (d.w.z. om het nulpunt heen springend door samen te vallen met puls T8, T9 of T10) terwijl TB op zijn plaats blijft (door samen te vallen met T5, waarbij deler 3 voortdurend door een faktor 16 deelt). Pas wanneer TF zich niet meer in de omgeving van het nulpunt p bevindt, zal de ligging van TB en TF gecorrigeerd worden door verandering van de deelfaktor. Dit zal in de regel slechts zeer zelden voorkomen.
Figuur 4 toont een uitvoeringsvoorbeeld van de in Figuur 3 weergegeven geheugenschakeling 50, waarvan de werking is omschreven in tabel 1. Geheugenschakeling 50 omvat 6 combinatorische schakeling, te weten de ENENOF-poorten 70, 71, 72, 73, 74 en 75. Een ENENOF-poort bestaat uit twee EN-poorten, elk met twee ingangen, waarvan de uitgangen zijn verbonden met een OF-poort en omvat dus een eerste, een tweede, een derde en een vierde ingang. Het uitgangssignaal van een ENENOF-poort heeft de logische waarde één, indien van ten minste één EN-poort beide ingangen tegelijk een signaal met logische waarde één krijgen aangeboden. Een inverterende ingang dient dan uiteraard een logische nul aangeboden te krijgen. Geheugenschakeling 50 omvat verder drie DFF 76, 77 en 78, waarvan de klokingangen gekoppeld zijn met deler 3 voor het ontvangen van puls T13 en waarvan de uitgangen respectievelijk de uitgang left, de uitgang centre en de uitgang right vormen. De ingang van de respectieve DFF 76, 77 en 78 is verbonden met de uitgang van de respectieve ENENOF-poorten 73, 74 en 75, waarvan een eerste ingang is verbonden met de uitgang van de respectieve DFF 76, 77 en 78. Van elke ENENOF-poort 73, 74 en 75 is een tweede ingang (inverterend) verbonden met een derde ingang en met de step ingang, en is een vierde ingang verbonden met de uitgang van de respectieve ENENOF-poorten 70, 71 en 72. Van ENENOF-poort 70 is een eerste ingang verbonden met de eerste ingang van ENENOF-poort 73 en met een eerste ingang van ENE-NOF-poort 71. Van ENENOF-poort 70 is een tweede ingang verbonden met de direction ingang en met een tweede ingang (inverterend) van zowel ENENOF-poort 71 als ENENOF-poort 72. Van ENENOF-poort 70 is een derde ingang verbonden met de tweede ingang en is een vierde ingang verbonden met de eerste ingang van ENENOF-poort 74 en met een vierde ingang van ENENOF-poort 72. Van ENENOF-poort 71 is een derde ingang verbonden met de tweede ingang (inverterend) en is een vierde ingang verbonden met de eerste ingang van ENENOF-poort 75 en met een eerste ingang van ENENOF-poort 72, waarvan de tweede ingang (inverterend) is verbonden met een derde ingang (inverterend). Geheu-genschakeling 50 omvat verder twee EN-poorten 79 en 80, elk met twee ingangen, waarbij één ingang van elke EN-poort 79, 80 is verbonden met de step ingang. De andere ingang van EN-poort 79 is verbonden met de uitgang left en de andere ingang van EN-poort 80 is verbonden met de uitgang right. De uitgangen van de respectieve EN-poorten 79 en 80 vormen de uitgangen 4-15 en 4-17 van de geheugenschakeling 50.
De werking, zoals weergegeven in tabel 1, is als volgt. Stel op een gegeven moment is op uitgang centre een signaal met logische waarde één aanwezig (toestand C in tabel 1) en worden aan de step ingang en de direction ingang signalen met logische waarde nul aangeboden. Dan genereren alleen de ENE-NOF-poorten 72 en 74 een signaal met logische waarde één, doordat alleen de uitgang centre de logische waarde één had.
Op puls T13 krijgt dan alleen DFF 77 een signaal met logische waarde één aangeboden, waardoor alleen de uitgang centre de logische waarde één voert. De situatie blijft daarmee onveranderd. Uit tabel 1 blijkt dit ook: Wanneer zowel de step ingang als de direction ingang de logische waarde nul krijgen aangeboden in situatie C, dan is de volgende situatie eveneens weer de situatie C.
Wanneer teller 52 de telstand 32 bereikt, wordt er een pulssignaal met logische waarde één aangeboden aan de step ingang. Hierdoor genereren de ENENOF-poorten 72 en 75 een signaal met logische waarde één, waardoor op de eerstvolgende puls T13 alleen DFF 78 op de uitgang right een signaal met logische waarde één genereert. Hiermee correspondeert situatie D uit tabel 1: Wanneer op de step ingang een signaal met logische waarde één wordt aangeboden en op de direction ingang een signaal met logische waarde nul in situatie C, dan is de volgende toestand de situatie D, waarbij dus alleen de uitgang right een signaal met logische waarde één genereert.
Claims (4)
1. Werkwijze voor het opwekken van een kloksignaal uit een biphase gemoduleerd digitaal signaal waarvan de polariteit per symbool-interval op een eerste en tweede bemonstertijdstip wordt bemonsterd, waarbij beide polariteitsmonsters met elkaar worden vergeleken en er bij overeenstemming van de polari-teitsmonsters een regelsignaal in ene zin wordt gegenereerd in responsie waarop beide bemonstert!jdstippen in een eerste richting schuiven ten opzichte van het biphase signaal en er bij verschil van de polariteitsmonsters een regelsignaal in andere zin wordt gegenereerd in responsie waarop beide bemonstert ij dstippen in een tweede richting schuiven ten opzichte van het biphase signaal, met het kenmerk, dat in afhankelijkheid van een momentane waarde en een vorige waarde van het regelsignaal het eerste bemonstertijdstip een vaste positie behoudt ten opzichte van het biphase signaal terwijl het tweede bemonstertijdstip verschuift ten opzichte van het biphase signaal.
2. Werkwijze volgens conclusie 1, met het kenmerk, dat het tweede bemonstertijdstip samenvalt met een tijdstip uit een groep van ten opzichte van het eerste bemonstertijdstip vooraf vastgestelde tijdstippen.
3. Inrichting voor toepassing van de werkwijze volgens conclusie 1, omvattende bemonstermiddelen voor het bemonsteren van de polariteit van het biphase gemoduleerde digitale signaal op het eerste en tweede bemonstertijdstip per symboolinterval, voorzien van een ingang waaraan het biphase signaal toevoerbaar is, van een stuuringang en van een uitgang, vergelijkmiddelen voor het vergelijken van beide polariteitsmonsters en het in responsie hierop genereren van het regelsignaal, voorzien van een ingang die met de uitgang van de bemonstermiddelen gekoppeld is en voorzien van een uitgang, een in frequentie gestuurde oscillator, voorzien van een ingang die met de uitgang van de vergelijkmiddelen gekop peld is en voorzien van een uitgang, en - genereermiddelen voor het genereren van een puls op het eerste en op het tweede bemonstertijdstip, voorzien van een ingang die met de uitgang van de oscillator gekoppeld is, van een stuuringang die met de uitgang van de verge-lijkmiddelen gekoppeld is en voorzien van een uitgang die met de stuuringang van de bemonstermiddelen gekoppeld is, waarbij het op de stuuringang van de genereermiddelen aangeboden signaal bepalend is voor de richting waarin beide pulsen ten opzichte van het biphase signaal verschuiven, met het kenmerk, dat de inrichting verder is voorzien van besturingsmiddelen, omvattende een eerste ingang die met de uitgang van de vergelijkmid-delen gekoppeld is voor het ontvangen van het regelsig-naal, - een tweede ingang die met de uitgang van de genereermiddelen gekoppeld is voor het ontvangen van de pulsen, een eerste uitgang die met de stuuringang van de genereermiddelen gekoppeld is voor het realiseren van de koppeling van de vergelijkmiddelen met de genereermiddelen, een tweede uitgang die met de stuuringang van de bemonstermiddelen gekoppeld is voor het toevoeren van de puls op het tweede bemonstertijdstip, en een met de eerste ingang gekoppelde geheugenschakeling voor het in afhankelijkheid van een momentane waarde en een vorige waarde van het regelsignaal genereren van een signaal op de eerste uitgang in responsie waarop de genereermiddelen de puls op het eerste bemonstertijdstip genereren met een vaste positie ten opzichte van het biphase signaal, en van een signaal op de tweede uitgang voor het toevoeren van de puls op het tweede bemonstertijdstip met een verschoven positie ten opzichte van het biphase signaal.
4. Inrichting volgens conclusie 3, met het kenmerk, dat de geheugenschakeling ten minste een combinatorische schakeling en een flip flop omvat, van welke flip flop - een ingang via de combinatorische schakeling de eerste ingang van de besturingsmiddelen vormt, een uitgang via een logische schakeling de eerste uitgang van de besturingsmiddelen vormt, en is gekoppeld met de tweede uitgang van de besturingsmiddelen, en een klokingang is gekoppeld met de uitgang van de gene-reermiddelen.
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
NL9100065A NL9100065A (nl) | 1991-01-16 | 1991-01-16 | Werkwijze en inrichting voor het opwekken van een kloksignaal uit een biphase gemoduleerd digitaal signaal. |
US07/694,582 US5243630A (en) | 1991-01-16 | 1991-05-02 | Method of and arrangement for generating a clock signal from a biphase modulated digital signal |
DE69211028T DE69211028T2 (de) | 1991-01-16 | 1992-01-07 | Verfahren und Anordnung zum Erzeugen eines Taktimpulssignals aus einem Zweiphasenmodulierten digitalen Signal |
EP92200023A EP0497391B1 (en) | 1991-01-16 | 1992-01-07 | Method of, and arrangement for, generating a clock signal from a biphase modulated digital signal |
KR1019920000334A KR100265309B1 (ko) | 1991-01-16 | 1992-01-13 | 2상 변조 디지탈 신호로부터의 클럭 신호 발생 방법 및 그 장치 |
JP00423292A JP3425767B2 (ja) | 1991-01-16 | 1992-01-13 | バイフェーズ変調ディジタル信号からクロック信号を発生する方法及び装置 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
NL9100065 | 1991-01-16 | ||
NL9100065A NL9100065A (nl) | 1991-01-16 | 1991-01-16 | Werkwijze en inrichting voor het opwekken van een kloksignaal uit een biphase gemoduleerd digitaal signaal. |
Publications (1)
Publication Number | Publication Date |
---|---|
NL9100065A true NL9100065A (nl) | 1992-08-17 |
Family
ID=19858728
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
NL9100065A NL9100065A (nl) | 1991-01-16 | 1991-01-16 | Werkwijze en inrichting voor het opwekken van een kloksignaal uit een biphase gemoduleerd digitaal signaal. |
Country Status (6)
Country | Link |
---|---|
US (1) | US5243630A (nl) |
EP (1) | EP0497391B1 (nl) |
JP (1) | JP3425767B2 (nl) |
KR (1) | KR100265309B1 (nl) |
DE (1) | DE69211028T2 (nl) |
NL (1) | NL9100065A (nl) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3134426B2 (ja) * | 1991-11-29 | 2001-02-13 | 日本電気株式会社 | シンボル同期回路 |
US5479456A (en) * | 1993-05-19 | 1995-12-26 | U.S. Philips Corporation | Automatic false synchronization correction mechanism for biphase-modulated signal reception |
FR2736231A1 (fr) * | 1995-06-28 | 1997-01-03 | Trt Telecom Radio Electr | Systeme de communication numerique comportant un recepteur dote d'un dispositif de recuperation de rythme |
TW397259U (en) * | 1997-04-19 | 2000-07-01 | United Microelectronics Corp | The filter circuit |
JPH11284674A (ja) * | 1998-03-30 | 1999-10-15 | Nec Shizuoka Ltd | 無線選択呼出受信機及びその同期制御方法 |
JP4366808B2 (ja) * | 2000-01-31 | 2009-11-18 | ソニー株式会社 | タイミングエラー検出回路および復調回路とその方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4253185A (en) * | 1979-07-13 | 1981-02-24 | Bell Telephone Laboratories, Incorporated | Method of transmitting binary information using 3 signals per time slot |
GB2099262B (en) * | 1981-04-29 | 1984-11-14 | Philips Electronic Associated | Arrangement for checking the synchronisation of a receiver |
NL8401310A (nl) * | 1984-04-24 | 1985-11-18 | Philips Nv | Inrichting voor het opwekken van een kloksignaal. |
FR2579042B1 (fr) * | 1985-03-18 | 1987-05-15 | Bull Micral | Procede d'extraction d'un signal d'horloge synchrone a partir d'un signal code en simple ou double intensite, et dispositif permettant la mise en oeuvre du procede |
US4872155A (en) * | 1987-03-13 | 1989-10-03 | Pioneer Electronic Corporation | Clock generator circuit and a synchronizing signal detection method in a sampled format system and a phase comparator circuit suited for generation of the clock |
DE3728655A1 (de) * | 1987-08-27 | 1989-03-09 | Thomson Brandt Gmbh | Verfahren und/oder einrichtung zum demodulieren eines biphasesignales |
US4796280A (en) * | 1987-11-06 | 1989-01-03 | Standard Microsystems Corporation | Digital data separator |
US4972161A (en) * | 1989-06-28 | 1990-11-20 | Digital Equipment Corporation | Clock recovery for serial data communications system |
US5056114A (en) * | 1989-08-03 | 1991-10-08 | Northern Telecom Limited | Method and apparatus for decoding Manchester encoded data |
JPH0369238A (ja) * | 1989-08-08 | 1991-03-25 | Mitsubishi Electric Corp | 復調データ識別判定装置 |
-
1991
- 1991-01-16 NL NL9100065A patent/NL9100065A/nl not_active Application Discontinuation
- 1991-05-02 US US07/694,582 patent/US5243630A/en not_active Expired - Fee Related
-
1992
- 1992-01-07 EP EP92200023A patent/EP0497391B1/en not_active Expired - Lifetime
- 1992-01-07 DE DE69211028T patent/DE69211028T2/de not_active Expired - Fee Related
- 1992-01-13 KR KR1019920000334A patent/KR100265309B1/ko not_active IP Right Cessation
- 1992-01-13 JP JP00423292A patent/JP3425767B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US5243630A (en) | 1993-09-07 |
KR100265309B1 (ko) | 2000-09-15 |
DE69211028T2 (de) | 1996-12-19 |
DE69211028D1 (de) | 1996-07-04 |
EP0497391A1 (en) | 1992-08-05 |
JPH04326220A (ja) | 1992-11-16 |
EP0497391B1 (en) | 1996-05-29 |
JP3425767B2 (ja) | 2003-07-14 |
KR920015752A (ko) | 1992-08-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7187738B2 (en) | Processing high-speed digital signals | |
JPS60227541A (ja) | ディジタルpll回路 | |
NL8602418A (nl) | Inrichting voor het weergeven van een pcm-gemoduleerd signaal, voorzien van een muteschakeling. | |
NL8601065A (nl) | Werkwijze voor het registreren van gegevens. | |
NL9100065A (nl) | Werkwijze en inrichting voor het opwekken van een kloksignaal uit een biphase gemoduleerd digitaal signaal. | |
JPH0761067B2 (ja) | 受信されたデジタル通信信号からビットクロックを回復する方法および回路装置 | |
NL7902340A (nl) | Werkwijze voor het synchroniseren van de quadphase- ontvanger en kloksynchronisatie-inrichting voor het uitvoeren van de werkwijze. | |
US4709378A (en) | Arrangement for generating a clock signal | |
NL8104441A (nl) | Een ontvanger voor ffsk gemoduleerde datasignalen. | |
NL7902341A (nl) | Werkwijze voor het demoduleren van de quadphase geco- deerd datasignaal en ontvanger voor het uitvoeren van de werkwijze. | |
EP0094956B1 (en) | A method of bringing an oscillator into phase with an incoming signal and an apparatus for carrying out the method | |
US6891402B2 (en) | Clock's out-of-synchronism state detection circuit and optical receiving device using the same | |
US4599735A (en) | Timing recovery circuit for synchronous data transmission using combination of L Bi phase and modified biphase codes | |
CN113541915B (zh) | 一种宽动态范围的快速时钟恢复实现方法及装置 | |
JP2000244469A (ja) | ビット同期回路 | |
US4464769A (en) | Method and apparatus for synchronizing a binary data signal | |
US5479456A (en) | Automatic false synchronization correction mechanism for biphase-modulated signal reception | |
NL8902579A (nl) | Schakeling in een beeldweergeefinrichting met een videosignaalverwerkingsschakeling en een lijnsynchroniseerschakeling. | |
EP0625837A2 (en) | Automatic false synchronization correction mechanism for biphase-modulated signal reception | |
US6944252B2 (en) | Phase comparator circuit | |
NL8000607A (nl) | Fm-ontvanger met zenderkarakterisering. | |
JPS5895447A (ja) | クロツク再生回路 | |
NL8104154A (nl) | Detektie van binaire informatie uit een ladingsverschuivingsinrichting. | |
KR920005295Y1 (ko) | 카운터의 출력 듀티 변환회로 | |
KR940006792B1 (ko) | 동기클럭 발생장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A1B | A search report has been drawn up | ||
BV | The patent application has lapsed |