NL9100046A

NL9100046A - INTERFACE SWITCHING WITH DOUBLE SOURCE VOLTAGE.

Info

Publication number: NL9100046A
Application number: NL9100046A
Authority: NL
Original assignee: Samsung Electronics Co Ltd
Priority date: 1990-10-15
Filing date: 1991-01-11
Publication date: 1992-05-06
Also published as: CN1060724A; IT9022392A1; IT9022392A0; JPH04150411A; FR2668001A1; GB9027194D0; IT1244339B; DE4040046C1; KR920009078A; GB2248988A

Description

UITTREKSELEXTRACT

Een interfaceschakeling met dubbele bronspanning voor het koppelen van twee voedingsspanningen zonder vermogensdis-sipatie als gevolg van niet-noodzakelijke gelijkstromen omvat een n-kanaal CMOS transistor nx voor het opnemen van een ingangssignaal Vin op zijn gate, een omzetter IVa voor het omzetten van het ingangssignaal Vin en een n-kanaal CMOS transistor n2 om het uitgangssignaal van de omzetter IVa op zijn gate te zetten. Tussen de drains van de CMOS transis-toren nj en n2 is een houdschakeling 1 met een hoge bronspanning VH geschakeld.A dual source voltage interface circuit for coupling two supply voltages without power dissipation due to unnecessary DC currents comprises an n-channel CMOS transistor nx for recording an input signal Vin at its gate, a converter IVa for converting the input signal Vin and an n-channel CMOS transistor n2 to put the output signal of the converter IVa on its gate. A holding circuit 1 with a high source voltage VH is connected between the drains of the CMOS transistors nj and n2.

Korte aanduiding: Interfaceschakeling met dubbele bron- spanning.Short designation: Interface switching with double source voltage.

De onderhavige uitvinding heeft betrekking op een interfaceschakeling met dubbele bronspanning, en meer in het bijzonder op een interfaceschakeling voor het sturen van een schakeling met een hoge voedingsspanning vanuit een bron met lage spanning in een chip die gebruik maakt van twee soorten voedingsspanningen, d.w.z. een lage spanning en een hoge spanning.The present invention relates to a dual source voltage interface circuit, and more particularly to an interface circuit for driving a high supply voltage circuit from a low voltage source in a chip using two kinds of supply voltages, ie low voltage and high voltage.

In het algemeen is een gebruikelijke interfaceschakeling met dubbele bronspanning die gebruik maakt van twee voedingsspanningen, samengesteld uit omzetters IV- en IV- J. Δ f omvattende n-kanaal en p-kanaal CMOS transistoren n^ n2, P1 en p2, zoals getoond in fig. 1. Meer in het bijzonder, heeft de interfaceschakeling een opbouw waarbij de omzetter IV1, omvattende de p-kanaal CMOS transistor p1 en de n-kanaal CMOS transistor ^, een lage bronspanning VL (ongeveer 3.3V) heeft, terwijl de omzetter IV2 een p-kanaal CMOS transistor p2 en een n-kanaal CMOS transistor n2 omvat.Generally, a common dual source voltage interface circuit using two supply voltages is composed of converters IV- and IV- J. Δf comprising n-channel and p-channel CMOS transistors n ^ n2, P1 and p2, as shown in Fig. 1. More specifically, the interface circuit has a structure in which the converter IV1, comprising the p-channel CMOS transistor p1 and the n-channel CMOS transistor ^, has a low source voltage VL (about 3.3V), while the converter IV2 includes a p-channel CMOS transistor p2 and an n-channel CMOS transistor n2.

Een ingangssignaal V^n varieert tussen de 0-3.3V. Derhalve heeft de omzetter IV1, wanneer het ingangssignaal V^n van een laag niveau naar een hoog niveau of van een hoog niveau naar een laag niveau verandert, een uitgangs-spanning V ^ van 0-3.3V. Wanneer de uitgangsspanning V^^ van de omzetter IV^ bij een lage spanning varieert, dan varieert de uitgang van de omzetter IV2, die een hoge bronspanning V^. (ongeveer 5V) heeft,, om de hoge spanning. In dit geval wordt, wanneer de uitgangsspanning Vm^d van de omzetter IV1 OV is, een stroomweg gevormd door een weerstand en de p-kanaal CMOS transistor p2 van de uitgangsomzetter IV2 en krijgt de uitgangsspanning VQut een hoge spanning (5V). Wanneer de uitgangsspanning van de omzetter IV1 3.3V is, is de p-kanaal CMOS transistor p2 van de uitgangsomzetter IV2 afgeschakeld en is de n-kanaal CMOS transistor n2 ingeschakeld, en neemt de uitgangsspanning de lage spanning aan (een waarde van circa OV).An input signal V ^ n varies between 0-3.3V. Therefore, when the input signal V ^ n changes from a low level to a high level or from a high level to a low level, the converter IV1 has an output voltage V ^ of 0-3.3V. When the output voltage V ^ ^ of the converter IV ^ varies at a low voltage, then the output of the converter IV2 varies, which is a high source voltage V ^. (about 5V), because of the high voltage. In this case, when the output voltage Vm ^ d of the converter IV1 is OV, a current path is formed by a resistor and the p-channel CMOS transistor p2 of the output converter IV2, and the output voltage VQut is given a high voltage (5V). When the output voltage of the converter IV1 is 3.3V, the p-channel CMOS transistor p2 of the output converter IV2 is turned off and the n-channel CMOS transistor n2 is turned on, and the output voltage assumes the low voltage (a value of approximately OV) .

Wanneer echter de uitgangsspanning van de omzet ter IV1 3.3V is, is de potentiaal tussen een emitter en een source van de p-kanaal CMOS transistor p2 in de uit-gangsomzetter IV2 1.1V (5V-3.3V=1.7V) en dan is de transistor p2 enigszins ingeschakeld, zodat gelijkstroom door de CMOS transistor p2 en de weerstand R1 stroomt, wat als nadeel heeft dat het energieverbruik toeneemt. Aannemend dat er geen weerstand aanwezig is, dan kan in dit geval de CMOS transistor p2 worden ingeschakeld, hetgeen resulteert in een foutieve werking met de uitgangsspanning V ^ op een hoge spanning.However, when the output voltage of the converter at IV1 is 3.3V, the potential between an emitter and a source of the p-channel CMOS transistor p2 in the output converter IV2 is 1.1V (5V-3.3V = 1.7V) and then the transistor p2 is turned on slightly so that direct current flows through the CMOS transistor p2 and the resistor R1, which has the drawback that the energy consumption increases. Assuming that no resistor is present, the CMOS transistor p2 can be turned on in this case, resulting in a faulty operation with the output voltage V ^ at a high voltage.

De onderhavige uitvinding beoogt derhalve de nadelen van de gebruikelijke interfaceschakeling met dubbele bronspanning op te heffen en een interfaceschakeling met dubbele bronspanning te verschaffen voor het koppelen van twee voedingsspanningen zonder de vermogensdissipatie als gevolg van niet-noodzakelijke gelijkstromen.Thus, the present invention aims to overcome the drawbacks of the conventional dual source voltage interface circuit and provide a dual source voltage interface circuit for coupling two supply voltages without the power dissipation due to unnecessary DC currents.

Dit doel wordt bereikt door een interfaceschakeling met dubbele bronspanning omvattende een n-kanaal CMOS transistor n^ voor het opnemen van een ingangssignaal V^n op zijn gate; een omzetter IV_ voor het omzetten van een ingangssignaal V^n; en een n-kanaal CMOS transistor n2 om het uitgangssignaal van de omzetter IV op zijn gate te zetten, met het kenmerk dat een houdschakeling met een hoge bronspanning VH tussen de drains van de n-kanaal CMOS transistoren n1 en n2 is geschakeld.This object is accomplished by a dual source voltage interface circuit comprising an n-channel CMOS transistor n ^ for recording an input signal V ^ n on its gate; a converter IV_ for converting an input signal V ^ n; and an n-channel CMOS transistor n2 to put the output signal of the converter IV on its gate, characterized in that a holding circuit with a high source voltage VH is connected between the drains of the n-channel CMOS transistors n1 and n2.

Hierna zullen aan de hand van de bijgaande tekening de opbouw, de werking en de effecten van de onderhavige uitvinding worden beschreven. Hier toont:The structure, operation and effects of the present invention will be described below with reference to the accompanying drawing. Here shows:

Fig. 1 een opbouw van een gebruikelijke interfaceschakeling met dubbele bronspanning;Fig. 1 a structure of a conventional dual source voltage interface circuit;

Fig. 2 een algemeen blokschema van een interfaceschakeling met dubbele bronspanning volgens de onderhavige uitvinding;Fig. 2 is a general block diagram of a dual source voltage interface circuit according to the present invention;

Fig. 3 een schematisch schakelschema van een interfaceschakeling met dubbele bronspanning volgens de onderhavige uitvinding; enFig. 3 is a schematic circuit diagram of a dual source voltage interface circuit according to the present invention; and

Fig. 4(A) en (B) een ingangs-/uitgangsspanningsver-loop zoals deze worden opgewekt in de belangrijke delen van een interfaceschakeling met dubbele bronspanning volgens de onderhavige uitvinding.Fig. 4 (A) and (B) show an input / output voltage variation as generated in the important parts of a dual source voltage interface circuit according to the present invention.

Wanneer het ingangssignaal V^n van 0V-3.3V op de gate van de n-kanaal CMOS transistor n^ wordt gezet en de voedingsspanning (VH) met de hoge spanning (circa 5V) op de houdschakeling 1 wordt gezet, wordt het ingangssignaal Vin rï°or omzetter IV& omgezet en wordt het omgezette signaal λΛ n op de gate van de n-kanaal CMOS transistor n2 gezet. Derhalve is, wanneer de CMOS transistor ^ is ingeschakeld, de CMOS transistor n2 afgeschakeld. Anderzijds, wanneer de CMOS transistor ^ is afgeschakeld, is de CMOS transistor n2 ingeschakeld.When the input signal V ^ n of 0V-3.3V is put on the gate of the n-channel CMOS transistor n ^ and the supply voltage (VH) with the high voltage (approximately 5V) is put on the hold circuit 1, the input signal Vin convertor IV & is converted and the converted signal λΛ n is put on the gate of the n-channel CMOS transistor n2. Therefore, when the CMOS transistor ^ is turned on, the CMOS transistor n2 is turned off. On the other hand, when the CMOS transistor ^ is turned off, the CMOS transistor n2 is turned on.

Bovendien geeft de houdschakeling 1 het signaal af van één van de knooppunten P en Q. Dat wil zeggen, dat wanneer het ingangssignaal V^n van OV naar 3.3V verschuift, zoals weergegeven in fig. 4(A), de uitgang van de houdschakeling 1 van een signaal met een laag niveau naar een signaal met een hoog niveau verschuift, of, wanneer het ingangssignaal V^n verschuift van 3.3V naar OV, zoals weergegeven in fig. 4(B), de uitgang VQut van een hoog niveau naar een laag niveau verschuift.In addition, the hold circuit 1 outputs the signal from one of the nodes P and Q. That is, when the input signal V ^ n shifts from OV to 3.3V, as shown in Fig. 4 (A), the output of the hold circuit 1 shifts from a low level signal to a high level signal, or, when the input signal V ^ n shifts from 3.3V to OV, as shown in Fig. 4 (B), the output VQut from a high level to shifts a low level.

De CMOS transistor n1# die was af geschakeld, verschuift derhalve, wanneer het ingangssignaal van een laag niveau naar een hoog niveau verschuift terwijl het knooppunt P van de houdschakeling 1 een hoge potentiaal (5V) heeft en het knooppunt Q ervan een lage potentiaal (OV) heeft (fig. 4(A)), naar de ingeschakelde toestand en de CMOS transistor n2 verschuift van de ingeschakelde toestand naar de afgeschakelde toestand door toedoen van de omzetter IV zodat er een stroomweg door de CMOS transistor n1 wordt gevormd waardoor de potentiaal van het knooppunt P naar OV verschuift. De uitgangsspanning VQut van de houdschakeling 1, dat wil zeggen, de potentiaal van het knooppunt Q verschuift derhalve naar een hoog niveau van 5V als gevolg van de eigenschap van de houdschakeling, waarbij alle stroomwegen worden afgesneden teneinde op een stabiele uitgangsspanning V ^ te worden gehouden.Therefore, the CMOS transistor n1 # that was turned off shifts when the input signal shifts from a low level to a high level while the node P of the latch circuit 1 has a high potential (5V) and its node Q has a low potential (OV ) (FIG. 4 (A)), to the turned-on state and the CMOS transistor n2 shifts from the turned-on state to the turned-off state through the converter IV to form a current path through the CMOS transistor n1 through which the potential of the node P shifts to OV. Thus, the output voltage VQut of the latch circuit 1, i.e., the potential of the node Q shifts to a high level of 5V due to the property of the latch circuit, cutting all current paths to maintain a stable output voltage V ^ .

Wanneer anderzijds het ingangssignaal V^n van een hoog niveau naar een laag niveau verschuift, terwijl de knooppuntpotentiaal van de houdschakeling 1 een lage potentiaal (OV) is en de knooppuntpotentiaal van het knooppunt Q ervan een hoge potentiaal (5V) is, verschuift de CMOS transistor n1# die was ingeschakeld, naar de afgeschakelde toestand en verschuift de CMOS transistor n2 van de afgeschakelde toestand naar de ingeschakelde toestand door toedoen van de omzetter IV , zodat een stroomweg door de CMOS transistor n2 wordt gevormd en verschuift de potentiaal van het knooppunt Q, d.w.z. de uitgangsspan-ning Vou^. van de houdschakeling 1 en wordt deze op een laag niveau van OV gehouden.On the other hand, when the input signal V ^ n shifts from a high level to a low level, while the node potential of the latch circuit 1 is a low potential (OV) and the node potential of its node Q is a high potential (5V), the CMOS transistor n1 # which was turned on to the turned-off state and shifts the CMOS transistor n2 from the turned-off state to the turned-on state through the converter IV, so that a current path is formed through the CMOS transistor n2 and shifts the potential of the node Q ie the output voltage Vou ^. of the hold circuit 1 and is kept at a low level of OV.

In de interfaceschakeling met dubbele bronspanning volgens de onderhavige uitvinding, welke werkt zoals hierboven beschreven, geeft de houdschakeling een signaal af van één van de knooppuntssignalen afkomstig van de uitgangen van beide knooppunten zonder dissipatie door de gelijkstroom, als gevolg waarvan niet noodzakelijke vermo-gensdissipatie kan worden verminderd.In the dual source voltage interface circuit of the present invention operating as described above, the latch circuit outputs one of the node signals from the outputs of both nodes without DC dissipation, as a result of which unnecessary power dissipation can be reduced.

Claims

A dual source voltage interface circuit comprising: an n-channel CMOS transistor for recording an input signal V ^ n on its gate; a converter IV for converting the input signal V ^ n; and an n-channel CMOS transistor for putting the output signal of the converter IV on its gate, characterized in that a holding circuit (1) with a high source voltage VH is between the drains of the CMOS transistors n.1 and n2. switched.

The dual source voltage interface circuit according to claim 1, characterized in that the latch circuit comprises converters IV and IV.