NL8901631A - Inrichting voor het bufferen van data voor de duur van cyclisch repeterende buffertijden. - Google Patents

Description

De uitvinding betreft een inrichting met geheugenlocaties voor het bufferen van in achtereenvolgende fasen aangeboden groepen data-eenheden voor de duur van zich met elke groep herhalende buffertijden.

Een voorbeeld van een dergelijke inrichting als onderdeel van een compact-disc-speler, voorzien van codeurs en decodeurs ten behoeve van fout-correctie, staat schetsmatig beschreven in: "The Compact Disc Formats: Technology and Applications", K. Pohlmann, J.

Audio Eng. Soc., Vol. 36, Nr. 4, 1988 April, bladzijden 250-287. De codeurs en decodeurs zijn beide gebaseerd op de "cross-interleaved Reed-Solomon code", en omvatten daartoe elk een zogenaamde "interleaver” met achtentwintig vertragingslijnen voor het vertragen van telkens evenzoveel data-eenheden, elk voor de duur van onderling verschillende buffertijden.

Het verdient aanbeveling om een dergelijke inrichting met een zo klein mogelijk geheugen te realiseren. Het verdient verder aanbeveling om daarbij de adressering van het geheugen zo eenvoudig mogelijk te houden met het oog op de benodigde rekencapaciteit ten behoeve van de besturing van de inrichting. De uitvinding beoogt daarom mede te voorzien in een inrichting van de in de aanhef vermelde soort met een efficiënt geheugengebruik en een simpele adressering.

Een inrichting volgens de uitvinding wordt daartoe gekenmerkt, doordat de inrichting een modulo-adresgenerator omvat voor het ten behoeve van elke groep genereren van een reeks adressen voor selectie van de geheugenlocaties, waarbij respectievelijke logische adresafstanden tussen opeenvolgende adressen in de betreffende reeks indicatief zijn voor de respectievelijke buffertijden, en waarbij de adressen in twee opeenvolgende reeksen een adresafstand-eenheid ten opzichte van elkaar zijn verschoven.

De uitvinding maakt gebruik van het afbeelden van buffertijden op adresafstanden in een actuele reeks adressen voor het aanspreken van geselecteerde geheugenlocaties. De adresafstand tussen een tweetal adressen, die in een reeks achtereenvolgend zijn, is indicatief voor (bijvoorbeeld numeriek gelijk aan) de buffertijd toegekend aan de data-eenheid op het hoogste (of het laagste) adres van het tweetal.

Opgemerkt zij dat onder data-eenheid wordt verstaan een entiteit van gegevens (een bit, een byte, een record, een file, etcetera), die minstens ten behoeve van het bufferen als een geheel wordt beschouwd. Opeenvolgende reeksen worden ten opzichte van elkaar over een adresafstand-eenheid verschoven. Dit impliceert dat eenzelfde adres van een tweetal adressen geselecteerd in een eerdere reeks pas in een latere reeks opnieuw wordt geselecteerd als de totale verschuiving de oorspronkelijke adresafstand heeft overbrugd. Haar omdat de oorspronkelijke adresafstand gerelateerd is aan de betreffende buffertijd is dat adres reeds beschikbaar gekomen voor nieuwe data na de betreffende laatste leesoperatie.

Met bovenstaande adressering betreffen de schrijfoperaties precies die geheugenlocaties, waarin data-groepen uit voorafgaande fasen reeds hun buffertijd hebben uitgezeten. Het is daarom gunstig om de door de adresgenerator gegenereerde adressen ten behoeve van het schrijven van de actuele groep data-eenheden, te gebruiken als leesadressen alvorens te schrijven. Het is daarbij van voordeel om per actueel adres eerst een leesoperatie en dan een schrijfoperatie uit te voeren. Het schakelen tussen lezen en schrijven per adres is eenvoudiger en goedkoper dan het genereren van tweemaal een reeks adressen ten behoeve van het achtereenvolgend lezen en daarna achtereenvolgend schrijven van de geselecteerde locaties. De actuele adressen zouden eventueel ook kunnen worden gebufferd in een afzonderlijk geheugen, maar dit gaat ten koste van de geheugenruimte.

Een uitvoeringsvorm van een inrichting volgens de uitvinding wordt gekenmerkt, doordat elke buffertijd een betreffend eerste aantal van de opeenvolgende fasen bedraagt, en de met de betreffende buffertijd geassocieerde adresafstand een respectievelijk tweede aantal adresafstand-eenheden bedraagt, waarbij het eerste aantal gelijk is aan het tweede aantal.

De adresafstanden zijn nu de kleinst mogelijke zodat het aantal benodigde geheugenlocaties minimaal is. Dit aantal is gelijk aan de som van de per groep toegekende buffertijden, die elk zijn uitgedrukt in het betreffende aantal fasen.

Een groter geheugen kan worden gebruikt om de onderlinge adresafstanden per reeks groter te nemen dan de kortst mogelijke zoals boven is vermeld. Een andere uitvoeringsvorm van een inrichting volgens de uitvinding wordt daarom gekenmerkt, doordat elke buffertijd een betreffend eerste aantal van de opeenvolgende fasen bedraagt, en de met de betreffende buffertijd geassocieerde adresafstand een respectievelijk tweede aantal adresafstand-eenheden bedraagt, waarbij het tweede aantal gelijk is aan de som van het betreffende eerste aantal en een respectievelijke offset.

Dit geeft weliswaar een minder dichte bezetting van het geheugen maar heeft als gevolg dat met betrekking tot één geheugenlocatie per fase hooguit één lees-operatie of één schrijfoperatie hoeft te worden verricht hetgeen de besturing eenvoudiger maakt. Het is gunstig om het aantal benutte geheugenlocaties gelijk te kiezen aan een gehele macht van twee omdat digitale circuits eenvoudiger met binaire getallen rekenen, zoals bijvoorbeeld met betrekking tot de modulo-operatie, dan met getallen gerepresenteerd op een andere basis dan twee.

Er zij opgemerkt dat de inrichting behalve als interleaver of de-interleaver in een CD-speler bijvoorbeeld ook toepassing kan vinden in parallelle en cyclische databewerkingen. In toepassingen op dit laatstgenoemde gebied worden parallelle stromen van achtereenvolgende data getransformeerd tot nieuwe stromen achtereenvolgende data. Alvorens de data van de nieuwe stromen opnieuw bewerkingen te laten ondergaan, dienen data uit verscheidene stromen ten opzichte van elkaar te worden vertraagd opdat deze data op het juiste moment op de juiste wijze met elkaar kunnen worden gecombineerd.

FIGUREN

De uitvinding zal worden toegelicht aan de hand van een tekening, waarin: figuur 1 een eerste voorbeeld van een databezetting geeft in een geheugen verkregen via een inrichting volgens de uitvinding; figuur 2 een tweede voorbeeld van een databezetting geeft; figuur 3 een derde voorbeeld van een databezetting geeft; figuur 4 een eerste voorbeeld van een adresgenerator voor toepassing in een inrichting volgens de uitvinding geeft; figuur 5 een tweede voorbeeld van een adresgenerator geeft; figuur 6 een derde voorbeeld van een dergelijke adresgenerator geeft; en figuur 7 de formules toont ter ondersteuning van de toelichting bij de adresgenerator van figuur 6.

DATABEZETTING, EERSTE VOORBEELD

In figuur 1 is een eerste voorbeeld gegeven van een databezetting verkregen met een inrichting volgens de uitvinding. Horizontaal staan de adressen m1 tot en met m10 van tien geheugenlocaties uitgezet. Verticaal staan de achtereenvolgende fasen f0, f1, f2, f6, ... uitgezet waarin de respectievelijke actuele data worden geschreven nadat de relevante reeds opgeslagen data voor het laatst zijn uitgelezen. In fase f0 worden de data die zijn aangeduid met 1, 2, 3 en 4, geschreven, waaraan een buffertijd gelijk aan respectievelijk één fase, twee fasen, drie fasen en vier fasen wordt toegekend. Bijgevolg zullen deze data elk voor de duur van de betreffende buffertijd in het geheugen worden opgeslagen. De bezetting in fase f0 wordt nu als volgt gekozen. Data-eenheid 1 wordt geschreven op adres m1. Data-eenheid 2, die gedurende de buffertijd van twee fasen wordt gebufferd, wordt geschreven op een adres dat een adresafstand gelijk aan twee adresafstand-eenheden heeft ten opzichte van het voorgaande adres m1. Dit aantal adresafstand-eenheden is gelijk aan het aantal fasen buffertijd toegekend aan data-eenheid 2. Het betreffende adres is dus adres m3. Data-eenheid 3 zal gedurende drie fasen worden gebufferd en wordt dus geschreven op een volgend adres m6, dat op drie adresafstand-eenheden van het voorgaande adres m3 ligt. Data-eenheid 4 zal gedurende vier fasen worden gebufferd en wordt dus geschreven op adres m10, dat vier adresafstand-eenheden verschilt van adres m6. Het totaal aantal geheugenlocaties is gelijk aan de som van de per fase toegekende buffertijden en is dus gelijk aan tien.

In fase f1 worden nieuwe data-eenheden 1', 2', 3' en 4' geschreven, die voor de duur van respectievelijk één, twee, drie en vier fasen worden gebufferd. De adressen van de geheugenlocaties waarop de nieuwe data-eenheden worden geschreven, zijn elk een adresafstand-eenheid verschoven ten opzichte van het adres, waarop in de voorgaande fase de data-eenheid is geschreven met eenzelfde buffertijd.

Data-eenheden 1', 2', 3' en 4' worden geschreven op adressen m2, m4, m7 en m1. Data-eenheid 4' wordt dus geschreven op de locatie, waar juist van tevoren data-eenheid 1 is uitgelezen.

In fase f2 worden data-eenheden 1", 2", 3" en 4" geschreven waaraan buffertijden van respectievelijk één, twee, drie en vier fasen worden toegekend. De schrijfadressen zijn weer één adresafstand-eenheid verschoven ten opzichte van de schrijfadressen van de vorige groep data-eenheden. Zodoende wordt data-eenheid 1" geschreven in de locatie met adres ra3 waar zojuist data-eenheid 2 voor de laatste maal is uitgelezen. Data-eenheden 2" en 3" worden geschreven op de adressen m5 en m8. Data-eenheid 4" wordt geschreven op adres m2, waar zojuist data-eenheid 1' is uitgelezen.

In fase f3 worden data-eenheden 1' ·', 2"', 3" ' en 4"' geschreven op adressen m4, m6, m9 en m3. Data-eenheden 1''', 2"', 3'11 en 4'11 worden geschreven in die geheugenlocaties die net zijn vrijgekomen omdat de betreffende eerdere data-eenheden hun buffertijd hebben uitgezeten. In de tekening zijn tevens de nieuwe data-eenheden van volgende fasen f4, f5 en f6 weergegeven.

Omdat de aantallen adresafstand-eenheden tussen de adressen van een actuele groep data-eenheden gelijk zijn aan de betreffende aantallen fasen buffertijd, kunnen de achtereenvolgende groepen op de getoonde manier door elkaar heen worden geweven. Bijgevolg is een dichte geheugenbezetting gerealiseerd met een systematische, eenvoudige adressering.

DATABEZETTING, TWEEDE VOORBEELD

In figuur 2 is een tweede voorbeeld van een databezetting gegeven in een geheugen met meer locaties dan strikt noodzakelijk is. De gebruikte notatie komt overeen met die van figuur 1. Het geheugen omvat nu zestien geheugenlocaties met adressen m1 tot en met m16. Nadat een data-eenheid het laatste adres heeft bereikt, in dit geval data-eenheid 4^ in fase f6, wordt van de eerstvolgende groep, fase f7 de overeenkomstige data-eenheid, in dit geval 4^ weer op het eerste adres m1 neergezet volgens de modulo-16-adresgenerator. Ofschoon de bezetting niet optimaal is ten aanzien van de grootte van het geheugen, is het voordeel hiervan gelegen in de eenvoudige adressering ingeval het aantal benutte locaties een macht is van twee. In digitale rekencircuits is eenvoudiger met machten van twee te werken dan met andere getallen.

DATABEZETTING, DERDE VOORBEELD

In figuur 3 is een derde voorbeeld gegeven van een databezetting in een geheugen met een aantal geheugenlocaties groter dan strikt noodzakelijk. Ook hier correspondeert de gebruikte notatie met die van de voorafgaande figuren. De onderlinge adresafstanden zijn nu elk numeriek gelijk aan de betreffende buffertijden plus een constante offset, in dit voorbeeld gelijk aan één adresafstand-eenheid voor alle buffertijden. De adresafstand tussen twee actuele opeenvolgende adressen (bijvoorbeeld in fase f2 adressen m6 en 10) is nu groter dan de daarmee geassocieerde buffertijd (ter grootte van drie fasen voor data-eenheid 3" in dit voorbeeld). Bijgevolg treedt tussen het voor de laatste maal uitlezen van een adres en het schrijven op datzelfde adres een loze fase op (voor geheugenlocatie m10 is fase f5 een loze fase).

Dit schept de mogelijkheid om leesoperaties en schrijfoperaties met betrekking tot eenzelfde geheugenlocatie over verscheidene fases te spreiden, zodat bijvoorbeeld met eenvoudigere of langzamere besturingen kan worden volstaan. In de voorafgaande figuren zijn de lengtes van de buffertijden enkel bij wijze van voorbeeld aaneensluitend gekozen. Het zal duidelijk zijn dat met andere keuzes voor de buffertijden soortgelijke bezettingen van het geheugen zijn te realiseren. Evenzo zijn de offsets, geassocieerd met elk van de adressen in figuur 3, onderling gelijk gekozen bij wijze van voorbeeld. Het staat de gebruiker vrij om onderling verschillende offsets te kiezen. De offsets zouden bijvoorbeeld zodanig kunnen worden gekozen, dat per fase een schrijfoperatie of een leesoperatie alleen hetzij even, hetzij oneven adressen betreft. Door per fase een subgroep van de adressen met een voorafbepaalde eigenschap (bijvoorbeeld even/oneven) aan te spreken, kan het geheugen bijvoorbeeld eenvoudiger, kleiner of sneller worden uitgevoerd, bijvoorbeeld met een leesversterker gemeenschappelijk voor een even en een oneven kolom in een geïntegreerd geheugencircuit.

Evenzo kan met de offsets de spreiding in de bezetting van de geheugenlocaties worden geregeld.

ADRESGENERATOR, EERSTE VOORBEELD

In figuur 4 is een eerste voorbeeld gegeven voor een adresgenerator geschikt voor gebruik in een inrichting volgens de uitvinding met N geheugenlocaties. De adresgenerator 30 selecteert per fase de geheugenadressen voor de geheugenlocaties 36 met onderlinge afstanden indicatief voor de betreffende buffertijden. De adresreeksen gegenereerd ten behoeve van twee opeenvolgende fasen verschillen onderling een adresafstand-eenheid.

De onderlinge adresafstanden in een reeks worden bepaald door de afstand-generator 40. Afstand-generator 40 omvat een geheugen 42, bijvoorbeeld een ROM, waarin op opeenvolgende adressen, hierna te noemen R0M-adressen, de adressen voor geselecteerde geheugenlocaties 36, hierna te noemen RAM-adressen, zijn opgeslagen ten behoeve van een RAM-adresreferentiereeks. Met behulp van selectieschakeling 44 worden de ROM-adressen achtereenvolgend aangesproken. Daartoe bevat selectieschakeling 44 bijvoorbeeld een register 46, dat via een incrementeer-eenheid 48 cyclisch de ROM-adressen aanspreekt. De uitgang van afstand-generator 40 is gekoppeld met een ingang van een modulo-N-opteller 50.

De andere ingang van modulo-N-opteller 50 is gekoppeld met de uitgang van de sprong-generator 52, die ten behoeve van elke volgende reeks de verschuiving over één adresafstand-eenheid genereert en modulo het aantal benutte geheugenlocaties rekent. Sprong-generator 52 omvat daartoe bijvoorbeeld een register 54 waarvan een uitgang via een incrementeer-eenheid 56 is teruggekoppeld. Per fase wordt aldus een stapgrootte gegenereerd die in modulo-N-opteller 50 bij de adreswaarden uit ROM 42 wordt opgeteld. De referentiewaarde wordt modulo N berekend. Aldus wordt met behulp van de referentiereeks en de stapgrootte een actuele RAM-adresreeks gegenereerd.

ADRESGENERATOR, TWEEDE VOORBEELD

In figuur 5 is een tweede voorbeeld gegeven van een adresgenerator geschikt voor gebruik in een inrichting volgens de uitvinding met N geheugenlocaties.

De adresgenerator omvat een geheugen 60, bijvoorbeeld een ROM, waarin op achtereenvolgende ROM-adressen de RAM-adressen zijn opgeslagen van een referentiereeks voor de N geheugenlocaties 62. De adresgenerator omvat verder een programmeerbare modulo-N-opteller 64, die voor de berekening van de ROM-adressen de RAM-adressen, en voor de berekening van de stapgrootte van volgende RAM-adres-reeksen ten opzichte van de referentiereeks wordt gebruikt, analoog aan de berekeningen volgens de adresgenerator van figuur 4. De voordelen van deze op zich bekende schakeling zijn gelegen in de besparing van chip-oppervlak van een implementatie in de vorm van een geïntegreerde schakeling, doordat eenzelfde schakeling voor verscheidene operaties wordt gebruikt.

De programmeerbare modulo-N-opteller 64 is ingangszijdig gekoppeld met een drietal registers 66, 68 en 70. Onder besturing van een eerste stuursignaal op stuurbus 72 wordt bij de inhoud van register 70 een eerste increment opgeteld en deze som weer gebufferd in register 70. De inhoud representeert de actuele stapgrootte zoals is besproken aan de hand van figuur 4. Onder besturing van een tweede stuursignaal op stuurbus 72 wordt door opteller 64 een tweede increment opgeteld bij de inhoud van register 66. Deze som representeert het actuele ROM-adres voor aanspreken van ROM 60, waarin de referentiereeks is opgeslagen, zoals eerder is beschreven aan de hand van figuur 4. Bij aanspreken van ROM 60 met de betreffende som als ROM-adres wordt de inhoud van dit ROM-adres in register 68 geladen. Onder besturing van een derde stuursignaal op stuurbus 72 worden de inhoud van register 68 (dit is het referentie-adres) en de inhoud van register 70 (dit is de actuele stapgrootte) bij elkaar opgeteld. Het resultaat representeert een actueel RAM-adres voor selectie van één van de geheugenlocaties van geheugen 62.

ADRESGENERATOR, DERDE VOORBEELD

In figuur 6 is een derde voorbeeld gegeven van een adresgenerator geschikt voor een inrichting volgens de uitvinding. De adresgenerator is uitgevoerd als een op zich bekende cascade van optellers. Getoond is een cascade met twee trappen 90 en 92. Bij de vorige uitvoeringsvoorbeelden zijn ten behoeve van de referentiereeks de betreffende adressen voor de geheugenlocaties van RAM 94 opgeslagen in een afzonderlijk ROM-geheugen. In dit voorbeeld worden alle RAM-adressen berekend door de adresgenerator.

De eerste trap 90 omvat een register 94 waarvan de uitgang via een optelschakeling 96 naar de ingang is gekoppeld. Optelschakeling telt bij bij de voorgaande registerinhoud een eerste constante c^ op en levert deze som als nieuwe registerinhoud.

De tweede trap 92 omvat een register 98 dat over een optelschakeling 100 is teruggekoppeld. Optelschakeling 100 telt bij een voorafgaande registerinhoud van register 98 de actuele registerinhoud van register 94 plus een tweede constante C2 op. De nieuwe registerinhoud van register 98 representeert dan een adres voor selectie van de geheugenlocaties 102.

FORMULES VOOR UITLEG VAN ADFESGENERATOR UIT FIGUUR 6

De werking van het voorbeeld uit figuur 6 zal worden verduidelijkt aan de hand van de formules in figuur 7. Formule (i) geeft de recursieve betrekking die geldt voor de uitgangsgrootheid a^ van trap 90 voor de k-de iteratie. Formule (ii) representeert de uitgangsgrootheid bk van trap 92 eveneens voor de k-de iteratie. Het is eenvoudig na te gaan dat door formule (iii) de uitgangsgrootheid a^ gegeven wordt, uitgedrukt in het aantal iteraties k, de beginstand aQ in register 94 en de eerste constante c^. Door het verschil van twee partiële sommen te vormen met betrekking tot b^ zoals in formule (iv) is eveneens een eenvoudige uitdrukking (v) af te leiden voor uitgangsgrootheid b^ in afhankelijkheid van het aantal iteraties k, de beginwaarden a0 en bQ voor registers 94 en 98, en van de constantes c1 en C2*

In afhankelijkheid van de waarden voor de parameters ao' ^o' C1 en c2f as een wül^eurige tweede-graads-functie van k te creëren. Door de cascade met nog meer trappen zoals 92 uit te breiden, zijn hogere-graads-functies van k te maken.

Eenvoudig is na te gaan dat met de keuze: aQ=0, bQ=1, c^=1 en C2=2 de adressen voor de begin-reeks in fase fQ in het diagram van figuur 3 zijn te genereren. Door op het eind van elke fase de registerinhoud van 94 op 0 en de registerinhoud van register 98 op bQ+1 terug te zetten, en voorts bij het bepalen van b^ modulo N te rekenen, zijn de volgende gewenste geheugenadressen voor RAM 102 te genereren. Een verdere mogelijkheid zou zijn om op het eind van elke fase de registerinhouden van registers 94 en 98 op aQ, respectievelijk bQ te zetten en bij uitkomst b^ een getal 1 op te tellen in een modulo-N-teller.

Claims (9)

1. Inrichting met geheugenlocaties voor het bufferen van in achtereenvolgende fasen aangeboden groepen data-eenheden voor de duur van zich met elke groep herhalende buffertijden, gekenmerkt, doordat de inrichting een modulo-adresgenerator omvat voor het ten behoeve van elke groep genereren van een reeks adressen voor selectie van de geheugenlocaties, waarbij respectievelijke logische adresafstanden tussen opeenvolgende adressen in de betreffende reeks indicatief zijn voor de respectievelijke buffertijden, en waarbij de adressen in twee opeenvolgende reeksen een adresafstand-eenheid ten opzichte van elkaar zijn verschoven.

2. Inrichting volgens conclusie 1, gekenmerkt, doordat op basis van een actueel adres eerst een leesoperatie en dan een schrijfoperatie uitvoerbaar is.

3. Inrichting volgens conclusie 1, gekenmerkt, doordat elke buffertijd een betreffend eerste aantal van de opeenvolgende fasen bedraagt, en de met de betreffende buffertijd geassocieerde adresafstand een respectievelijk tweede aantal adresafstand-eenheden bedraagt, waarbij het eerste aantal gelijk is aan het tweede aantal.

4. Inrichting volgens conclusie 1, gekenmerkt, doordat elke buffertijd een betreffend eerste aantal van de opeenvolgende fasen bedraagt, en de met de betreffende buffertijd geassocieerde adresafstand een respectievelijk tweede aantal adresafstand-eenheden bedraagt, waarbij het tweede aantal gelijk is aan de som van het betreffende eerste aantal en een respectievelijke offset.

5. Inrichting volgens conclusie 1, 3 of 4, gekenmerkt, doordat een verder aantal geheugenlocaties voor het bufferen van de groepen data-eenheden gelijk is aan een gehele macht van twee.

6. Inrichting volgens conclusie 1 of 5, gekenmerkt, doordat de adresgenerator omvat: - een referentie-adresgenerator voor het genereren van een cyclische serie referentie-adressen; - een incrementeer-eenheid voor het per volgende serie afgeven van een met een éénheidsstap geincrementeerde stapgrootte; - een optelIer voor het optellen van een actueel referentie-adres en een actuele stapgrootte en afgifte van een actueel adres.

7. Inrichting volgens conclusie 1 of 5, gekenmerkt, doordat de adresgenerator omvat: - een eerste incrementeer-eenheid voor het genereren van een eerste actueel getal door sommeren van een voorafgaand eerste getal en een eerste constante; - minstens een tweede incrementeer-eenheid voor het genereren van een tweede actueel getal door telkens sommeren van een voorafgaand tweede getal, een actueel eerste getal en een tweede constante.

8. Inrichting volgens conclusie 1 of 5, gekenmerkt, doordat de adresgenerator omvat: - een referentiegeheugen voor opslag van een serie referentie-adressen; - een eerste register en een tweede register; - een programmeerbare optelIer voor het uitvoeren van de volgende stappen: . onder besturing van een eerste signaal optellen van een eerste increment bij een inhoud van het eerste register en bufferen van een resulterende eerste som in het eerste register; . onder besturing van een tweede signaal optellen van een tweede increment bij een inhoud van het tweede register en bufferen van een resulterende tweede som in het tweede register; . onder besturing van een derde signaal ophalen van een referentie-inhoud uit een locatie van het referentiegeheugen, aangewezen door de actuele inhoud van het tweede register, en vervolgens optellen van de actuele referentie-inhoud bij de actuele inhoud van het eerste register voor het genereren van een actueel adres.

9. CD-speler omvattende een inrichting volgens één der voorgaande conclusies.