NL8900989A - Halfgeleiderinrichting met een in een kunststof omhulling ingebed halfgeleiderlichaam. - Google Patents
Halfgeleiderinrichting met een in een kunststof omhulling ingebed halfgeleiderlichaam. Download PDFInfo
- Publication number
- NL8900989A NL8900989A NL8900989A NL8900989A NL8900989A NL 8900989 A NL8900989 A NL 8900989A NL 8900989 A NL8900989 A NL 8900989A NL 8900989 A NL8900989 A NL 8900989A NL 8900989 A NL8900989 A NL 8900989A
- Authority
- NL
- Netherlands
- Prior art keywords
- semiconductor device
- insulating layer
- plastic envelope
- embedded
- layer embedded
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
- H01L23/08—Containers; Seals characterised by the material of the container or its electrical properties the material being an electrical insulator, e.g. glass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
- H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3192—Multilayer coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
N.V. Philips' Gloeilampenfabrieken te Eindhoven Halfgeleiderinrichting met een in een kunststof omhulling ingebed halfgeleiderlichaam.
De uitvinding heeft betrekking op een halfgeleiderinrichting met een halfgeleiderlichaam dat voorzien is van een aan het halfgeleiderlichaam grenzende isolerende laag en daarop een geleiderspoor, waarbij het geleiderspoor bedekt is met een isolerende laag die is ingebed in een kunststofomhulling.
Een halfgeleiderinrichting van de in de aanhef vermelde soort is bekend uit de Japanse octrooiaanvrage 55-132014. Hierin wordt beschreven dat het geleiderspoor vaak dikker is dan de het spoor bedekkende isolerende laag. Wanneer nu de halfgeleiderinrichting wordt blootgesteld aan wisselende temperaturen zullen in de inrichting mechanische spanningen optreden als gevolg van het verschil in uitzettingscoéfficiënt van het materiaal van de kunststofomhulling en de rest van de halfgeleiderinrichting en door het harden en krimpen van de kunststof. Hierdoor treedt breuk in de het geleiderspoor bedekkende isolerende laag en verschuiving van het geleiderspoor op.
Als remedie werd aanbevolen de dikte van de het spoor bedekkende isolerende laag groter te kiezen dan de dikte van het geleiderspoor.
Met het gecompliceerder worden van de halfgeleiderinrichtingen blijkt in de praktijk deze maatregel in vele gevallen niet te voldoen, met name wanneer geleidersporen op verschillend niveau aanwezig zijn.
In dat geval treedt vaak het probleem op van de vorming van haarscheurtjes in de isolerende laag of lagen die de geleidersporen bedekken met als gevolg aantasting van de geleidersporen en üitval van de halfgeleiderinrichting.
Met de uitvinding wordt onder meer beoogd het genoemde probleem althans in belangrijke mate te voorkomen.
De uitvinding berust onder andere op het inzicht dat ter voorkoming van het genoemde probleem de de geleidersporen bedekkende isolerende laag een dikte moet worden gegeven, die aangepast is aan de topografie van het doorsnedeoppervlak van de halfgeleiderinrichting.
De halfgeleiderinrichting wordt volgens de uitvinding derhalve daardoor gekenmerkt dat de halfgeleiderinrichting verscheidene geleidersporen op verschillend niveau bevat, die bedekt zijn met de in de kunststofomhulling ingebedde isolerende laag, waarbij het laagste punt van de bovenzijde van de in de kunststofomhulling ingebedde isolerende laag hoger ligt dan het hoogste punt van de geleidersporen.
De halfgeleiderinrichting volgens de uitvinding heeft het voordeel dat het optreden van haarscheurtjes in de in de kunststofomhulling ingebedde isolerende laag tot een minimum kan worden beperkt.
Bij voorkeur is daarbij de hardheid van de in de kunststofomhulling ingebedde isolerende laag groter dan die van de kunststofomhulling.
Onder hardheid wordt hier verstaan de elasticiteitsmodules van het betreffende materiaal.
Het materiaal van de kunststofomhulling heeft een gebruikelijke hardheid van ca. 10 GPa.
Bij voorkeur is de hardheid van de in de kunststofomhulling ingebedde isolerende laag groter dan 20 GPa en met meer voorkeur groter dan 50 GPa.
Bij voorkeur bestaat de in de kunststofomhulling ingebedde isolerende laag uit een materiaal dat gekozen is uit de groep bestaande uit siliciumoxide verkregen uit een silaanverbinding, zoals tetraethylorthosilicaat, onder oxiderende omstandigheden in een plasma, siliciumnitride en siliciumoxynitride. Deze materialen hebben een hardheid van ca. 100 GPa.
Van deze materialen hebben siliciumnitride en siliciumoxynitride de voorkeur.
De in de kunststofomhulling ingebedde isolerende laag behoeft niet uit een homogene laag te bestaan maar kan uit verscheidene, bijvoorbeeld uit twee achtereenvolgens gevormde eerste en tweede sublagen met een verschillende samenstelling bestaan.
Hierbij bestaat de eerste sublaag uit een materiaal dat gekozen is uit de hierboven voor een homogene laag vermelde materialen, die een hardheid van ca 100 GPa hebben. Ook voor de eerste sublaag ligt de voorkeur weer bij siliciumnitride en siliciumoxynitride.
Het materiaal voor de tweede sublaag kan uit dezelfde genoemde groep materialen worden gekozen aangevuld met siliciumoxide verkregen uit polysiloxaan.
Voor de tweede sublaag is voldoende dat de hardheid ten minste 50 GPa is.
De uitvinding zal nu worden toegelicht aan de hand van enige voorbeelden en van bijgaande tekening.
In de tekening wordt in Figuur 1 schematisch en in doorsnede een deel weergegeven van een halfgeleiderinrichting volgens de stand van de techniek in een stadium van vervaardiging en wordt in Figuur 2 schematisch en in doorsnede een deel weergegeven van een halfgeleiderinrichting volgens de uitvinding in een stadium van vervaardiging.
In Figuur 1 is aangegeven een halfgeleiderlichaam 1, dat voorzien is van een aan het halfgeleiderlichaam 1 grenzende isolerende laag 2 en daarop een geleiderspoor 3 waarbij het geleiderspoor 3 bedekt is met een isolerende laag 4 die is ingebed in een kunststofomhulling 5.
Problemen met verschuiven van geleidersporen door thermomechanische spanningen worden bij halfgeleiderinrichtingen volgens de stand van de techniek voorkomen door de dikte van de' isolerende laag 4 groter te kiezen dan die van het geleiderspoor 3.
Bij gecompliceerde halfgeleiderinrichtingen is deze maatregel vaak niet voldoende wanneer namelijk geleidersporen 3, 6 op verschillend niveau aanwezig zijn. In Figuur 2 bijvoorbeeld ligt geleiderspoor 6 boven een andere struktuur 7.
De halfgeleiderinrichting volgens de uitvinding bevat verscheidene geleidersporen 3, 6 op verschillend niveau, die bedekt zijn met de in de kunststofomhulling 5 ingebedde isolerende laag 4, waarbij het laagste punt van de bovenzijde 8 van de in de kunststofomhulling 5 ingebedde isolerende laag 4 hoger ligt dan het hoogste punt van de geleidersporen 3, 6.
De hardheid van laag 4 is bij voorkeur groter dan die van omhulling 5 en groter dan 20 GPa, bijvoorbeeld groter dan 50 GPa.
De isolerende laag 4 kan zijn opgebouwd uit 2 sublagen 21 en 22 met verschillende samenstelling. Het materiaal voor de homogene laag 4 of een sublaag 21 wordt gekozen uit het siliciumoxide verkregen uit een silaanverbinding, zoals tetraethylorthosilicaat, onder oxiderende omstandigheden, siliciumnitride en siliciumoxynitride, bij voorkeur de laatste twee materialen. Voor de sublaag 22 komt bovendien siliciumdioxide verkregen uit polysiloxaan in aanmerking.
Voorbeeld 1
Op een halfgeleiderlichaam 1 uit silicium van het p-geleidingstype bevindt zich een 0,6 pm dik geleiderspoor 7 van polysilicium. Het siliciumlichaam 1 en het geleiderspoor 7 zijn bedekt met een 0,8 pm dikke isolerende laag 2 van siliciumoxide. Op de isolerende laag 2 bevinden zich 1 pm dikke geleidersporen 3, 6 van aluminiumiegering en hierop weer een isolerende 3 pm dikke laag 4 van siliciumoxynitride en het geheel is ingebed in een kunststofomhulling 5 van een met siliciumoxide gevulde epoxyhars. De toegepaste methoden voor het verkrijgen van de halfgeleiderinrichting zijn de in de halfgeleidertechniek gebruikelijke.
Voorbeeld 2
De halfgeleiderinrichting in dit voorbeeld wijkt in zoverre van het vorige voorbeeld af dat in plaats van een homogene laag 4 twee sublagen 21 en 22 worden toegepast, respectievelijk 0,5 pm en 2,5 pm dik en bestaande uit respectievelijk siliciumoxynitride en uit polysiloxaan verkregen siliciumoxide.
De uitvinding is niet beperkt tot de gegeven voorbeelden en kan binnen het kader van de uitvinding door de vakman op velerlei wijze worden gevarieerd. Zo kunnen in plaats van twee, drie sublagen worden toegepast, waarbij een tussenlaag zachter kan zijn dan de buitenste sublagen.
Claims (11)
1. Halfgeleiderinrichting met een halfgeleiderlichaam dat voorzien is van een aan het halfgeleiderlichaam grenzende isolerende laag en daarop een geleiderspoor, waarbij het geleiderspoor bedekt is met een isolerende laag die is ingebed in een kunststofomhulling, met het kenmerk, dat de halfgeleiderinrichting verscheidene geleidersporen op verschillend niveau bevat, die bedekt zijn met de in de kunststofomhulling ingebedde isolerende laag, en het laagste punt van de bovenzijde van de in de kunststofomhulling ingebedde isolerende laag hoger ligt van het hoogste punt van de geleidersporen.
2. Halfgeleiderinrichting volgens conclusie 1, met het kenmerk, dat de hardheid van de in de kunststofomhulling ingebedde isolerende laag groter is dan die van de kunststofomhulling.
3. Halfgeleiderinrichting volgens conclusie 2, met het kenmerk, dat de hardheid van de in de kunststofomhulling ingebedde isolerende laag groter is dan 20 GPa.
4. Halfgeleiderinrichting volgens conclusie 3, met het kenmerk, dat de hardheid van de in de kunststofomhulling ingebedde isolerende laag groter is dan 50 GPa.
5. Halfgeleiderinrichting volgens een van de voorgaande conclusies, met het kenmerk, dat de in de kunststofomhulling ingebedde isolerende laag bestaat uit een materiaal dat gekozen is uit de groep bestaande uit siliciumoxide verkregen uit een silaanverbinding onder oxiderende omstandigheden in een plasma, siliciumnitride en siliciumoxynitride.
6. Halfgeleiderinrichting volgens conclusie 5, met het kenmerk, dat het materiaal van de ingebedde laag uit siliciumnitride of siliciumoxynitride bestaat.
7. Halfgeleiderinrichting volgens een van de voorgaande conclusies, met het kenmerk, dat de in de kunststofomhulling ingebedde isolerende laag is opgebouwd uit verscheidene sublagen.
8. Halfgeleiderinrichting volgens conclusie 7, met het kenmerk, dat de ingebedde laag is opgebouwd uit achtereenvolgens gevormde eerste en tweede sublagen met een verschillende samenstelling.
9. Halfgeleiderinrichting volgens conclusie 8, met het kenmerk, dat de eerste sublaag bestaat uit een materiaal dat gekozen is uit de groep bestaande uit siliciumoxide verkregen uit een silaanverbinding onder oxiderende omstandigheden in een plasma, siliciumnitride en siliciumoxynitride.
10. Halfgeleiderinrichting volgens conclusie 9, met het kenmerk, dat het materiaal van de eerste sublaag bestaat uit siliciumnitride of siliciumoxynitride.
11. Halfgeleiderinrichting volgens conclusies 8 en 9, met het kenmerk, dat het materiaal van de tweede sublaag gekozen is uit dezelfde groep als de eerste sublaag aangevuld met siliciumoxide verkregen uit polysiloxaan.
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
NL8900989A NL8900989A (nl) | 1989-04-20 | 1989-04-20 | Halfgeleiderinrichting met een in een kunststof omhulling ingebed halfgeleiderlichaam. |
DE69016080T DE69016080T2 (de) | 1989-04-20 | 1990-04-12 | Halbleiteranordnung mit einem in eine Kunststoffhülle eingebetteten Halbleiterkörper. |
EP90200894A EP0393757B1 (en) | 1989-04-20 | 1990-04-12 | Semiconductor device having semiconductor body embedded in an envelope made of synthetic material |
KR1019900005304A KR0152999B1 (ko) | 1989-04-20 | 1990-04-17 | 반도체 장치 |
JP2102761A JP3020107B2 (ja) | 1989-04-20 | 1990-04-18 | 半導体装置 |
US07/713,023 US5117278A (en) | 1989-04-20 | 1991-06-06 | Semiconductor device having a semiconductor body embedded in an envelope made of synthetic material |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
NL8900989 | 1989-04-20 | ||
NL8900989A NL8900989A (nl) | 1989-04-20 | 1989-04-20 | Halfgeleiderinrichting met een in een kunststof omhulling ingebed halfgeleiderlichaam. |
Publications (1)
Publication Number | Publication Date |
---|---|
NL8900989A true NL8900989A (nl) | 1990-11-16 |
Family
ID=19854512
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
NL8900989A NL8900989A (nl) | 1989-04-20 | 1989-04-20 | Halfgeleiderinrichting met een in een kunststof omhulling ingebed halfgeleiderlichaam. |
Country Status (6)
Country | Link |
---|---|
US (1) | US5117278A (nl) |
EP (1) | EP0393757B1 (nl) |
JP (1) | JP3020107B2 (nl) |
KR (1) | KR0152999B1 (nl) |
DE (1) | DE69016080T2 (nl) |
NL (1) | NL8900989A (nl) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07302912A (ja) * | 1994-04-29 | 1995-11-14 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
JPH08162528A (ja) * | 1994-10-03 | 1996-06-21 | Sony Corp | 半導体装置の層間絶縁膜構造 |
TW384412B (en) * | 1995-11-17 | 2000-03-11 | Semiconductor Energy Lab | Display device |
US6800875B1 (en) | 1995-11-17 | 2004-10-05 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix electro-luminescent display device with an organic leveling layer |
US5940732A (en) * | 1995-11-27 | 1999-08-17 | Semiconductor Energy Laboratory Co., | Method of fabricating semiconductor device |
US6294799B1 (en) * | 1995-11-27 | 2001-09-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating same |
TW309633B (nl) * | 1995-12-14 | 1997-07-01 | Handotai Energy Kenkyusho Kk | |
US6225218B1 (en) | 1995-12-20 | 2001-05-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and its manufacturing method |
JP3725266B2 (ja) * | 1996-11-07 | 2005-12-07 | 株式会社半導体エネルギー研究所 | 配線形成方法 |
US6475836B1 (en) * | 1999-03-29 | 2002-11-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
US6252290B1 (en) * | 1999-10-25 | 2001-06-26 | Chartered Semiconductor Manufacturing Ltd. | Method to form, and structure of, a dual damascene interconnect device |
EP3872851A1 (en) | 2020-02-27 | 2021-09-01 | Infineon Technologies Austria AG | Protector cap for package with thermal interface material |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS53148972A (en) * | 1977-06-01 | 1978-12-26 | Hitachi Ltd | Manufacture of resin shielding type semiconductor device |
US4134125A (en) * | 1977-07-20 | 1979-01-09 | Bell Telephone Laboratories, Incorporated | Passivation of metallized semiconductor substrates |
JPS54149469A (en) * | 1978-05-16 | 1979-11-22 | Toshiba Corp | Semiconductor device |
JPS6018145B2 (ja) * | 1980-09-22 | 1985-05-09 | 株式会社日立製作所 | 樹脂封止型半導体装置 |
JPS59191353A (ja) * | 1983-04-15 | 1984-10-30 | Hitachi Ltd | 多層配線構造を有する電子装置 |
JPS6010644A (ja) * | 1983-06-30 | 1985-01-19 | Toshiba Corp | 半導体装置の製造方法 |
JPS6030153A (ja) * | 1983-07-28 | 1985-02-15 | Toshiba Corp | 半導体装置 |
JPS6080264A (ja) * | 1983-10-07 | 1985-05-08 | Toshiba Corp | 半導体装置 |
US4829363A (en) * | 1984-04-13 | 1989-05-09 | Fairchild Camera And Instrument Corp. | Structure for inhibiting dopant out-diffusion |
US4686559A (en) * | 1984-08-03 | 1987-08-11 | Advanced Micro Devices, Inc. | Topside sealing of integrated circuit device |
JPS6234920A (ja) * | 1985-08-07 | 1987-02-14 | Toshiba Corp | エポキシ樹脂組成物およびそれを用いた樹脂封止型半導体装置 |
US4855801A (en) * | 1986-08-22 | 1989-08-08 | Siemens Aktiengesellschaft | Transistor varactor for dynamics semiconductor storage means |
US4795722A (en) * | 1987-02-05 | 1989-01-03 | Texas Instruments Incorporated | Method for planarization of a semiconductor device prior to metallization |
JPS63258060A (ja) * | 1987-04-15 | 1988-10-25 | Nec Corp | 半導体記憶装置 |
JP2735193B2 (ja) * | 1987-08-25 | 1998-04-02 | 株式会社東芝 | 不揮発性半導体装置及びその製造方法 |
JPS6472557A (en) * | 1987-09-11 | 1989-03-17 | Seiko Instr & Electronics | Image sensor |
-
1989
- 1989-04-20 NL NL8900989A patent/NL8900989A/nl not_active Application Discontinuation
-
1990
- 1990-04-12 EP EP90200894A patent/EP0393757B1/en not_active Expired - Lifetime
- 1990-04-12 DE DE69016080T patent/DE69016080T2/de not_active Expired - Lifetime
- 1990-04-17 KR KR1019900005304A patent/KR0152999B1/ko not_active IP Right Cessation
- 1990-04-18 JP JP2102761A patent/JP3020107B2/ja not_active Expired - Lifetime
-
1991
- 1991-06-06 US US07/713,023 patent/US5117278A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
DE69016080D1 (de) | 1995-03-02 |
JPH02301157A (ja) | 1990-12-13 |
JP3020107B2 (ja) | 2000-03-15 |
DE69016080T2 (de) | 1995-09-21 |
EP0393757A1 (en) | 1990-10-24 |
KR900017154A (ko) | 1990-11-15 |
KR0152999B1 (ko) | 1998-10-15 |
US5117278A (en) | 1992-05-26 |
EP0393757B1 (en) | 1995-01-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
NL8900989A (nl) | Halfgeleiderinrichting met een in een kunststof omhulling ingebed halfgeleiderlichaam. | |
US5461545A (en) | Process and device for hermetic encapsulation of electronic components | |
RU2195048C2 (ru) | Полупроводниковый компонент с пассивирующим слоем | |
US5534731A (en) | Layered low dielectric constant technology | |
US6028347A (en) | Semiconductor structures and packaging methods | |
EP0393635A2 (en) | Semiconductor device having multi-level wirings | |
US5119164A (en) | Avoiding spin-on-glass cracking in high aspect ratio cavities | |
EP0660409A1 (en) | Method for fabricating integrated circuits | |
EP0318954B1 (en) | Semiconductor device having a composite insulating interlayer | |
US5171716A (en) | Method of manufacturing semiconductor device with reduced packaging stress | |
US5716888A (en) | Stress released VLSI structure by void formation | |
JP3054637B2 (ja) | 集積回路のパッシベーション方法 | |
EP0275588B1 (en) | Method of fabricating a semiconductor device with reduced packaging stress | |
KR0170316B1 (ko) | 반도체 장치의 패드 설계 방법 | |
US6559519B2 (en) | Integrated circuit device having cyanate ester buffer coat and method of fabricating same | |
US5045918A (en) | Semiconductor device with reduced packaging stress | |
US6656778B1 (en) | Passivation structure for flash memory and method for fabricating same | |
US7154185B2 (en) | Encapsulation method for SBGA | |
JP2631659B2 (ja) | 半導体装置 | |
JP2003218114A (ja) | 半導体装置及びその製造方法 | |
JPH01183836A (ja) | 半導体装置の製造方法 | |
US20030052411A1 (en) | Semiconductor device and method for manufacturing the same | |
KR100269611B1 (ko) | 보호막형성방법 | |
US6337263B1 (en) | Method for improving the quality of metal conductor tracks on semiconductor structures | |
JPS60119757A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A1B | A search report has been drawn up | ||
BV | The patent application has lapsed |