NL8500898A

NL8500898A - WAVE-FORMING CIRCUIT.

Info

Publication number: NL8500898A
Application number: NL8500898A
Authority: NL
Original assignee: Pioneer Electronic Corp
Priority date: 1984-03-30
Filing date: 1985-03-27
Publication date: 1985-10-16
Also published as: JPS60205865A

Description

##

Golfvorm-vormingsschakeling.Waveform shaping circuit.

De uitvinding heeft betrekking op een golf-vorm-vormingsschakeling voor het afscheiden van een digitaal gegevenssignaal uit een videoformaatsignaal waarin het aanwezig is als een gegevenssignaal. De scheiding wordt uitgevoerd 5 wanneer het videoformaatsignaal, geregistreerd in een registreer- medium zoals een videoschijf, opnieuw wordt opgewekt.The invention relates to a waveform shaping circuit for separating a digital data signal from a video format signal in which it is present as a data signal. The separation is performed when the video format signal recorded in a recording medium such as a video disc is generated again.

Een videoformaatsignaal, dat een samenstelling heeft vrijwel overeenkomstig met die van een samengesteld videosignaal, is een continue rastersignaalreeks voor-10 zien van (1) een gegevenssignaalgedaelte dat het beeldgegeven, geluidsgegeven of digitaal gegeven draagt voor het regelen van opnieuw opwekken, (2) een horizontaal en vertikaal synchro-nisatiesignaalgedeelte en (3) een horizontaal en vertikaal onderdrukkings s ignaalgedeelte.A video format signal, having a composition almost similar to that of a composite video signal, is a continuous frame signal sequence comprising (1) a data signal portion carrying the image data, sound data or digital data for controlling regeneration, (2) a horizontal and vertical sync signal portion and (3) a horizontal and vertical blanking signal portion.

15 Aangezien de werking bij het heropwekkings- stelsel verschilt naargelang de inhoud van het gegevenssignaal-gedeelte van het videoformaatsignaal (dat de beeldgegevens, geluidgegevens of digitale gegevens bevat) moeten de drie soorten van gegevens worden gescheiden van elkaar op het tijdstip 20 van heropwekking. Een golf vorm-vormings schakèl ing wordt gebruikt voor het afscheiden van de digitale gegevens uit het videoformaatsignaal.Since the operation in the regeneration system differs according to the content of the data signal portion of the video format signal (containing the image data, audio data or digital data), the three types of data must be separated at the time of regeneration. A waveform shaping circuit is used to separate the digital data from the video format signal.

Figuur 1 toont een gebruikelijke golfvorm- vormingsschakeling. In figuur 1 wordt een videoformaatsignaal 25 toegevoerd aan een voetklemketen 2 via een bufferversterker 1.Figure 1 shows a conventional waveform shaping circuit. In Figure 1, a video format signal 25 is applied to a foot clamp circuit 2 through a buffer amplifier 1.

De voetklemketen 2 dient voor het klemmen van het voetniveau van een gegeven.-signaal, zoals digitale gegevens aanwezig inThe foot clamp circuit 2 serves to clamp the foot level of a given signal, such as digital data

een videoformaatsignaal, op een vooraf bepaalde spanning Va video format signal, at a predetermined voltage V.

(bijvoorbeeld aardpotentiaal) en voor het leveren van het gege- 30 venssignaal, verschoven ten opzichte van de vooraf bepaalde spanning V . De uitgangsspanning van de voetklemketen 2 wordt geleverd naar een vergelijker 3 en vergeleken met de vooraf bepaalde spanning V . Aangezien een onderscheidingssignaal dat * 8500898 - 2 - gegevens weergeeft, is aangebracht aan het vooreinde van het digitale gegevenssignaal, wordt het uitgangssignaal van de vergelijker 3, bij detectie van het onderscheidingssignaal, de logische uitgang van het digitale gegeven.(eg ground potential) and for supplying the data signal shifted from the predetermined voltage V. The output voltage of the foot clamp circuit 2 is supplied to a comparator 3 and compared to the predetermined voltage V. Since a discrimination signal representing * 8500898-2 data is applied to the front end of the digital data signal, the output of comparator 3, upon detection of the discrimination signal, becomes the logic output of the digital data.

5 Bij de golfvorm-vormingsschakeling van deze soort echter ontstaat het probleem dat vanwege het instellen van het schijfniveau van de uitgangsspanning van de voetklem-keten 2 is ingesteld op een vooraf bepaalde spanning door middel van de vergelijker 3 en daarom op een cqnstante waarde is, 10 geen correctie wordt uitgevoerd voor de fluctuatie van de amplitude van digitale gegevens. Als een resultaat is het video-formaatsignaal niet nauwkeurig reproduceerbaar.However, in the waveform shaping circuit of this kind, the problem arises that due to the adjustment of the disc level of the output voltage of the foot clamp circuit 2, it is set to a predetermined voltage by means of the comparator 3 and is therefore a constant value, 10 no correction is made for the fluctuation of the amplitude of digital data. As a result, the video format signal is not accurately reproducible.

Een doel van de uitvinding is te voorzien in een golfvorm-vormingsschakeling waarmee het mogelijk is 15 nauwkeurige heropwekking van gegevens te verkrijgen door het uitvoeren van correctie van de fluctuatie van de amplitude van een digitaal gegeven aanwezig in een videoformaatsignaal.An object of the invention is to provide a waveform shaping circuit that allows accurate data recovery by performing correction of the fluctuation of the amplitude of a digital data contained in a video format signal.

Dé golfvorm-vormingsschakeling volgens de uitvinding wordt gekenmerkt doordat de piekspanning van de uit-20 gangs spanning van een voetklemketen wordt af genomen en ruwweg de helft van de piekspanning wordt vergeleken met de uitgangsspanning van de voetklemketen.The waveform shaping circuit according to the invention is characterized in that the peak voltage is decreased from the output voltage of a foot clamp circuit and roughly half of the peak voltage is compared to the output voltage of the foot clamp circuit.

De uitvinding zal aan de hand van de tekening in het volgende nader worden toegelicht.The invention will be explained in more detail below with reference to the drawing.

25 Figuur 1 is een blokschema van een gebrui kelijk golfvorm-vormingsschakeling.Figure 1 is a block diagram of a conventional waveform shaping circuit.

Figuur 2 is een blokdiagram van een uitvoeringsvorm van een golfvorm-vormingsschakeling volgens de uitvinding.Figure 2 is a block diagram of an embodiment of a waveform shaping circuit according to the invention.

30 Figuur 3 is een schakeling welke details van de schakeling van figuur 2 weergeeft.Figure 3 is a circuit showing details of the circuit of Figure 2.

Figuren 4 en 5 zijn golfvormen voor het aangeven van de werking1 van de schakeling van figuur 2.Figures 4 and 5 are waveforms for indicating the operation 1 of the circuit of Figure 2.

Aan de hand van de schakelingen van figuur 35 2 en de tijddiagrammen van figuren 4 en 5 zal nu een uitvoe- 8500858 > ^ - 3 - ringsvorm van de uitvinding worden beschreven.An embodiment of the invention will now be described with reference to the circuitry of FIG. 2 and the timing diagrams of FIGS. 4 and 5.

In figuur 2 geven dezelfde verwijzingscij-fars overeenkomende onderdelen als in figuur 1 aan. Er is een voetklemketen 2 aangegeven waarvan de uitgangsspanning 5 wordt toegevoerd aan een vergelijker 3 en tegelijk aan een piekvasthoudketen 4. Een spanningsdelerketen 7 met weerstanden 5 en 6 is verbonden met de uitgang van de piekvasthoudketen 4. Daardoor wordt de uitgangsspanning van de spanningsdeler 7 toegevoerd aan de vergelijker 3. De weerstanden 5 en 6 zijn van 10 gelijke waarde en de spanningsdelerketen 7 wordt gebruikt voor het halveren van de uitgangsspanning van de piekvasthoudketen 4 bij de ingang naar de vergelijker 3.In Figure 2, the same reference numerals indicate corresponding parts as in Figure 1. A foot clamp circuit 2 is shown, the output voltage 5 of which is supplied to a comparator 3 and at the same time to a peak holding circuit 4. A voltage divider circuit 7 with resistors 5 and 6 is connected to the output of the peak holding circuit 4. As a result, the output voltage of the voltage divider 7 is supplied to comparator 3. Resistors 5 and 6 are of equal value and voltage divider circuit 7 is used to halve the output voltage of peak hold circuit 4 at input to comparator 3.

Figuur 3 toont een schakeling met details van de schakeling van figuur 2. In figuur 3 vormt een emitter-15 volger voorzien van een transistor 11 en een weerstand 12 de bufferversterker 1. De uitgang van de bufferversterker is verbonden met de basis van een transistor 14 via een koppe lings-condensator 13 en een FET15 (veldeffecttransistor) is verbonden met de basis van de transistor 14. Een eerste tijdimpuls van 20 laag niveau en iets later gevormd dan een horizontale synchro-nisatie-impuls, wordt toegevoerd naar de poort van de FET15 en terwijl de eerste tijdimpuls wordt geleverd, wordt de FET15 ingeschakeld. Daardoor wordt de basis van de transistors 11 en 14 door de FET15 aan aarde gelegd, terwijl een negatieve span-25 ning - B wordt geleverd aan de emitters van deze transistors 11 en 14 via de weerstanden 12 en 16 respectievelijk. De transistor 14, de FET15, de koppelingscondensator 13 en de weerstand 16 vormen de voetklemketen 2. De emitter van de transistor 14 werkt als een uitgang van de voetklemketen 2 en deze 30 uitgang is verbonden met de positieve ingang van de vergelijker 3. Wanneer de eerste tijdimpuls laag is, wordt de basis van de transistor geaard zodat de emitter van de transistor 14 gelijkspannings- een'niveau van - V aflevert. Na het verwijderen van de eer- B£ sta tijdimpuls en voorafgaand aan de opvolgende horizontale 35 synchronisatie-impuls, wordt de signaaluitgang uit de emitter- 8500898 - 4 - volger 11 en 12 gekoppeld via de koppelingscondensator 13 zodat wordt gerefereerd aan het klemvoetniveau - V__ gevormd door de eerste tijdimpuls. Deze verplaatste referentie wordt mogelijk gemaakt door een RC keten van de koppelingscondensa-5 tor 13 en de weerstand 16.Figure 3 shows a circuit with details of the circuit of Figure 2. In Figure 3, an emitter-15 follower provided with a transistor 11 and a resistor 12 forms the buffer amplifier 1. The output of the buffer amplifier is connected to the base of a transistor 14 connected through a coupling capacitor 13 and a FET15 (field effect transistor) to the base of transistor 14. A first time pulse of 20 low level and formed slightly later than a horizontal synchronization pulse, is applied to the gate of the FET15 and while the first time pulse is delivered, the FET15 is turned on. Therefore, the base of transistors 11 and 14 is grounded by the FET15, while a negative voltage - B is supplied to the emitters of these transistors 11 and 14 via resistors 12 and 16, respectively. The transistor 14, the FET15, the coupling capacitor 13 and the resistor 16 form the foot clamp circuit 2. The emitter of the transistor 14 acts as an output of the foot clamp circuit 2 and this output is connected to the positive input of the comparator 3. When the first time pulse is low, the base of the transistor is grounded so that the emitter of transistor 14 delivers DC voltage level of -V. After the removal of the first time pulse and before the subsequent horizontal synchronization pulse, the signal output from the emitter 8500898-4 follower 11 and 12 is coupled through the coupling capacitor 13 so that reference is made to the terminal foot level. formed by the first time impulse. This displaced reference is made possible by an RC circuit of the coupling capacitor 13 and the resistor 16.

In de piekvasthoudketen 4 wordt een emittervolger voorzien van een transistor 17 en een weerstand 18, overeenkomstig de.emittervolger van de bufferversterker 1 ook verbonden met de uitgang van de voetklemketen 2. Een serie-10 keten met een diode 19 en een weerstand 20 is verbonden tussen de transistor 17 en de weerstand 18 van de emittervolger en parallel, met de weerstand 18„ De spanning over de weerstand 20 wordt toegevoerd aan een condensator 23 via de afvoer- en toevoerverbindingen van een FET21 en een weerstand 22. De 15 spanning over de condensator 23 wordt verder toegevoerd naar de positieve ingang van een differentiaalversterker 24 en wordt gebruikt als de ingang van de FET21. De uitgang van de differentiaalversterker 24 is verbonden met de negatieve ingang daarvan via een diode 25 in de voorwaartse richting zo-20 danig dat deze werkt als een bufferversterker. Een tweede tijd impuls wordt opgewekt wanneer geen gegevenssignaal bestaat in de nabijheid van de vertikale synchronisatie-impuls en wordt toegevoerd via een diode 26 naar de stuurelektrode van de FET21. Een weerstand 28 is parallel verbonden over de stuur-25 elektrode en toevoerelektrode van de FET21, waardoor de FET21 wordt uitgeschakeld terwijl de tweede tijdimpuls wordt geleverd. De tweede tijdimpuls is een signaal van hoog niveau. De FET21 wordt ingeschakeld wanneer zijn ingang en stuurelektrode op dezelfde spanning zijn en wordt uitgeschakeld wanneer de stuur-30 e lektr ode spanning groter is dan de ingangsspanning. De tweede tijdimpuls van hoog niveau veroorzaakt een stroom door de diode 26 en de weerstanden 28 en 20 naar - B, waardoor de spanning van de ingang ten opzichte van de stuurelektrode van de FET21 wordt verlaagd en deze wordt afgeschakeld. Terug-35 waartse stroom bij afwezigheid van de tweede tijdimpuls (dus 8500898 - 5 - laag niveau) wordt voorkomen door de diode 26, waardoor de ingangs- en stuurelektrodespanningen gelijk worden en de FET21 wordt ingeschakeld. Aldus bestaat de piekvasthoudketen 4 uit de transistor 17, de FET21, de weerstanden 18, 20, 22, 27 en 5 28, de dioden 19, 25 en 26, de condensator 23 en de differen- tiaalversterker 24.In the peak holding circuit 4, an emitter follower provided with a transistor 17 and a resistor 18, corresponding to the emitter follower of the buffer amplifier 1, is also connected to the output of the foot clamp circuit 2. A series 10 circuit having a diode 19 and a resistor 20 is connected between the transistor 17 and the resistor 18 of the emitter follower and in parallel, with the resistor 18 'The voltage across the resistor 20 is supplied to a capacitor 23 through the drain and supply connections of a FET21 and a resistor 22. The voltage across the capacitor 23 is further supplied to the positive input of a differential amplifier 24 and is used as the input of the FET21. The output of the differential amplifier 24 is connected to its negative input through a diode 25 in the forward direction such that it acts as a buffer amplifier. A second time pulse is generated when no data signal exists in the vicinity of the vertical synchronization pulse and is applied through a diode 26 to the control electrode of the FET21. A resistor 28 is connected in parallel across the control 25 and supply electrodes of the FET21, causing the FET21 to turn off while the second time pulse is being delivered. The second time impulse is a high level signal. The FET21 turns on when its input and control electrode are at the same voltage and turns off when the control electrode voltage is greater than the input voltage. The second high level time pulse causes a current to flow through the diode 26 and the resistors 28 and 20 to -B, thereby lowering the voltage of the input relative to the control electrode of the FET21 and switching it off. Back-35 reverse current in the absence of the second time impulse (i.e. 8500898 - 5 - low level) is prevented by diode 26, equalizing the input and control voltage and turning on the FET21. Thus, the peak holding circuit 4 consists of the transistor 17, the FET21, the resistors 18, 20, 22, 27, and 28, the diodes 19, 25, and 26, the capacitor 23, and the differential amplifier 24.

Bij de golfvorm-vormingsschakeling aldus uitgevoerd volgens de uitvinding zal, indien de eerste tijdim-puls D van laag niveau als aangegeven bij (a) in figuur 4 iets 10 later optreedt dan de horizontale synchronisatie-impuls B van het verloop (b), de FET15 worden ingeschakeld en de basis van de transistor 14 op aardpotentiaal zijn. Aldus wordt het viet-niveau van een gegevenssignaal, bijvoorbeeld een gegevenssig-naal A van het verloop (b), geklemd op aardpotentiaal, dat 15 wil zeggen dat het voetniveau is verwijderd. De klemuitgangs-spanning daalt door de spanning over de basis en emitter van de transistor 14 en wordt toegevoerd naar de positieve ingang van de vergelijker 3. In dit geval, gegeven dat de positieve piekspanning van het digitale gegevenssignaal V is,In the waveform shaping circuit thus constructed according to the invention, if the first low level time impulse D as indicated at (a) in Figure 4 occurs a little later than the horizontal synchronization pulse B of the course (b), the FET15 are turned on and the bases of transistor 14 are at ground potential. Thus, the viet level of a data signal, for example a data signal A of the course (b), is clamped at ground potential, ie the foot level is removed. The terminal output voltage drops by the voltage across the base and emitter of the transistor 14 and is supplied to the positive input of the comparator 3. In this case, given that the positive peak voltage of the digital data signal is V,

PP

20 zal een optimum schijfniveau V /2 worden. Indien echter de spanning V over de basis en emitter in aanmerking wordt ge- BE· nomen, zal het optimum schijfniveau bij de vergelijker 3 gelijk20 will become an optimum disk level V / 2. However, if the voltage V across the base and emitter is taken into account, the optimum disk level at comparator 3 will be equal

aan 7 /2 - V_„ worden, p BBto 7/2 - V_ „become, p BB

Anderzijds wordt de klemuitgangsspanning, 25 na te zijn beinvloed door de spanningsvallen van de spanning V__over de basis en emitter van de transistor 17 en de voor-On the other hand, the terminal output voltage, after being affected by the voltage drops of the voltage V across the base and emitter of the transistor 17 and the front

BEBE

waartse spanning V van de diode 19, toegevoerd naar de condensator 23 via de FET21 en de weerstand 20 en dein wordt de piekspanning van de klemuitgangsspanning vastgehouden op dë conden- 30 sator 23. Evenwel wordt aangenomen dat de spanningen V vanupward voltage V of the diode 19, applied to the capacitor 23 via the FET21 and the resistor 20, and the peak voltage of the terminal output voltage is held on the capacitor 23. However, it is assumed that the voltages V of

BBBB

de twee transistors 14 en 17 gelijk zijn. De piekspanning vastgehouden op condensator 23 zal dus V - 2V - v_ worden in-the two transistors 14 and 17 are equal. Thus, the peak voltage held on capacitor 23 will be V - 2V - v_

P B£i DP B £ i D

dien de aldus opgewekte spanningsval in aanmerking wordt genomen. Aldus wordt de piekspanning toegevoerd naar de differen-35 tiaalversterker 24 en omdat de differentiaalversterker 24 8500398 ft - 6 - en omdat de differentiaalversterker 24 wordt gedwongen de piek-spanning af te leveren verhoogd tot de mate van de voorwaartse spanning VQ door de diode 25, wordt de spanning toegevoerd naar de verdelerketen 7 gelijk aan V - 2V__, Aangezien detaking into account the voltage drop thus generated. Thus, the peak voltage is supplied to the differential amplifier 24, and because the differential amplifier 24 is 8500398 ft - 6 - and because the differential amplifier 24 is forced to deliver the peak voltage increased to the degree of the forward voltage VQ through the diode 25, the voltage is applied to the distributor circuit 7 equal to V - 2V__, since the

p BEp BE

5 delerketen 7 werkt met de helft van de spanning, wordt de span ning geleverd vanaf de delerketen 7 naar de negatieve ingang van de vergelijker 3 gelijk aan (V - 2V__)/2 = V /2 - V .5 divider circuit 7 operates at half the voltage, the voltage is supplied from divider circuit 7 to the negative input of comparator 3 equal to (V - 2V __) / 2 = V / 2 - V.

P AGi P D£tP AGi P D £ t

Dit betekent dat het bovenbeschreven optimum schijfniveau wordt verkregen en buitendien het schijfniveau van de vergelij-10 ker 3 verandert in verhouding van het -iekniveau van het digitale gegevenssignaal.This means that the optimum disc level described above is obtained and, in addition, the disc level of the comparator 3 changes in proportion to the peak level of the digital data signal.

Zoals getekend met het verloop (a) van figuur 5, wordt de FET21 uitgeschakeld wanneer de tweede tijd-irapuls E van hoog niveau daaraan wordt toegevoerd. Wanneer de 15 FET21 ingeschakeld blijft, wordt het ladingssignaal op de condensator 23 hetzij opgebouwd of wordt de condensator ontladen via weerstand 20 afhankelijk van het niveau van het gegevenssignaal A. Zoals getekend bij het spoor (b) is er een periode waarbij de vertikale synchronisatie-impuls C bestaat en het 20 digitale gegevenssignaal A niet, zodat de piekspanning verlaagd zou worden wanneer de lading van de condensator 23 wordt ontladen via de weerstand 20 indien de FET21 ingeschakeld wordt gelaten. Aldus stopt het ontladen van de condensator 23 wanneer de FET21 wordt uitgeschakeld door de tweede tijdimpuls E 25 en de piekimpuls wordt aldus vastgehouden.As drawn with the gradient (a) of Figure 5, the FET21 is turned off when the second high level time ira pulse E is applied thereto. When the FET21 remains on, the charge signal on the capacitor 23 is either built up or the capacitor is discharged through resistor 20 depending on the level of the data signal A. As shown in track (b), there is a period where the vertical synchronization pulse C exists and the digital data signal A does not, so that the peak voltage would be decreased when the capacitor 23 charge is discharged through the resistor 20 if the FET21 is left on. Thus, when the FET21 is turned off by the second time pulse E 25, the discharge of the capacitor 23 stops and the peak pulse is thus held.

Zoals boven aangegeven kan volgens de golf-vorm-vormingsschakeling volgens de uitvinding, correctie worden uitgevoerd bij de amplitudefluctuatie van het digitale signaal aanwezig in een videoformaatsignaal vanwege het schijfniveau 30 van de spanning van een vergelijker wanneer dit ruwweg de helft van het piekniveau wordt van de uitgangsspanning van een voet-klemketen, zodat heropgewekte digitale gegevens kunnen worden verkregen op nauwkeurige wijze uit de vergeleken uitgang. Buitendien zal het storende effect veroorzaakt door temperatuur-35 afhankelijkheid van de spanning over de basis en de emitter 8500398 4 - 7 - <* van de transistor afnemen an aldus zal een stabiele werking worden verkregen indien zulk een inrichting wordt gebruikt zoals beschreven voor de bovenstaande uitvoeringsvorm van de uitvinding.As indicated above, according to the waveform shaping circuit according to the invention, correction can be made in the amplitude fluctuation of the digital signal contained in a video format signal due to the disc level of the voltage of a comparator when it becomes roughly half the peak level of the output voltage of a foot clamp circuit so that regenerated digital data can be obtained accurately from the compared output. In addition, the disturbing effect caused by temperature dependence of the voltage across the base and the emitter 8500398 4 - 7 - <* of the transistor will decrease and thus stable operation will be obtained if such a device as described for the above is used. embodiment of the invention.

85008988500898

Claims

Waveform shaping circuit, characterized in that a foot clamp circuit is provided for clamping at a predetermined voltage of a foot level of a data signal superimposed at the foot level and provided in an input video format signal, peak level extractors for decreasing of the peak voltage from the output voltage of the foot clamp circuit, and comparators for comparing, a predetermined portion of the output voltage of the peak level tapers with the output voltage of the foot clamp chain.

Circuit according to claim 1, characterized in that the predetermined part is about half.

Circuitry according to claim 1, characterized in that gate means are provided to turn off the peak level take-off means during the adjustment period of time outside the period of the data signal.

Circuit according to claim 3, 20, characterized in that the setting period comprises the period of a vertical synchronizing signal present in the input video format signal.

Waveform shaping circuit according to claim 2.4, characterized in that the predetermined part 25 is approximately half.

6. Device substantially as described in the description and / or shown in the drawing. % 8500898 V