NL8101028A - Elastische geheugeninrichting met een hoge opslagcapaciteit en een continu variabele vertraging. - Google Patents

Description

3 vo

Elastische geheugeninrichting met een hoge opslagcapaciteit en een continu variabele vertraging.

De onderhavige uitvinding heeft betrekking op een voor databits bedoelde elastische geheugeninrichting, en meer in het bijzonder op een geheugeninrichting, die in staat is om een continu variabele vertraging te introduceren alsook om meerdere honderden data-5 bits op te slaan.

In datatransmissiestelsels is elke eindpost voorzien van een lokale kloksignaalbron ten behoeve van de tij dsignalering voor operaties, die in de desbetreffende eindpost worden uitgevoerd. Al de transmissiepaden, zowel over de aarde alswel over satellieten verlopende, 10 variëren wat hun elektrische lengte betreft met de tijd, hetgeen betekent, dat de voortplantingslooptijd verandert. Als gevolg van der*-gelijke variaties in de voortplantingslooptijden ontstaan fasever-anderingen van de uitgezonden databits met betrekking tot de in de ontvangen werkzame kloksignalen. Anders gezegd, bestaat een transient 15 verandering ten aanzien van de frequentie van de binnenkomende databits. Een in de ontvangende post aanwezige elastische geheugeninrichting biedt voor dergelijke variaties een compensatie. Een elastische geheugeninrichting is een buffer, die met betrekking tot de binnenkomende databits een variabele vertraging introduceert, teneinde deze 20 data in synchronisms te brengen met de kloksignalen, zoals werkzaam zijn in de ontvangende eindpost. De elastische geheugeninrichting ontvangt de met variërende frequentie binnenkomende data en voert deze met de frequentie zoals bepaald door de kloksignalen, die in de ontvanger werkzaam zijn, naar andere in de ontvangen aanwezige keten-25 ' voorzieningen.

Voor het compenseren van variaties in de voortplantingslooptijden zijn in de datatransmissienetwerken buffers met vaste capaciteit en onafhankelijke lees/schrijfcycli gebruikt. Dergelijke buffers, die in de volgende beschrijving zullen worden aangeduid als 30 geheugens van het commutator-type, zijn beschreven in sectie 26,2 van "Transmission Systems voor Communications", gepubliceerd door Bell Telephone Laboratories, herziene Fourth Edition, van december 1971» blz.616, 617. Alhoewel dergelijke commutator-type geheugens een continu variabele vertraging kunnen veroorzaken, wordt de realisatie daar-35 van bijzonder kostbaar, indien een opslagcapaciteit groter dan enige 8101028 -2- 9 * bits is vereist.

Geheugens met variabele capaciteit, zoals schuifregisters met variabele lengte, zijn in staat om grote aantallen van databits op economische wijze op te slaan. De door dergelijke geheugens gein-5 troduceerde vertraging kan worden ingesteld door variatie van het aantal cellen, dat voor de data-opslag is gebruikt. Elke cel introduceert echter een vertraging met vaste grootte, en een door het schuifregister gevormd geheugen is slechts in staat om incrementele vertragingsver-anderingen te introduceren, die slechts een benadering vormen van de TO feitelijk vereiste vertraging. Als gevolg van een dergelijke benadering kunnen bij de signaalverwerking fouten worden veroorzaakt. Derhalve bestaat behoefte aan een elastische geheugeninrichting met grote opslagcapaciteit en de mogelijkheid om een continu variabele vertraging te introduceren.

T5 In een uitvoeringsvorm van de onderhavige uitvinding zijn een geheugen van het commutatortype en een schuifregister met variabele lengte via een terugkoppelbesturing in serie met elkaar verbonden, teneinde continu variabele vertraging en een grote opslagcapaciteit te verkrijgen. .Binnenkomende databits worden in eerste aanleg inge-20 schreven of opgeslagen in het commutatortype geheugen. Na verloop van een voorafbepaalde tijd worden de opgeslagen bits af gelezen en opgeslagen in een schuifregister met variabele lengte. De databits worden uit het schuifregister afgelezen met een frequentie zoals bepaald door de kloksignalen, die in de ontvanger werkzaam zijn. De 25 lengte van het schuifregister en daarmee de daardoor geïntroduceerde vertraging wordt geregeld door een teller. De faserelatie tussen de schrijf- en lees cycli van het commutatortype geheugen wordt bewaakt door logische ketenvoorziening, teneinde te voorkomen,dat dit geheugen overloopt. Indien in deze faserelatie een vooraf gekozen toename is 30 ontstaan, wordt de afleesfrequentie voor het commutatortype geheugen vergroot, evenals de lengte van het schuifregister. Indien daarentegen in de faserelatie een voorafbepaalde vermindering heeft plaatsgevonden, wordt het commutatortype geheugen met een lagere frequentie afgeksen, terwijl de lengte van het schuifregister eveneens wordt 35 verkort.

Het is een voordeel van de onderhavige uitvinding dat de in het voorafgaande beschreven configuratie en besturingsmiddelen op 8101028 “ "- # « -3- eenvoudige wijze kunnen-worden aangepast aan situaties, -waarbij sterk verschillende opslagcapaciteiten zijn vereist.

Volgens een verder voordeel van de onderhavige uitvinding is het mogelijk om onder toepassing van het laten slippen van rasters 5 te verhinderen, dat rastersynchronisme verloren gaat, wanneer het schuif register "bijna overloopt of "bijna leegraakt. Volgens een verder voordeel van de onderhavige uitvirding kan voor het sehuifregister met variabele lengte gebruikt worden gemaakt van een geheugeneenheid met vrije toegankelijkheid, teneinde aldus een economisch geheugen met 10 hoge opslagcapaciteit en een compacte bouwwijze beschikbaar te stellen.

De uitvinding zal in het onderstaande nader worden verdui-delijktmet verwijzing naar de tekening. In de tekening is: figuur 1 een blokschema van een voorkeursuitvoeringsvorm van de onderhavige uitvinding; 15 figuur 2 een schema van de ketenvoorzieningen, die zich binnen een illustratieve uitvoeringsvorm van een commutatortype geheugen bevinden; figuur 3 een tijdsdiagram ter illustratie van de signalen, die werkzaam zijn wanneer de door de elastische geheugeninrich-, 20 ting volgens figuur 1 geïntroduceerde vertraging wordt verminderd; figuur U een tijdsdiagram ter illustratie van de signalen die werkzaam zijn wanneer de door de elastische geheugeninrichting volgens figuur 1 geïntroduceerde vertraging groter wordt; en figuur 5 een schema van de ketenvoorziêningén, die zich 25 bevinden binnen de besturingseenheid 106, die deel uitmaakt van de in figuur 1 weergegeven uitvoeringsvorm.

Bij wijze van illustratie zal de onderhavige uitvinding worden behandeld door de beschrijving van de voorkeursuitvoeringsvorm, waarin het sehuifregister met variabele lengte is uitgevoerd als een 30 geheugeneenheid met vrije toegankelijkheid. Bij de in figuur 3 weèrge-geven configuratie worden de binnenkomende datbits, zoals afkomstig van een transmissievoorziening (niet weergegeven} via de leiding 303 toegevoerd. Het variërende lijnkloksignaal afkansbig van deze bitstroom wordt hersteld en toegevoerd via de leiding 303. De databits worden 35 ingeschreven of opgeslagen in een commutatortype geheugen 102 en wel met de lijnkloksignaalfrequentie ♦ Na verloop van een voorafbepaalde tijd of anders gezegd, nadat een voorafbepaalde vertraging werkzaam 8101 028 • * -Ills geweest, worden de opgeslagen databits vanuit het geheugen 302 afgelezen en ingeschreven in het geheugen 10¾ met vrije toegankelijkheid. Een tussenverbinding 105 vormt een koppeling voor de data tussen het commutatortype geheugen 102 en het vrij toegankelijke geheugen 5 10¾. De aflees frequentie, die ten aanzien van het commutator geheugen 102 werkzaam is, staat onder het bestuur van een commutatorleesklok-signaal, dat door de besturingseenheid 106 teweeg wordt gebracht en via de leiding 107 wordt aangelegd aan het geheugen 1Q2, De eenheid 106 genereert het voor het uitlezen van het commutatorgeheugen werk-10 zame kloksignaal, uitgaande van het op de leiding 109 aanwezige ónt-vangerkloksignaal ¢5, het op de leiding 108 aanwezige kloksignaal 2 ¢5, het op de leidingen 122 en 123 aanwezige ingangssignaal en de via de leiding 111 toegevoerde door een adresteller geleverde busingangssig-• nalen. Het kloksignaal φ is in synchronisme met het kloksignaal van 15 de zendzijde. Het kloksignaal 2 φ heeft een frequentie,'die tweemaal zo groot is als de frequentie van het kloksignaal i, waarbij positieve flanken van het eerstbedoelde kloksignaal samenvallen met die van het kloksignaal ¢5.

De in het vrij toegankelijke geheugen 10¾ aanwezige cel-20 adressen en waarin de databits worden opgeslagen, worden via de busleiding 11.1 bestuurd door de programmeerbare adresteller 110. Deze teller 110 heeft een telgebied ofwel een aantal toestanden, dat tenminste gelijk is aan het aantal cellen, dat zich bevindt in het vrij toegankelijke geheugen 10¾. De teller voert een telling uit tussen een 25 instelbaar adres en een vast adres, wordt daarna automatisch teruggezet en begint met het tellen opnieuw. Het instelbare adres, dat is opgeslagen in het adresvoorinstelregister 112. en dat via de busleiding 113 wordt toegèvoerd aan de teller 110, wordt door middel'van een öpjfe leiding 11¾ aanwezig voor de adresteller bestemd invoersignaal, inge-30 voerd in de adresteller 110. Gedurende elke cyclus, die deze teller doorloopt, kan het instelbare-..adres worden veranderd door een verhogend (INC) of verlagend (DEC) signaal, daf binnen de besturingseenheid 106 teweeg wordt gebracht en dat via de leidingen 115 resp. 116 aan het register 112 wordt toe gevoerd. Bij elke telling wordt de databit 35 die zich bevindt in de cel, die met de desbetreffende telling korres-pondeert, af gelezen en de databit, zoals afkomstig van het commutatorgeheugen 112 wordt ingeschreven. Deze lees/schrijffunktie staat onder het bestuur van een voor het vrij toegankelijk geheugen bestemd lees/ 8101028 • a -5- schrijfsigaaal R/W, dat via de leiding 117 wordt toegevoerd. De teller 110 wordt bestuurd door de klokpulsen ?$, die via de leiding 118 worden toegevoerd. De op de uitgangsleiding 119 verschijnende databits worden gekoppeld met de flip-flop 120 van bet D-type, waar deze bits 5 worden gesynchroniseerd met het als vergrendeling voor de uitgang werkzame kloksignaal, dat via de leiding 121 wordt toegevoerd. Dit binnen de besturingseenheid 106 teweeg gebrachte als vergrendeling voor de uitgang werkzame kloksignaal is in synchronisme met het in de ontvanger werkzame kloksignaal. Aldus wordt bereikt, dat het data-10 uitgangssignaal 127 van de flip-flop 120 in synchronisme is met het in de ontvanger werkzame kloksignaal, zodat dit uitgangssignaal met andere in de ontvanger aanwezige ketenvoorzieningen voor signaalverwerking kan worden gekoppeld.

Teneinde rastersynchronisme te haidiaven, indien het vrij 15 toegankelijke geheugen 10b overloopt of leegraakt, wordt gebruik gemaakt van een rasterslipadresregister 12b, een busleiding 125 en de tussenverbindingen 126, 128 en 129. Wanneer een dergelijke situatie zich voordoet, wordt een vooraf gekozen adres afkomstig van het rasterslipadresregister 12b ingevoerd in het adresvoorinstelregister 112, 20 teneinde het bereik van de adresteller 110 in te stellen.

Figuur 2 geeft een schema van een voor vier bits bedoeld commutatortype geheugen, dat in het raam".van de onderhavige uitvinding kan worden toegepast. De leiding 101, via welke de binnenkomende databits kunnen worden geleid, is verbonden met de dataleidingen (D) van 25 de flip-flops 201, 202, 203 en 20b. Het op de leiding 103 aanwezige lijhkloksignaal bestuurt de voor twee bits bedoelde teller 205· De door de teller 205 aangedreven demultiplexer 206 verdeelt de klokpulsen in serieverband over de uitgangen Y1, Y2, Y3 en Yb. Via de leidingen 207, 208, 209 en 210 zijn deze uitgangen met de desbetreffende klok-30 ingangen CLK van de flip-flops 201, 202, 203 en 20b verbonden. Aldus worden databits met de frequentie van het lijnkloksignaal in serie ingeschreven in de flip-flops 201, 202, 203 en 20b. Deze opgeslagen databits worden via de leidingen 216, 217, 218 en 219 gekoppeld met de ingangen 11, 12, 13 en ib van de multiplexer 211. Het op de leiding 35 107 aanwezige voor het aflezen van het commutatorgeheugen bedoelde kloksignaal bestuurt de voor twee bits bedoelde teller 212, die op zijn beurt de multiplexer 211 aandrijft. De multiplexer 211 is werkzaam om 8101028 -fide databits in hun oorspronkelijke multiplex-serieverband te brengen op de uitgang Y.Het aldus in multiplex verband gebrachte uitgangssignaal wordt via de tussenverbinding 105 toegevoerd aan de vrij toegankelijke geheugeneehheid 10H. De bij de flip-flop 20k behorende lees-5 en schrijfklokpülsen worden overgedragen naar de besturingseenheid 106 via de schrijfbewakings lei ding 122, die is verbonden met de leiding 210, en de leesbewakingsleiding 123, <üe de signalen ontvangt via de leidingen 213, 21U en de EK poort 215*

De door een commutatortype geheugen geïntroduceerde ver-10 traging is bepaald door de faserelatie, die bestaat tussen de daaraan toegevoerde schrijf- en leeskloksignalen. Een dergelijk geheugen is in staat om met betrekking tot de binnenkomende databits een continu variabele, foutvrije vertraging te introduceren, zolang wanneer het commutatorleeskloksignaal naijlt ten opzichte van het commit ator-15 schrijf(lijn)kloksignaal. Indien deze relatie niet wordt aangehouden, is er sprake van dat de opslag ’!overloopt” en databits zullen verloren gaan.

Het vrij toegankelijke geheugen 10U, dat volgens een op zichzelf bekende wijze is ingericht als een schuifregister met varia-20 bele lengte, introduceert een vertraging, die korrespondeert met de lengte van het schuifregister. Zoals opgemerkt, kan deze lengte worden gevarieerd door het werkgebied van de adresteller 110 via de signalen IHC en DEC, zoals toe gevoerd aan het adresvoorinstelregister 112, in te stellen.

25 Een schuifregister op zichzelf genomen, zoals het vrij toegankelijke geheugen 10^, is niet voldoende robuust om een foutvrije elastische geheugeninrichting beschikbaar te stellen. Aangezien de inhoud van dit register wordt afgelezen met de vaste frequentie van het in de ontvanger werkzame kloksignaal en tijd beschikbaar moet zijn 30 om elke celpositie af te lezen, is per ontvanger-kloksignaalperiode slechts een vast interval over om data te kunnen inschrijven. Zulks betekent, dat een of andere voorziening moet worden getroffen om de frequentie van de binnenkomende data en die met betrekking tot de vaste datauitgangsfrequentie van het vrij toegankelijke geheugen lOU ,35 willekeurig is, op te vangen. Het vrij toegankelijke geheugen 104 kan bovendien de vertraging slechts met discrete tijdseenheden veranderen en wel, hetgeen het meest eenvoudig is, slechts eenmaal per telcyclus.

8101028 -7-

De tussen veranderingen voorkomende tijd kan derhalve even lang zijn als de langste vertraging, die door het vrij toegankelijke geheugen 10¾ wordt geïntroduceerd. Een continu variabel commutatortype geheugen is nodig om korte-termijn en gefrakioneerde variaties in de vertraging 5 op te vangen. De opzet is, om de door het vrij toegankelijke geheugen 10h- geïntroduceerde vertraging te wijzigen -teneinde te verhinderen, dat het commutatortype geheugen 112 overloopt, terwijl een constante totale vertraging, gerekend vanaf de zendzijde tot aan de uitgang van het elastisch geheugen, wordt gehandhaafd. Door een dergelijke con-10 stante vertraging wordt synchronisms bereikt tussen de zender en de ontvanger. Bij wijze van illustratie, zal deze opzet wanneer deze wordt toegepast op het in figuur 2 weergegeven voor vier bits bedoelde gëbaigen, worden behandeld.

Wanneer de frequentie van de op de leiding 101 binnen-15 komende data toeneemt, wordt met het vullen van het commutatortype geheugen 112 begonnen. Wanneer de vulling met een bit groter wordt dan de halve vulling, reageert de besturingseenheid 106 door het uitvoeren van een extra uitlezing van het geheugen 102 en een korresponderend inschrijven van een nieuw adres in het vrij toegankelijk geheugen 10¾. 20 Dit nieuwe adres wordt gegeven door een gelijktijdig plaatsvindende toename van de instelbare adrestellereyclus via de INC leiding 115.

De toename van de frequentie van de binnenkomende data wordt aldus vanaf het geheugen 102. overgedragen naar het vrij toegankelijke geheugen 10^·, waardoor de vulling van het geheugen 102 weer tot op de helft 25 wordt teruggebracht.

De vulling van het geheugen 102 wordt juist voordat de gefixeerde adresgrens van de adresteller 110 wordt bereikt, bewaakt. Wanneer wordt aangenomen, dat de adresteller omhoog telt, wordt voordat de adresteller 110 zijn maximum telwaarde bereikt, d.w.z. zijn 30 gefixeerde adresgrens, in de besturingseenheid 106 een signaal gegenereerd, waardoor een begin wordt gemaakt met de meting van de vulling van het geheugen 102. Dit signaal leidt een fasevergelijking in tussen de lees- en schrijfkloksignalen van het geheugen 102 en wel via de schrijfbewakingsleiding 122 en de leesbevakingsleiding 123. Op basis 35 van deze vergelijking bepaalt de eenheid 106 het volgende adres van het vrij toegankelijke geheugen, tot welk toegang moet worden gegeven nadat de maximum telwaarde is bereikt. Het laagste adres (LA) dat in de laat- 81 0 1 0 2 8 ' .........- -8- ste telcyclus wordt gebruikt, wordt opgeslagen in het adres-voorinstel-register 112. Deze waarde zal ofwel worden verlaagd ofwel worden verhoogd in afhankelijkheid daarvan of meer dan wel minder vertraging van het vrij toegankelijk geheugen is vereist.

5 Figuur 3 is illustratief voor de actie, die wordt uitge voerd wanneer het geheugen 102 wordt geleegd, en derhalve minder vertraging via het vrij toegankelijk geheugen 104 behoeft te worden geïntroduceerd. Ka de lees/schrijfcyclus 301, 302 van het maximum adres· MAX wordt de adresteller 110 door het voor de adresteller bestemde 10 invoersignaal 303 geprogrammeerd voor het laagste adres LA, dat zich bevindt in het airesvoorinstelregister 112. De in de plaats LA aanwezige databit wordt door de leespuls 30^ afgelezen. In plaats van het inschrijven van de volgende bit in de plaats LA, wordt het voor het commutator geheugen bestemde leeskloksignaal geblokkeerd, waardoor deze 15 bit wordt bewaard, totdat het volgende adres LA+1 door kloksignaal-werking wordt ingevoerd. Dit blokkeren van. het voor het commutator-geheugen bestemde leeskloksignaal is geïllustreerd door het golfvorm-gedeelte 305· Na deze blokkeeroperatie wordt het adresvoorinstelregis-ter 112 met een opgehoogd door de INC puls 306, waardoor LA+1 wordt 20 ingesteld als het laagste adres voor het opslaan van data. Door deze operaties wordt de vertraging van het vrij toegankelijke geheugen met een bit verkort, terwijl de lees- en schrijfkloksignalen voor het com-mutatorgeheugen over een bitperiode uit elkaar worden getrokken. Er zij opgemerkt, dat de voor het vrij toegankelijke geheugen werkzame 25 schrijf cyclus 307 waardoor de plaats LA wordt geadresseerd, nietrwordt geblokkeerd. De in het adres LA ingeschreven bit zal daar niet worden uitgehaald, aangezien dit adres zich buiten het bereik van de adresteller bevindt. De pulsen 308. zijn illustratief voor de aan de uitgang werkzame grendelklokpulsen, waardoor het uitgangssignaal van het vrij 30 toegankelijke geheugen en zoals afkomstig van de flip-flop 120 wordt gesynchroniseerd.

Figuur k is illustratief voor de'operaties, die zijn vereist wanneer het geheugen 102 wordt gevuld en het vrij toegankelijke geheugen lQit- een grotere vertraging moet introduceren. Aangezien het 35 uitgangssignaal van het vrij toegankelijke geheugen wordt gesynchroniseerd met een constante frequentie, zoals aangediiid door de pulsen U01,'. is voor de vergroting van de vertraging van het vrij toegankelijke ge- 8101028 “.....

-9- heugen een interdigitale schrijf-zonder-leesoperatie vereist. Het laagste adres LA, zoals opgeslagen in het adresvoorinstelregister 112 wordt door de DEC puls 402 met een verlaagd. Dit aldus verlaagde laagste adres wordt door de werking van het voor de adresteller be-5 stemde invoersignaal 403 ingevoerd in de adresteller 110. Als gevolg daarvan zal de teller 110 het naast liggende laagste adres LA-1 met betrekking tot het tijdens de laatste telcyclus eerder ingeschreven adres aanwijzen. Het maximum adres MAX wordt in een halve bitperiode bediend door de golfvormgedeelten 4o4 en 405. Gedurende de resterende 10 halve bitperiode wordt door een extra door het commitatorgeheugen bestemde leesklokpuls 4θβ een andere bit uit het geheugen 102 gelezen en de adresteller 110 wordt geprogrammeerd op het adres LA-1.

De uit het geheugen 102 af gelezen extra bit wordt door de werking van het golfvormgedeelte 407 ingeschreven in het adres LA-1 van het vrij 15 toegankelijke geheugen. Een en-ander heeft tot resultaat, dat de door het vrij toegankelijke geheugen geïntroduceerde vertraging wordt vergroot en de voor het commutatorgeheugen bestemde lees- en schrijfklok-signalen over een bitperiode naar elkaar toe worden getrokken. Er zij opgemerkt, dat het golfvormgedeelte 4o8,dat is betrokken bij de afle-20 zing van het adres LA-1 kan worden aangeduid als eeh ”negeer-aflezing”. De op deze plaats aanwezige'.bit wordt door de pulsen 401 niet gesynchroniseerd en zal derhalve niet verschijnen op de uit gangs leiding 127.

De in de figuren 3 en 4 geïllustreerde besturingssignalen worden teweeg gebracht onder gebruikmaking van ketenvoorzieningen, zo-25 als weergegeven in figuur 5. Het voornaamste gedeelte van deze ketenvoorzieningen is bedoeld voor de meting van de vulling van het commu-tatortype geheugen 102. Deze fuhktie wordt vervuld door de IfEN-poort 501, JK-flip-flop 502, D-type flip-flop 503. en de twee-bitteller 504.

De voor het meten van de vulling dienende ketenvoorzie-30 ningen kunnen worden geactiveerd via de ÏÏEN-poort 501. Wanneer een aantal ingangssignalen, afkomstig van de adresbusleiding 111 worden toegevoerd aan de HEH-poort 501 wordt daardoor een uitgangssignaal in de vorm van een logische "O" teweeggebracht, wanneer het adres MAX-10 wordt geteld. Het zal duidelijk zijn, dat door het naar keuze inver-35 teren van een aantal ingangssignalen op de .adresbusleiding 111 de HEH-poort 501 in staat is om het adres MAX-10 te decoderen. Eenvoudig— heidshalve zijn nadere details van dergelijke inversies, alsook die 81 0 1 0 2 8 -10-.

welke samenhangen met de NEN-poorten 508, 511 en 512 achterwege gelaten. Dit adres geeft een tijdvenster van 10 in de ontvanger werkzame klokpulsen, teneinde de meting van de vulling uit te voeren voordat de adresteller 110 wordt teruggezet. Het van de HEN-poort 501 afkomstige 5 uitgangssignaal "O" maakt de teller 50^ vrij en schakelt de flip-flop 502 om. Bij dit omschakelen wordt een logis-che "1" aan de Q-uitgang toegevoerd aan de D-ingang van de flip-flop 503, Deze "1" wordt ia de flip-flop 503 gekoppeld met de voorberei dings ingang (EÏÏB) van de teller 50^ wanneer op de leiding 123 een voor het commutatorgeheugen 10 "bestemde leesklokpuls verschijnt. Een op de leiding 123 aanwezige leesklokpuls geeft tevens op de leiding 505 een "0" teneinde de flipflop 502 terug te zetten. Wanneer de teller 5Qk eenmaal is aangezet, wordt door deze teller onder het bestuur van het lokale in de ontvanger werkzame kloksignaal ?$ een aantal ¢) klokpulsen geteld, totdat op de 15 leiding 122 een schrijfhuis in de vorm van een "3" verschijnt. Deze schrijfhuis in de vorm van een "1" wordt door de invertor 506 geïnverteerd, teneinde de flip-flop 503 vrij te geven en de telling te stoppen. Aldus bevat de teller 50^ een gekwanticeerde maat voor het aantal van bit-perioden, dat bestaat tussen de voor commutatorgeheugen. 20 bedoelde lees- en schrijfkloksignalen. Een telling van twee of drie produceert een signaal LDELAY in de vorm van een ”1” op de voor de meest significante bit bestemde uitgang Q2 van de teller 50U, Anderzijds produceert een telling van "O” of "1". aan de uitgang Q2 een uitgangssignaal in de vorm van een "O”., alsook een signaal MDELAJ 25 in de vorm van een "1". Deze signalen MDELAY en LDELAY wordén zoals in het onderstaande is behandeld, gebruikt voor het teweeg brengen van cal de signalen, die afkomstig zijn van de besturingseenheid 106,

Het door INHIBIT aangeduide signaal, dat is het uitgangssignaal van de D-type flip-flop 510, wordt ook gebruikt bij het 30 teweeg brengen van de uitgangssignalen van de besturingseenheid 106.

Dit signaal INHIBIT wordt geproduceerd door de HEN—poort 508. en de ï , · D-flip-flops 509 en 510. Uitgaande van een aantal op de adresbusleiding 111 aanwezige ingangssignalen genereert de NEF —poort 508. een uitgangssignaal in de vorm van een "O” wanneer het adres. MAX-1 is geteld. Dit 35 uitgangssignaal "O" wordt gekoppeld met de flip-flop 509» die wanneer dtide ze wordt gesynchroniseerd door een ( puls, een uitgangssignaal Q=1 . afgeeft. Dit Q=1 uitgangssignaal van de flip-flop 509 produceert op 8101028 --------------- - -11- zijn beurt een "1" aan de Q-uitgang van de flip-flop 510 wanneer deze ' wordt bestuurd door een uit gangs grendelklokpuls $6.2j6 afkomstig van de KEN —poort 519· Derhalve is het signaal INHIBIT hort nadat het adres MAX-1 is geteld, gelijk aan "1" en deze waarde blijft gehandhaafd 5 totdat een aan de uitgang van de NEN—poort 508 aanwezige "1" via de flip-flop 509 wordt gekoppeld, waardoor wordt bewerkstelligd, dat aan de Q-uitgang van de flip-flop 510 een "O" ontstaat.

De voor het commutatorgeheugen bestemde leesklokpulsen verschijnen op de leiding 107 .worden gegenereerd door de NEN-poorten 10 513, 517, 519s de invertors 515-» 516, en de NOF-poort 518. De hier voor geldende vergelijking is gegeven door : .

commutatorleeskloksignaal = 2*5.*$. INHIBIT

+ 2φ, MDELAY.INHIBIT.(1)

De in figuur it weergegeven voor het commutatorgeheugen 15 bestemde leesklokpulsen 1*09 zijn gegeven door de eerste term van deze vergelijking. Wanneer door het vrij toegankelijke geheugen 10l* meer vertraging moet worden geïntroduceerd, geldt dat het signaal MDELAY * 1. Nadat het adres MAX is gesynchroniseerd door'het voor het vrij toegankelijke geheugen bestemde lees/s chrij fkloksignaal, d.w.z. INHIBIT= 20 1 en INHIBIT = 0, wordt de eerste term ”0” en de in figuur k weer gegeven pulsen ko6 en 1*10 zijn gegeven door de tweede term van de bovengegeven vergelijking. Anderzijds geldt, dat indien de door het vrij toegankelijke geheugen 10i* geïntroduceerde vertraging kleiner moet zijn, .dan MDELAY=0 en EDELAY=1. Nadat het adres MAX door klokwér-25 king is bestuurd, worden de beide termen van bovengegeven vergelijking gelijk aan 70" en het voor het commutatorgeheugen bestemde leeskldk-signaal wordt geblokkeerd, zoals is geïllustreerd door het golfvorm-gedeelte 305 in figuur 3.

De in de figuren 3 en 1* weergegeven lees/schrijfgolfvor-30 men voor het vrij toegankelijk geheugen worden uitgaande van de uitgangssignalen van de NEN-poorten 513 en 519 gegenereerd door de HEN-poort 5ll*. De hierbij geldende vergelijking is gegeven door : HAM lees/schrijf signaal® 2*6 - ¢5+2 φ. INHIBIT .MDELAY (2)

De eerste term van deze vergelijking hangt samen met een 35 lees/schrijfgolfvorm per lokale kloksignaalperiode, zoals is weergegeven in figuren 3 en 1*. De "negeéraflezing"/schrij fcyclus 1*08, 1*07 volgens figuur 1*, hangt samen met de tweede term van deze vergelijking 8101028 -12- - vanneer MDELAY= 1.

Het increment signaal INC vordt geproduceerd door de NEN- poort 522 onder gebruikmaking van de ingangssignalen INHIBIT en LDELAY. De invertor 523, de NOF-poort 524 en de NEN-poorten 511 en 5 525 genereren bet decrementsignaal DEC. De positieve flanken van deze signalen INC resp. DEC zijn verkzaam om de vaarde, zoals opgeslagen in het adresvoorinstelregister 112 met een te verhogen of te verlagen.

Deze vaarde vordt ingevoerd in de adrestëller 109 door het voor deze adresteller bestemde invoersignaal LOAD ADDR.CNTR. De tijdpositione- 10 ring van dit voor de adresteller bestemde invoersignaal varieert in afhankelijkheid daarvan of meer of minder vertraging door het vrij toegankelijke geheugen 104 moet vorden geïntroduceerd. De hierbij geldende vergelijking is gegeven door:..............

LOAD ADDR.CNTR. =. (INHIBIT.2iM.M5ELAY + INHIBITj 15 LDELAY. 2iM] (3)

De .puls 403, zoals veergegeven in figuur 4 is gegeven door de eerste term van deze vergelijking, vaarbij de NEN-poort 513. en de NEN-poort 526 zijn betrokken. Bij de tveede term zijn betrokken de invertor 527 en de NEN-poort 528, vaarbij de puls 303 zoals veerge- 20 geven in figuur 3 vordt geproduceerd, vanneer het vrij toegankelijke geheugen 104 een kleinerè vertraging moet introduceren. De NOF-poort 529 geeft een logische sommering van de èerste en tveede termen, die via de leiding-110 vorden gekoppeld met de adresteller 110.

Foutvrije verking van de elastische geheugeninrichting 25 is mogelijk, vanneer het vrije toegankelijke geheugen een capaciteit'heeft die voldoende is om een aanpassing te krijgen aan variaties vat de vulling betreft van het commutatortype geheugen. Indien echter ten aanzien van het vrij toegankelijke geheugen een overlopen of leeg- raken 'staat; te gebeuren, vordt een stel'van signalen gegenereerd, ten- 30 einde rastersynchronisatie te handhaven. Wanneer het vrij toegankelijk \ ...

geheugen 10h vol is, d.v.z. LA=0, vordt aan de uitgang van de NEN-poort 511 een signaal "SLIP-UP" in de vorm van een "O" gegenereerd.

Dit signaal SLIP-UP vordt gekoppeld met het rasterslipadresregister , 124, teneinde een van tvee vooraf gekozen adressen, die daarin zijn 35 opgeslagen uit te lezen. Door dit signaal SLIP-UP vordt een adres uitgelezen, dat gegeven is door het aantal van databits per raster, verminderd met een. Deze vaarde vordt in het adres-voorinstelregister 112 als het langste. adres LA ingevoerd, teneinde het geheugenuitgangs-__ 8101028 -13- signaal over een raster inclusief de extra vertraging van een bit te vertragen, aangezien bij het vrij toegankelijk geheugen 104 de neiging bestond om over te lopen. Anderzijds wordt wanneer het vrij toegankelijk geheugen 104 leeg is, aan de uitgang van de NEN-poort 512 een 5 signaal "SLIP-DOWN in de vorm van een ”0" gegenereerd. Door dit signaal wordt een adres uitgelezen, dat is gegeven door het aantal databits per raster, verminderd met MAX-ll.De reden voor dit getal 11 is dat de "leeg" toestand, zoals gedecodeerd door de poort 512 in feite is gegeven door MAX-11, waardoor wordt verhinderd, dat de inhoud van het 10 vrij toegankelijke geheugen kleiner wordt dan een waarde, zoals ge-gegeven door het meetvenster. Er zij opgemerkt, dat dit adres "SLIP-DOWN" en zoals gegeven door het aantal bits per raster, verminderd met MAX-11, geen rekening houdt met het feit, dat bij het geheugen de neiging bestond, dat de inhoud daarvan afnam. Dit komt doordat, het voor 15 het voorinstelregister bestemde invoersignaal plaatsvindt, voorafgaande aan het signaal INC. Door dit signaal INC wordt bewerkstelligd, dat de uiteindelijke waarde, die is opgeslagen in het adresvoorinstelregister 112 is gegeven door het aantal bits per raster, verminderd met MAX- 10. Door dit.tweede adres, dat eveneens wordt toegevoerd aan het adres-20 voorinstelregister 112, wordt bewerkstelligd, dat een volledig -.raster van databits komt te vervallen. De adressen, zoals afkomstig van het rasterslipadresregister 124 worden ingevoerd in het adresvoorinstelregister 112 door middel van het op de leiding 129 aanwezige voor dit voorinstelregister bestemde invoersignaal. Dit signaal wordt gegene-25 reerd door de:: NEN-poorten 508, 511, 512, 513, de invertor 523, de NOF-poort 524 en de NQF-poort 530.

Bij de in het voorafgaande beschreven besturingsketenvoor-zieningen wordt de door het vrij toegankelijke geheugen geïntroduceerde vertraging ingesteld wanneer de vulling van het' eommutatortype geheugen 30 102 over een bit met betrekking tot halfvol varieert. Het zal duide lijk zijn, dat een commutatortypegeheugen met een grotere capaciteit zou kunnen worden gebruikt, teneinde de vertraging van het vrij toegankelijke geheugen in te stellen, nadat de vulling van het commutator-geheugen is gevarieerd met een waarde, gegeven door een geheel aantal 35 bits.

Onder de in het voorafgaande gebruikte uitdrukking "databits" en data" dienen te worden gerekend PCM-gecodeerde signalen, zoals spraak, video, facsimile en dergelijke, alsook de data-uitgangssignalen van een datamachine. 81 0 1 0 2 8

Claims (6)

1. Elastische' geheugeninrichting voor databits, die met' een variabele lijnfrequentie binnenkomen, omvattende een eerste buffer-geheugen met een aantal opslagcellen; eerste middelèn', dienende om 5 de binnenkomende databits met genoemde variabele .lijnfrequentie op te slaan in de opslagcellen; en een tweede buffergehèugen met een aantal adresseerbare geheugencellen, gekenmerkt'door tweede middelen,(513,, 51^, 515, 516, 51?9 518, 539)9 dienende bm de databits vanuit.het eerste buffergeheugen (302) met een'gegeven'frequentie uit te lezen' 10 en op te slaan in het tweede buffergeheugen (3OU), waarbij de uitlees-cyclus van dit eerste buffergeheugen normaliter plaatsvindt volgend op en met één voorafbepaalde faserelatie ten opzichte van de inschrijf-cyclus. daarvan; derde middelen (120). voor het met een voorafbepaalde frequentie uitlezen van de data vanuit het tweede buffergeheugen (10¼); 15 besturingsmiddelen (110,.. 112) voor het variëren van het aantal adresseerbare cellen in het tweede buffergeheugen (10M, waarin genoemde databits zijn opgeslagen; en'eerste bufferbevakingsmiddelèn' (503,-502, 503, 50¼, 506) voor het bewaken van de voorafbepaalde faserelatie tussen de uitlees- en inschrijf cycli van het genoemde eerste buffer-20 geheugen (102.) alsook voor het teweeg brengen'van besturhgssignalen' wanneer deze relatie met een vooraf gekozen bedrag verloopt, welke besturingssignalen bewerkstelligen, dat genoemde gegeven frequentie . wordt verhoogd of verlaagd in afhankelijkheid van de relatieve rich-' ting waarin het genoemde verloop plaatsvindt, welke besturingssignalen' 25 verder de besturingsmiddelen'. tertoe brengen' om het aantal van adresseerbare geheiigencellen te vergroten of te verminderen, zodanig dat de voorafbepaalde faserelatie in hobfdzaak wordt gehandhaafd.

2. Elastische gehèugeninrichting volgens conclusie 1,'. met het kenmerk, dat het tweede buffergeheugen (10¼.). is uit gevoerd als 30 een geheugeneenheid met vrije toegankelijkheid. '

3. Elastische geheugeninrichting volgens de conclusies 1 of 2, met het kenmerk, dat de voorafbepaalde faserelatie tussen' de uitlees- en inschrijf cycli van het eerste buffergehèugen een half gevuld eerste buffergeheugen opleveren.

35 Elastische geheugeninrichting volgens een van de voor afgaande conclusies, met het kenmerk, dat het .vooraf gekozen bedrag korrespondeert met een vulling van het eerste buffergehèugen' (102) 81 0 1 0 2 8 ...........- .....- - -15- gegeven door de helft van het aantal opslagcellen (201-204) van het eerste buffergeheugen (102) vermeerderd met een aantal bits.

5. Elastische geheugeninrichting volgens een van de voorafgaande conclusies, met het kenmerk, dat het vooraf gekozen bedrag 5 overeenkomt met een vulling van het eerste buffergeheugen (102), zoals gegeven door de helft van het aantal opslagcellen (201-204) van het eerste buffergeheugen (102), verminderd met een aantal bits.

6. Elastische geheugeninrichting volgens de conclusies 4 of 5a met het kenmerk, dat het aantal bits gelijk is aan een. 10 8101028