MX2011010051A - Interfaz de atenuacion para linea de energia. - Google Patents

Abstract

Un circuito de interfaz para un balasto de lámpara, el cual incluye primera y segunda líneas L1 y L2 de energía de entrada, con primer y segundo interruptores respectivos, y una línea N de energía neutral, todas acopladas con un puente diodo. El cerrar una de las líneas L1 o L2 de energía de entrada provoca que un foto-diodo en un opto-aislador, acoplado con el puente diodo, se ENCIENDA, lo que a su vez provoca que un MOSFET en el circuito de control esté en un estado abierto. Cuando está en un estado abierto, un primer resistor acoplado con la fuente del MOSFET está incluido en el circuito de control y provoca que una lámpara acoplada con el mismo opere en un estado atenuado. Cuando ambos interruptores de la línea de entrada de energía están cerrados, L1 y L2 están acopladas con el puente diodo y así, provocan que el fototransistor esté en un estado APAGADO, lo cual provoca que el MOSFET se cierre, lo cual incluye un segundo resistor, acoplado con el drenaje del MOSFET, en el circuito de control en paralelo con el primer resistor. Esto a su vez, provoca que la lámpara opere a la intensidad total.

Description

INTERFAZ DE ATENUACIÓN PARA LÍNEA DE ENERGÍA Cam po de la Inve nción La presente invención se relaciona con ilum inación electrónica. Más específicamente, se relaciona con una interfaz de aten uación para una l ínea de energía y será descrita con referencia particular a la misma. Se debe apreciar que la presente interfaz se puede utilizar en otras aplicaciones de ilumi nación y/u otras aplicaciones de l ínea de energ ía , y no está li mitada a las aplicaciones antes mencionadas.

Antecede ntes de l a I nvención En el pasado, los sistemas de balasto que se pod ía n atenuar típicamente estaban compuestos de m últiples balastos discontinuos. Con el fi n de alcanzar una menor salida de luz, uno o más balasto se apagaban . En forma contraria, cuando se desea más salida de luz, se activan más balastos. Esta medida cuenta con la desventaja de que solamente tiene la capacidad de producir niveles discontinuos de salida de luz. Cada balasto solamente puede producir una sola salida de luz, la salida agregada se lim ita a los que varias combinaciones de que los balastos presentes pueden prod ucir. Además, este ajuste tam bién requiere de múltiples lám paras para el mismo espacio a ser i luminado, lo que resulta en un uso ineficiente del espacio.

Otro enfoque en aplicaciones de iluminación regulable ha sido atenuar un solo balasto al variar el voltaje operativo del balasto, esto es, al variar el voltaje de la señal de alta frecuencia utilizada para encender la lám para. Una desventaja de tal sistema es que conforme se dism inuye el voltaje de la señal de alta frecuencia, los cátodos de la lámpara se enfrían. Esto puede llevar a la extinción de la lám para, y a un daño innecesario en los cátodos. Para evitar este problema, tales sistemas aplican un calentam iento externo del cátodo. Aunque esto resuelve el problema de la extinción prematura, el balasto consume energ ía que no se utiliza para encender la lámpara. Esto dism inuye la eficiencia general del balasto.

Otra opción es reducir el intervalo de la salida total de luz a una salida más baja de luz, pero no suficiente que se requiera del calentam iento externo del cátodo. En lámparas T8, esta cantidad para el balasto puede cam biar la corriente de la lámpara desde un nivel de factor de balasto alto (típicamente 265 mA de corriente de arco) a un nivel de factor de balasto más bajo, de solamente 140 mA. Esto proporciona un intervalo de atenuación en donde se puede ahorrar una cantidad considerable de energía sin sacrificar demasiada luz. Asociado con este enfoque del factor alto-bajo del balasto, se encuentra una interfaz entre la l ínea de energ ía y la entrada de control del balasto, la cual determina el nivel de luz. Las interfaces convencionales de atenuación tienen dos niveles de salida, un factor alto de balasto en donde se emite la energ ía com pleta y un factor bajo de balasto en donde se emite menos energ ía. U na desventaja de las interfaces de atenuación convencionales es que son sujeto a una carga capacitiva al no atenuar los balastos acoplados con el circuito, lo cual puede provocar que la interfaz de atenuación funcione mal .

La siguiente descripción proporciona un nuevo sistema y métodos que resuelven el problema antes mencionado provocado por la carga capacitiva por otros balastos atenuados o no atenuados.

Breve Descripción de la Invención Una primera línea L1 de energ ía de entrada con un primer interruptor, una segunda línea L2 de energ ía de entrada con un seg undo interruptor y una línea N de energía de entrada neutral comprenden la fuente de energía externa con la cual se conecta el balasto. El circuito de interfaz com prende un puente de diodo con el cual se acopla la primera línea de energía de entrada a través del primer interruptor, con el cual la segunda l ínea de energ ía de entrada está acoplada a través del segundo interruptor y con el cual la l ínea neutral de energía está acoplada directamente. El circuito de interfaz tam bién com prende un fototransistor que está en un estado APAGADO cuando el primer y el segundo interruptores están cerrados para que la primera y la segunda l íneas de entrada queden conectadas con el puente de diodo y está en un estado ENCENDI DO cuando solamente una del primer y del segundo interruptores está cerrado.

De conform idad con otro aspecto, un circuito de control para un circuito de interfaz de aten uación para controlar un dispositivo eléctrico com prende un MOS FET que tiene una fuente acoplada con un primer resistor y un drenaje acoplado con un segundo resistor, en donde el segundo resistor queda excluido del circuito cuando el MOSFET está abierto y en donde el segundo resistor queda incluido en el circuito, en paralelo con el primer resistor, cuando el MOSFET está cerrado.

De conformidad con otro aspecto, un método para atenuar una o más lámparas comprende proporciona primera y segunda l íneas L1 y L2 de energ ía de entrada que se puede atenuar, y una línea N de energía neutral y cerrar una de las líneas L1 o L2 de energ ía de entrada que se puede atenuar para provocar que el fototransistor en un circuito de interfaz se ENCIENDA, lo cual provoca que un MOSFET en el circuito de control estén en un estado abierta durante lo cual por lo menos una lám para acoplada con el circuito de control está en un estado atenuado. El método también comprende cerrar ambas de las líneas L1 y L2 de energía de entrada q ue se puede atenuar para provocar que el fototransistor se APAG UE, lo cual provoca que el MOSFET esté en un estado cerrado durante lo cual la por lo menos una lám para está en un estado no atenuado.

Breve Descri pción de los Di bujos La Figura 1 es un circuito de balasto, tal como un balasto de encendido instantáneo o su similar, que puede ser empleado junto con el circuito de interfaz de atenuación aqu í descrito.

La Figura 2 ilustra un circuito de interfaz de atenuación , que es insensible a la carga capacitiva provocada por uno o más balastos no atenuadores acoplados con las l íneas comunes de energía .

La Figura 3 ilustra una vista sim plificada de un circuito de control en un PFC y una circuitería i nversora que es afectada por el ci rcuito de interfaz, de conformidad con uno o más de los aspectos aqu í descritos.

Descripción Detallada de la Invención La siguiente descripción se relaciona con una interfaz de atenuación o balasto para una línea de energía . El balasto de atenuación mitiga la carga capacitiva provocada por las interfaces de no atenuación o balastos acoplados con la misma l ínea de energía. El balasto de atenuación descrito es insensible a la carga capacitiva provocada por balastos no atenuadores.

Con referencia a la Figura 1 , se muestra un circuito 10 de balasto tal como un balasto de encendido instantáneo o su sim ilar, que se puede em plear junto con el circuito 92 de interfaz de atenuación aq u í descrito. El circuito de balasto incluye un circuito del inversor 1 2 , un circuito resonante o una red 1 4 y un circuito 16 de fijación . U n voltaje DC es suministrado al inversor 12 a través de un riel 18 de barra positiva que corre desde la terminal 20 de voltaje positivo. El voltaje DC se deriva de la etapa PFC. El circuito 1 0 se com pleta en un conductor 22 común conectado a tierra o una terminal 24 común. Una barra 26 de alta frecuencia es generada por el circuito 14 resonante como se describe con más detalle después. La primera, segunda, tercera hasta la n° lám paras 28, 30, 32, 34 están acopladas con la barra 26 de alta frecuencia a través del primer, segundo, tercer, y n° capacitores 36, 38, 40, 42 de balasto. De este modo, cuando una lám para se retira , las otras continúan operando. Se contempla que se puede conectar cua lquier número de lám paras con la barra 26 de alta frecuencia . Por ejemplo, las lámparas 28, 30, 32, 34 están acopladas con la barra 26 de alta frecuencia a través de un capacitor 36 , 38, 40, 42 de balasto asociado.

El inversor 1 2 incluye primer y segundo interruptores 44 y 46 análogos superior e inferior, por ejemplo, dos dispositivos MOSFET de n-canal (no mostrados) conectados en serie entre los conductores 1 8 y 22, para excitar al circu ito 1 4 resonante. Se debe entender que tam bién se pueden configurar otros tipos de transistores, tal como MOSFET de p-canal , otros transistores de efecto de campo o transistores de em palme bipolar. La barra 26 de alta frecuencia se genera por el inversor 1 2 y el circuito 14 resonante e incluye un inductor 48 resonante y una capacitancia resonante equivalente q ue incluye la eq uivalencia del primer, segundo y tercer capacitores 50, 52, 54 y los capacitores 36, 38, 40, 42 del balasto, que tam bién evitan que la corriente DC fluya a través de las lámparas 28, 30, 32, 34. Aunque no contribuyen al circuito resonante, los capacitores 36 , 38, 40, 42 de balasto se utilizan principalmente como capacitores de balasto. Los interruptores 44 y 46 cooperan para proporciona una onda cuad rada en un primer nodo 56 com ún para excitar al circuito 14 resonante.

El primer y el segundo circuitos de accionamiento de com puerta , señalados generalmente con los números 60 y 62 de referencia, respectivamente, incluyen primer y segundo inductores 64, 66 de accionamiento que son arrollamientos secundarios acoplados m utuamente con el inductor 48 resonante para inducir un voltaje en los inductores 64, 66 resonantes proporcional a la tasa instantánea de cambio de corriente en el circuito 14 resonante. El primer y el segundo inductores 68, 70 resonantes están conectados en serie con el primer y el segundo inductores 64, 66 de accionam iento y las compuertas de los interruptores 44 y 46. Los circuitos 60, 62 de accionamiento de compuerta se utilizan para controlar la operación de los respectivos interruptores 44, 46 superior e inferior. Más en particular, los circuitos 60, 62 de accionamiento de compuerta mantienen el interruptor 44 superior "encendido" por un primer medio ciclo y el interruptor 46 inferior "encendido" por el segundo medio ciclo. La onda cuad rada es generada en el nodo 56 y se utiliza para excitar al circuito resonante. La primera y segunda abrazaderas 71 , 73 de voltaje bi-direccional están conectadas en paralelo con los inductores 68, 70 secundarios, respectivamente, en donde cada uno incluye un par de diodos Zener espalda con espalda. Las abrazaderas 71 , 73 de voltaje bi-direccional actúan para fijar las excursiones positiva y negativa del voltaje com puerta-a-fuente con los respectivos l ímites determ inados por las tasas de voltaje de los diodos Zener espalda con espalda . Cada abrazadera 71 , 73 de voltaje bi-direccional coopera con el respectivo primer o seg undo inductor 68, 70 secundario para que el ángulo de fase entre el componente de frecuencia fundamental del voltaje a través del ci rcuito 1 4 resonante y la corriente AC en el inductor 48 resonante se aproxime a cero durante la ignición de las lám paras.

Los capacitores 72, 74 superior e inferior están conectados en serie con los respectivos primer y segundo inductores 68, 70 secu ndarios . En el proceso de arranque, el capacitor 72 se carga desde la terminal 1 8 de voltaje. El voltaje a través del capacitor 72 inicialmente es cero, y durante el proceso de arranque, los inductores 64 y 68 conectados en serie actúan esencialmente como un corto circuito, debido a la constante de tiempo relativamente larga para cargar el capacitor 72. Cuando el capacitor 72 se carga hasta un voltaje um bral del voltaje compuerta-a-fuente del interruptor 44 (por ejemplo , 2-3 voltios), el interruptor 44 se ENCI EN DE, lo cual resulta en una peq ueña corriente de i mpulso q ue fluye a través del interruptor 44. La corriente resultante im pulsa al i nterruptor 44 en una configuración del amplificador de Clase A, de d renaje común . Esto produce un amplificador de suficiente ganancia de manera que la combinación del circuito 1 4 resonante y el ci rcuito 60 de control de compuerta produce una acción regenerativa que inicia al inversor hacia la oscilación , cerca de la frecuencia resonante de la red que incluye al capacitor 72 y el inductor 68. La frecuencia generada está sobre la frecuencia resonante del circuito 14 resonante. Esto produce una corriente resonante que retrasa la fundamental del voltaje producido en el nodo 56 com ún, lo que permite que el inversor 12 opere en un modo de conmutación suave antes de encender las lám paras. De este modo, el inversor 12 em pieza a operar en el modo lineal y cambia al modo de Clase D de conmutación . Entonces, conforme la corriente se acumula a través del circuito 14 resonante, el voltaje de la barra 26 de alta frecuencia se incrementa para encender las lámparas, mientras mantiene el modo de conm utación suave, a través del encendido y hacia el modo de arco, de conducción de las lám paras.

Durante la operación de estado estable del circuito 1 0 de balasto, el voltaje en el nodo 56 común, que es una onda cuadrada , es aproximadamente un medio del voltaje de la term inal 20 positiva. El voltaje de Impulso que una vez existió en el capacitor 72 se disminuye. La frecuencia de operación es tal que una primera red 76 que incluye al capacitor 72 y al inductor 68 y una segunda red 78 que incluye al capacitor 74 y al inductor 70 son equivalentemente inductivas. Esto es, la frecuencia de operación está sobre la frecuencia resonante de la primera y segunda redes 76, 78 idénticas. Esto resulta en el desplazamiento de fase apropiado del circuito de compuerta para permitir que la corriente fluya a través del inductor 48 para retrasar la frecuencia fundamental del voltaje producido en el nodo 56 común. Esto es, la conmutación suave del inversor 12 se mantiene durante la operación de estado estable.

El voltaje de salida del inversor 12 se fija al conectar en serie los diodos 80, 82 de fijación del circuito 16 de fijación para limitar el alto voltaje generado para arrancar las lámparas 28, 30, 32, 34. El circuito 16 de fijación también incluye un segundo y tercer capacitores 52, 54 que están conectados esencialmente en paralelo entre sí. Cada diodo 80, 82 de fijación está conectado a través de un segundo o tercer capacitor 52, 54 asociado. Antes de encender las lámparas, los circuitos de las lámparas están abiertos, ya que la impedancia de cada lámpara 28, 30, 32, 34 se ve como una alta impedancia. El circuito 14 resonante está compuesto de los capacitores 36, 38, 40, 42, 50, 52 y 54 y el inductor 48 resonante. El circuito 14 resonante se acciona cerca de la resonancia. Conforme el voltaje de salida en el nodo 56 común se incrementa, los diodos 80, 82 de fijación empiezan a fijar, lo que evita el voltaje a través del segundo y tercer capacitores 52, 54 de cambiar de signo y limita el voltaje de salida a un valor que no provoca sobre-calentamiento de los com ponentes del inversor 1 2. Cuando los diodos 80, 82 de fijación fijan al segundo y tercer capacitores 52, 52 , el circuito 14 resonante se convierte com puesto de los capacitores 36, 38, 40, 42 de balasto y el i nductor 48 resonante. Esto es, la resonancia se alcanza cuando los diodos 80 , 82 de fijación no están conduciendo. Cuando las lám paras se encienden, la im pedancia dism inuye rápidamente. El voltaje en el nodo 52 com ún disminuye de acuerdo con ello. Los diodos 80, 82 de fijación descontinúan la fijación del segundo y tercer capacitores 52, 54 conforme el balasto 1 0 entra en la operación de estado estable. La resonancia está dictada otra vez por los capacitores 36, 38, 40, 42, 50, 52 y 54 y el inductor 48 resonante.

En la manera antes descrita, el inversor 1 2 proporciona una barra 26 de alta frecuencia en el nodo 56 com ún, mientras mantiene la condición de conm utación suave para los i nterruptores 44, 46. El inversor 1 2 tiene la capacidad de encender una sola lám para cuando el resto de las lám paras están encend idas debido a que hay suficiente voltaje en la barra de alta frecuencia para permitir el encendido. Un inductor 90 de i nterfaz está acoplado con los inductores 68 y 70. El inductor 90 de interfaz proporciona una interfaz entre el circuito 92 de interfaz y el inversor 12. El circuito 92 de interfaz de atenuación está acoplado con las guías 94 de control (por ejemplo, las l íneas de energ ía).

La Figura 2 ilustra un circuito 92 de interfaz de atenuación, que es insensible a la carga capacitiva provocada por uno o más balastos no atenuadores acoplados con las líneas com unes de energ ía . Como es conocido, un balasto de encendido instantáneo puede tener interfaces para una línea de energía que controla la salida de luz. La interfaz aquí descrita tiene tres alambres de entrada, uno de los cuales es un alambre N neutral. Las otras dos líneas L1 y L2 de entrada controlan el estado de la atenuación. Cuando cualquiera de L1 o L2 se conecta con la línea de energía (por ejemplo, por los respectivos interruptores 100 ó 102) entonces el circuito 10 de balasto enciende las lámparas a una Intensidad menor que total (por ejemplo, 50-60% o algún otro nivel de intensidad predeterminado). Cuando ambos interruptores 100, 102 están cerrados, tanto L1 como L2 se conectan con la línea de energía y el balasto acciona las lámparas para una intensidad total. De este modo, el balasto distribuye la carga de iluminación a un nivel de atenuación (por ejemplo, 50-60% o algún otro nivel de intensidad predeterminado) cuando solamente una de las líneas L2 y L2 está conectada con la energía, y acciona las lámparas a una intensidad total cuando ambas líneas L1 y L2 están conectadas con la energía. Se debe entender que L1, L2 y los interruptores externos son externos al balasto. En un ejemplo, los interruptores 100, 102 son interruptores de pared. Las líneas L1 y L2 son una conexión con la línea de energía.

Cuando otros balastos (por ejemplo, los balastos no atenuadores) están conectados con los interruptores 100, 102, no impiden la operación del circuito 92 de interfaz debido a la red 104 puente. El puente 104 comprende una barra 106 que está acoplada con L1 y con un cátodo de un diodo 108, que está acoplado en paralelo con un capacitor 110 con la barra 106. La barra 106 también está acoplada con un ánodo de un diodo 112. El puente 104 también comprende una barra 114 que está acoplada en una forma similar con L2, y con un cátodo de un diodo 116 que está acoplado con la barra 114 en paralelo con un capacitor 118. La barra 114 también está acoplada con un ánodo de un diodo 120. El puente 104 también comprende una barra 122 que está acoplada en forma similar con la linea N neutral, y con un cátodo del diodo 124 que está acoplado con la barra 122 en paralelo con un capacitor 126. La barra 122 también está acoplada con un ánodo de un diodo 128. Los cátodos de los diodos 112, 120 y 128 están acoplados con una barra 129 común. Los ánodos de los diodos 108, 116 y 124 están acoplados con una barra 130 común además de los respectivos capacitores 110, 118 y 126 que también están acoplados con la barra 130.

La barra 106 está acoplada con un resistor 131, y una barra 114 está acoplada con un capacitor 132. El resistor 131 y el capacitor 132 están acoplados con un opto-aislador 134 que incluye dos diodos 136 y 138 emisores de luz (LED), así como un fototransistor 140. El resistor 131 está acoplado con un cátodo del diodo 136 y con un ánodo del LED 138, y el capacitor está acoplado con un ánodo del diodo 136 y con un cátodo del LED 138. Los LED 136 y 138 están conectados en una conexión antiparalela, ánodo con cátodo. Conforme el voltaje de la línea de energía cambia de polaridad, cada medio ciclo, la corriente puede fluir a través de cada LED, lo cual duplica la frecuencia de la señal que aparece a través del capacitor 144. Ambas mitades de la línea de energía pueden encender el fototransistor 140.

El fototransistor 140 está acoplado con la línea S1, y con un resistor 142 que también está acoplado con un Vcc. El emisor del fototransistor 140 está acoplado a tierra. Un capacitor 144 está acoplado entre las líneas S1 y S1, que a su vez están acopladas con una conexión de factor de energía (PFC) y con la circuitería 146 del inversor. La PFC y la circuitería 146 del inversor están acopladas con una o más lámparas 148. En un ejemplo, la PFC y la circuitería 146 del inversor incluye al balasto 10 de la Figura 1, aunque no se limita a lo mismo y puede comprender circuitería PFC adicional, como se describe con respecto a la Figura 3.

Uno o más balastos 150a-150n no atenuadores se pueden acoplar con las líneas L1, L2 y N, como se ilustra, cada balasto 150 no atenuador tiene un capacitor 152 respectivo acoplado entre la conexión con la línea N neutral y la conexión con las líneas L1 y L2. Los capacitores 150 son los que contribuyen a la carga capacitiva que puede provocar interfaces de atenuación convencionales o que los balastos fallen. Sin embargo, el puente 104 y el opto-aislador 134 de la interfaz 92 aquí descrita hacen la interfaz insensible a tal carga capacitiva, lo cual permite que la interfaz de atenuación funcione apropiadamente incluso cuando tales balastos no atenuadores también están acoplados con las líneas L1, L2 y N.

En un ejemplo, los diodos 108, 112, 116, 120, 124 y 128 son diodos S2J (semiconductores generales). Los capacitores 110, 118, 126 y 132 pueden ser capacitores 100 en forma. El resistor 131 puede ser un resistor de 5kQ. El resistor 142 puede ser un resistor de 100 kQ. El opto-aislador 132 puede ser un semiconductor Fairchild FOD814. Se debe apreciar que los ejemplos anteriores son provistos para propósitos ilustrativos y que la novedad no está limitada a los valores específicos aquí presentados. Más bien, la invención puede emplear o de otra forma comprender, cualquier valor apropiado o intervalo de valores, como lo podrán apreciar las personas experimentadas en la técnica.

Para continuar con referencia a la Figura 2, la Figura 3 ilustra una vista simplificada de un circuito 158 de control de balasto en la PFC y la circuitería 146 del inversor que se ve afectada por el circuito 92 de interfaz, de conformidad con uno o más aspectos aquí descritos. El circuito 158 de control incluye un capacitor 160, un resistor 162 y un resistor 164 acoplado en serie, en donde el capacitor 160 también está acoplado con la barra 26 de la Figura 1. El resistor 164 está acoplado con un resistor 166 y un resistor 168. El resistor 168 está acoplado con el drenaje de una compuerta tal como un MOSFET 170 (o cualquier otro tipo apropiado de interruptor), mientras el resistor 166 está acoplado con una fuente del MOSFET 170. La compuerta del MOSFET 170 está acoplado con el ánodo de un diodo 173 Zener, con un capacitor 173 y con un resistor 174. El capacitor 173 y el resistor 174 a su vez, están acoplados con la fuente del MOSFET 170, con el resistor 166 y con un interruptor S2. El interruptor S1 está acoplado con el cátodo del diodo 172 Zener.

El circuito 158 de control también incluye un resistor 176 que está acoplado con cada uno de los resistores 164, 166 y 168 así como con una compuerta del MOSFET 178 y un capacitor 180. Un cátodo de un diodo 182 Zener está acoplado con una fuente del MOSFET 178, y el ánodo del diodo 182 Zener está acoplado con el resistor 166, la fuente del MOSFET 170, el capacitor 173 y el resistor 174, todos ellos acoplados con S2. El ánodo del diodo 182 Zener también está acoplado con los ánodos de los diodos 184, y 186. El drenaje del MOSFET 178 está acoplado con el capacitor 180 y con los cátodos de los diodos 188 y 190. El ánodo del diodo 188 y el cátodo del diodo 184 están acoplados entre sí y con C1 (Figura 1), en donde el ánodo del diodo 190 y el cátodo del diodo 186 están acoplados entre sí y con C2 (Figura 1).

Cuando L1 o L2 está conectada, el fototransistor 140 de la Figura 2 está en un estado ENCENDIDO, y se alcanza la baja atenuación. Cuando el fototransistor 140 está ENCENDIDO, el MOSFET está APAGADO (por ejemplo, abierto) y el resistor 168 se saca del circuito de control. Sin embargo, cuando tanto L1 como L2 están conectadas (cuando los interruptores 100 y 102 están ambos cerrados), la corriente para el opto-aislador se va a cero, y el fototransistor 140 se apaga. Esto provoca que el MOSFET 170 se ENCIENDAN (por ejemplo, cerrados), lo cual pone al resistor 168 en paralelo con el resistor 166, lo que provoca que las lámparas acopladas con la PFC y con la circuitería 156 del inversor se vayan a alto (por ejemplo, una salida de luz a intensidad total). Cuando L1 o L2 se desconectan otra vez, el fototransistor 140 se vuelve a ENCENDER y el MOSFET 170 se APAGA, lo que remueve al resistor 168 del circuito y provoca que las lámparas se atenúen.

En un ejemplo, los capacitores 160 pueden ser un capacitor 100 pF.

Los resistores 162, 164 pueden ser resistores de 1?O y el resistor 166 puede ser un resistor de 200 ? O. Los MOSFET 170, 178 pueden ser MOSFET BSS138 y los diodos Zener 172, 182 pueden ser diodos Zener 1N5232. Como otro ejemplo, el capacitor 173 puede tener un valor de F, el resistor 174 puede ser un resistor de 100kQ, y el resistor 174 pueden tener un valor de 10 kQ. El capacitor 180 puede ser un capacitor de 10nF, y los diodos 184, 186, 188 y 190 pueden ser diodos 1N4148.

Se debe apreciar que los ejemplos anteriores son provistos para propósitos ilustrativos y la presente invención no está limitada a los valores o intervalos de valores específicos aquí presentados. Más bien, la presente invención puede emplear o de otra forma, comprender cualquier valor o intervalo de valores apropiado, como lo podrán apreciar las personas experimentadas en la técnica.

La invención ha sido descrita con referencia a las modalidades preferidas. Será evidente que las personas experimentadas en la técnica podrán contemplar otras modificaciones y alteraciones luego de leer y entender la anterior descripción detallada. Se tiene la intención de que la invención sea considerada como incluyendo todas las modificaciones y alteraciones.

Claims (20)

REIVINDICACIONES

1 . Un circuito de interfaz de atenuación, caracterizado porque comprende: una primera l ínea L1 de energía de entrada con un primer interruptor; una segunda línea L2 de energía de entrada con un segundo interruptor; una l ínea N de energ ía de entrada; un puente de diodo; con el cual se acopla la primera línea de energía de entrada a través del primer interruptor; con el cual se acopla la segunda l ínea de energía de entrada a través del segundo interruptor; y con el cual se acopla directamente la l ínea de energ ía neutral; y un fototransistor que está en estado APAGADO cuando el primer y el segundo interruptores están cerrados, de manera que la primera y la segunda l íneas de entrada están conectadas con el puente de d iodo y está en el estado ENCENDIDO cuando solamente uno del primer y del segundo interruptores esté cerrado.

2. El circuito de interfaz de conform idad con la reivindicación 1 , caracterizado porque acoplado con un circuito de control q ue incluye un primer resistor y un segundo resistor, acoplado con una compuerta, en donde la compuerta está abierta cuando el fototransistor está en un estado ENCENDIDO, lo q ue provoca q ue por lo menos una lám para acoplada con el circuito de control esté en un estado atenuado, y en donde la com puerta está cerrada cuando el fototransistor está en estado APAGADO, lo que provoca que por lo menos una lámpara está en un estado de intensidad total.

3. El circuito de interfaz de conformidad con la reivindicación 2, caracterizado porque la compuerta es un MOSFET.

4. El circuito de interfaz de conformidad con la reivindicación 3, caracterizado porque cerrar uno del primer interruptor y del segundo interruptor provoca q ue el fototransistor entre en el estado ENCEN DIDO.

5. El circuito de interfaz de conformidad con la reivi ndicación 3, caracterizado porque cerrar am bos del primer y del segundo interruptores provoca que el fototransistor entre en un estado APAGADO.

6. El circuito de interfaz de conformidad con la reivindicación 2, caracterizado porq ue el segundo resistor queda excluido del circuito de control cuando la compuerta está abierta.

7. El circuito de interfaz de conform idad con la reivindicación 1 , caracterizado porque el segundo resistor está incluido en el circuito de control, en paralelo con el primer resistor cuando la compuerta está cerrada .

8. El circuito de interfaz de conform idad con la reivindicación 1 , caracterizado porque el fototransistor está incluido en un opto-aislador.

9. El circuito de interfaz de conformidad con la reivindicación 8, caracterizado porque el puente de diodo incluye una primera barra q ue está acoplada con el primer y el segundo diodos, con la primera línea de energ ía de entrada L1 y con el opto-aislador a través del resistor.

10. El circuito de interfaz de conformidad con la reivindicación 9, caracterizado porque el puente de diodo incluye una segunda barra que está acoplada con el tercer y cuarto diodos, con la segunda l ínea L2 de energía de entrada y con el opto-aislador a través del capacitor.

1 1 . El circuito de interfaz de conform idad con la reivindicación 10, caracterizado porque el puente de diodo incluye una tercera barra que está acoplada con un quinto y un sexto diodos, y con la l ínea N de energ ía neutral .

12. Un circuito de control para un circuito de interfaz de atenuación para controlar un dispositivo eléctrico, caracterizado porque comprende: un MOSFET que tiene una fuente acoplada con un primer resistor, un primer capacitor y un interruptor S2, y un drenaje acoplado con el segundo resistor; en donde el segundo resistor queda excluido del circuito cuando la compuerta se abre; y en donde el segundo resistor está incluido en el circuito, en paralelo con el primer resistor, cuando el MOS FET está cerrado.

1 3. El circuito de control de conform idad con la reivindicación 1 2, caracterizado porque acoplado con el circuito de interfaz se encuentra un fototransistor, en donde la compuerta está abierta cuando el fototransistor está en un estado ENCENDI DO y cerrado cuando el fototransistor está en un estado APAGADO.

1 4. El circuito de control de conformidad con la reivindicación 1 3, caracterizado porque el fototransistor está incluido en un opto-aislado que está acoplado con un puente de diodo y con el circuito de control .

15. El circuito de control de conformidad con la reivindicación 1 4, caracterizado porque el puente de diodo com prende: una primera barra que está acoplada con el pri mer y el segundo diodos, con una primera línea L1 de energ ía de entrada y con el opto-aislador a través del resistor; una segunda barra q ue está acoplada con un tercer y cuarto diodos, con una segunda l ínea L2 de energía de entrada y con el opto-aislador a través del capacitor; y una tercera barra que está acoplada con el quinto y sexto diodos, y con una linea N de energ ía neutral .

16. El circuito de control de conformidad con la reivind icación 1 5, caracterizado porque la primera y la seg unda l íneas de energ ía de entrada están acopladas con una fuente de energía por un primer y un segundo interruptores, respectivamente, en donde el fototransistor está en un estado ENCENDI DO cuando uno del primer y del segundo interruptores está cerrado y en el estado APAGADO cuando ambos del primer y del segundo transistores están cerrados.

1 7. El circuito de control de conform idad con la reivind icación 1 2, caracterizado porque la com puerta es un MOSFET.

1 8. Un método para atenuar una o más lám paras, caracterizado porque com prende: proporciona una primera y una segunda l íneas L1 y L2 de energía de entrada q ue se pueden conm utar y una l ínea N de energ ía neutral; cerrar una de las líneas L1 ó L2 de energía de energía que se pueden conm utar para provocar que un fototransistor en un circuito de interfaz se ENCIENDA, lo cual provoca que un MOSFET en un circuito de control se encuentre en un estado abierto d urante lo cual por lo menos una lámpara acoplada con el circuito de control está en un estado atenuado; y cerrar ambas de las l íneas L1 y L2 de energía de entrada que se pueden conmutar para provocar que un fototransistor se APAGUE, lo cual provoca que el MOS FET esté en un estado cerrado durante lo cual la por lo menos una lám para está en un estado de intensidad total .

1 9. El método de conform idad con la reivind icación 1 8, caracterizado porque cerrar el MOSFET provoca que un segundo resistor esté incluido en el circuito de control en una configuración paralela con un primer resistor, lo cual reduce la resistencia en el circuito de control y perm ite que la por lo menos una lám para opere a intensidad total .

20. El método de conform idad con la reivind icación 1 9, caracterizado porque tam bién incluye acoplar uno o más circuitos de balastos no atenuadores con las l íneas L1 y L2 de energ ía de entrada y con la l ínea N de energ ía neutral de entrada.