MX2007014237A - Implementacion de almacenamiento seguro con integridad protegida. - Google Patents

Abstract

Se proporciona una ficha de seguridad interna pero no integrada para un dispositivo que comprende una primera circuiteria integrada que comprende un procesador seguro. La ficha de seguridad esta provista por una segunda circuiteria integrada, separada de la primera circuiteria. La segunda circuiteria integrada comprende un almacenamiento no volatil seguro. El procesador seguro comunica informacion a la segunda circuiteria de una manera segura para la informacion segura que se va a almacenar de manera segura en el almacenamiento no volatil seguro, y la segunda circuiteria integrada comunica informacion almacenada en su almacenamiento no volatil seguro al procesador seguro de una manera segura. La comunicacion se asegura por medio de criptografia. La primera circuiteria integrada y la segunda circuiteria integrada son partes internas del dispositivo. Tambien se describe un metodo de inicializacion para distribuir una clave segura que se va a compartir entre las circuiterias y que se va a utilizar en criptografia.

Description

IMPLEMENTACION DE ALMACENAMIENTO SEGURO CON INTEGRIDAD PROTEGIDA CAMPO DE LA INVENCIÓN La presente invención se refiere a la provisión de un almacenamiento seguro con integridad protegida para un dispositivo. Particularmente, pero no exclusivamente, se refiere al estado de mantenimiento en un dispositivo portátil como un teléfono móvil.

ANTECECEDENTES DE LA INVENCIÓN El uso de dispositivos de comunicación personales en varios aspectos de nuestras vidas diarias se ha incrementado dramáticamente en años recientes. Los teléfonos móviles modernos se están convirtiendo en dispositivos de fines múltiples, capaces de realizar varias aplicaciones nuevas de seguridad, como clientes bancarios y de gestión de derechos digitales (DRM por sus siglas en inglés) . Con la proliferación de dispositivos de comunicación personales, se ha vuelto cada vez más importante proteger los datos críticos almacenados dentro del dispositivo. Por ejemplo, el uso de un número de identificación personal (PIN por sus siglas en inglés) se ha implementado con los dispositivos de comunicación personales para controlar el acceso al dispositivo. Sin embargo, es posible que uno pueda adivinar el PIN si se da un número ilimitado de tiempo e intentos para ingresar un PIN. Por lo tanto, además del uso de un PIN es útil limitar el número de intentos para introducir un PIN. Con el fin de limitar el número de intentos para acceder al dispositivo, es posible utilizar algún tipo de contador en el dispositivo de comunicación personal. El contador está enlazado criptográficamente a la información de estado relacionada con los datos críticos utilizados por el dispositivo y se puede utilizar como un mecanismo de autoprotección. En este contexto, la información de estado puede representar información que indica el número de intentos de acceso del PIN incorrecto sucesivo. Después de un cierto número (por decir tres) de intentos de entrada de PIN incorrectos, el dispositivo se bloquea hasta que entra una clave sin bloquear de PIN especial (por ejemplo, código PUK) . Si el almacenamiento de la información de estado en el dispositivo carece de protección de integridad, puede ser posible para un agresor registrar la información de estado : actual, mediante tres PINs sucesivos (durante los cuales el dispositivo actualizará la información de estado) , y sobreescribir la información de estado actualizada recientemente con los datos registrados antiguos. De esta manera, el agresor obtendría tres intentos más para encontrar el PIN correcto. Además de mantener el rastreo de intentos de acceso de contraseña/PIN incorrectos sucesivos, existen otros diversos usos en el área de DRM, en los cuales se puede necesitar la habilidad para almacenar de manera segura información de estado en un dispositivo personal seguro. Mantener el rastreo de un valor del contador puede ser útil también cuando se controla el consumo del contenido de datos, si es necesario. Por ejemplo, una tercera parte podría desear prevenir que un usuario de un dispositivo de comunicación personal reproduzca una canción más de diez veces. El derecho a reproducir la canción diez veces se otorga como un comprobante electrónico que especifica una restricción de diez usos mediante la implementación de un contador. No obstante, si un usuario puede reinicializar el contador después de cada uso, la canción se puede reproducir indefinidamente sin tener que pagar al propietario de los datos por cada uso. En los dispositivos móviles, también existen estados de seguridad dependientes del dispositivo que podrían ser accesibles confiablemente durante el tiempo de vida del dispositivo. Por ejemplo, un teléfono móvil puede tener una característica del bloqueo del teléfono que podría prevenir efectivamente utilizar teléfonos robados. Cuando el bloqueo está ocupado, un identificador del módulo de identidad del abonado (SIM por sus siglas en inglés) presente se almacena en una memoria persistente reescribible del teléfono con una representación adecuada (por ejemplo, un código hash unidireccional) de un código de paso de correspondencia. Cada vez que se reemplaza el SIM, si está habilitada la protección telefónica, primeramente el teléfono pregunta al usuario del código de paso correspondiente y solamente si se introdujo exitosamente, el teléfono almacena el ID del nuevo SIM y permite su uso. No obstante, para prevenir el ataque con fuerza bruta, el teléfono también debe mantener un contador de código de pasos fallidos de tal manera que después de tres intentos fallidos, el teléfono se llega a bloquear más completamente. En el área de DRM, donde se ha necesitado mantenimiento no volátil de información de estado crítico, se han utilizado varios métodos de criptografía para proteger la información de estado crítico, como valores de contador críticos, etc. Un aspecto de la criptografía implica la codificación o criptografiado de datos digitales, para hacerlos incomprensibles para todos excepto para los recipientes en cuestión. En otras palabras, cuando se emplea criptografía en el contexto de DRM, el dato es criptografiado y se entrega una clave de descriptografiado a esas terminales o usuarios que han pagado para consumir el contenido de dato. Para este fin, se pueden utilizar sistemas criptográficos con el fin de preservar la privacidad e integridad de los datos al prevenir el uso y alteración de datos por partes no autorizadas. Además del criptografiado, también se utiliza la autenticación del origen del dato con el fin de tener la seguridad de que por ejemplo, solamente una parte que tiene la clave correcta pueda generar la firma correcta o el código de autenticación de mensaje (MAC) . Por ejemplo, un mensaje de texto en lenguaje claro que consiste de sonidos digitalizados, letras y/o números, se puede codificar numéricamente y después criptografiar utilizando un algoritmo matemático complejo que transforma el mensaje codificado con base en un grupo de números o dígitos dados, también conocidos como una clave cifrada. La clave cifrada es una secuencia de bits de datos que puede elegirse ya sea de manera aleatoria o tiene propiedades matemáticas especiales, dependiendo del algoritmo o sistema criptográfico utilizado. Los algoritmos criptográficos sofisticados implementados en computadoras pueden transformar y manipular números que son cientos o miles de bits de longitud y pueden resistir cualquier método conocido de criptografiado no autorizado. Existen dos clases básicas de algoritmos criptográficos: algoritmos de clave simétrica y algoritmos asimétricos.

Los algoritmos de clave simétrica utilizan una clave cifrada idéntica tanto para criptografiar por el transmisor de la comunicación como el descriptografiado por el receptor de la comunicación. Los sistemas criptográficos de clave simétrica están constituidos con base en la confianza mutua de las dos partes que comparten la clave cifrada, para utilizar el sistema criptográfico con el fin de protegerse contra terceras partes sospechosas. Un algoritmo de claves simétrica bien conocido es el algoritmo Estándar de Criptografiado de Datos Nacional (DES) primeramente publicado por el Instituto Nacional de Estándares y Tecnología. Ver el Registro Federal , 17 de Marzo de 1975, Volumen 40, No . 52 y 1 de Agosto de 1975, Volumen 40, No. 149. El dispositivo criptográfico transmisor utiliza el algoritmo DES para criptografiar el mensaje cuando se carga con la clave cifrada (una clave cifrada DES tiene 56 bits de longitud) para esta sesión de comunicación (la clave de sesión) . El dispositivo criptográfico receptor utiliza un inverso del algoritmo DES para descriptografiar el mensaje criptografiado cuando se carga con la misma clave cifrada que la utilizada para el criptografiado. Los algoritmos de clave asimétrica utilizan diferentes claves cifradas para criptografiar y descriptografiar. En un sistema criptográfico que utiliza un algoritmo de clave asimétrica, el usuario hace pública la clave de criptografiado y mantiene privada la clave de descriptografiado, y no es factible derivar la clave de descriptografiado privada de la clave de criptografiado pública. De esta manera, cualquiera que conozca la clave pública de un usuario particular, podría criptografiar un mensaje para ese usuario, mientras que solamente el usuario que es el propietario de la clave privada correspondiente a esa clave pública podría descriptografiar el mensaje. Este sistema de claves pública/privada se propuso primeramente en Diffie and Hellman, "New Directions in Cryptography, " IEEE Transactions on Information Theory, Noviembre 1976, y en la patente de los Estados Unidos No. , 200, 770 (Hellman et al.) . Los sistemas criptográficos indicados anteriormente se han utilizado para proteger información de estado en un dispositivo de comunicación personal mediante el almacenamiento de manera segura de la información de estado en un par de maneras. Primero, mediante la escritura de una copia dinámica de la memoria a la información de estado y el cálculo de su "suma de comprobación" , por ejemplo, utilizando una función hash unidireccional. El resultado se almacena dentro de un sitio de memoria resistente a la manipulación indebida del dispositivo. Por lo tanto, si algunas veces se trata de cambiar la información de estado, la suma de comprobación del resultado no coincidirá con el valor de la suma de comprobación almacenada dentro del dispositivo personal. En segundo lugar, utilizando un contador persistente, monótono dentro del dispositivo. Cada vez que exista un cambio de estado, la información de estado se almacena junto con el valor del contador actual criptografiado utilizando una clave de dispositivo. De tal manera, nadie puede cambiar la información de estado, criptografiada sin la clave. No obstante, ambos métodos de la técnica anterior requieren una pequeña cantidad de almacenamiento de lectura/escritura dentro de la misma zona resistente a la manipulación indebida que contiene el procesador seguro mismo. En el campo de DRM, se proporcionan comúnmente aplicaciones implicadas mediante circuitería integrada digital. Si un procesador seguro corre tales aplicaciones, tiene espacio suficientemente actualizable dentro de su almacenamiento persistente, resistente a la manipulación indebida, más bien es fácil implementar protección de integridad para información de estado. Maheshwari et al. han descrito tal arreglo en "How to Build a Trusted DataJbase System on Untrusted Storage" , OSDI 2000. Desafortunadamente, las razones económicas son erradicar las memorias reescribibles no volátiles sobre circuiterías integradas digitales. Teniendo una memoria actualizable, o almacenamiento de lectura/escritura, integrado dentro del perímetro resistente a la manipulación indebida del procesador seguro, es caro, especialmente en dispositivos restringidos de recursos particularmente como los teléfonos móviles. En otras palabras, el almacenamiento de información de estado y el procesamiento seguro de aplicaciones no siempre es económico (o no siempre es práctico) dentro de la zona resistente a la manipulación indebida misma como el procesador seguro, por ejemplo, dentro de la circuitería integrada del procesador seguro. Además, se sabe en la técnica, que los bloques IC digitales tienden a ser optimizados en el costo, de manera que algunos de ellos incluso no podrían acomodar una memoria persistente reescribible (por ejemplo, como inclusión de ella se podría mandar fabricar seis capas de silicona en vez de las cuatro comunes para el área del bloque IC. Aquí nuevamente, simplemente al proporcionar un procesador seguro con uña memoria no volátil, no parece ser económico y técnicamente adecuado para todos los usos) . Por consiguiente, existe un problema en cuanto a implementar un almacenamiento seguro, protegido en su integridad para un procesador seguro de un dispositivo restringido de recursos generalmente. Como una solución practica a este problema, una solicitud de patente con pendiente de los solicitantes de la presente solicitud, publicación US 2003/0079122 Al , presenta la idea de utilizar un dispositivo de almacenamiento resistente a la manipulación indebida, externo para almacenar información de estado importante. Se introduce la idea de contadores autenticados o ("confiables"). La solicitud de patente US 2003/0079122 Al describe que un contador autenticado se puede implementar en una ficha de seguridad resistente a la manipulación indebida, externa, como una tarjeta inteligente, que se puede utilizar por el procesador seguro para proteger la integridad de su almacenamiento de estado. Para hacer este trabajo, el procesador seguro necesita ser capaz de autenticar la ficha de seguridad externa. Para este propósito, la solicitud de patente US 2003/0079122 Al describe utilizar una infraestructura de clave pública (PKI) . Sin embargo, una infraestructura de clave pública más bien es compleja para establecerse ya que implica la coordinación y acuerdos entre los fabricantes del dispositivo y los fabricantes de fichas de seguridad externas. Esto también impone una cantidad de carga de procesamiento sobre las fichas o memorias de seguridad externa.

SUMARIO DE LA INVENCIÓN Un objeto de la invención es evitar o al menos mitigar los problemas encontrados en la técnica anterior.

De acuerdo a un primer aspecto de la invención, se proporciona un dispositivo que comprende: Una primera circuitería integrada para formar una primera zona confiable, la primera circuitería integrada comprende un procesador seguro; y una segunda circuitería integrada, separada de la primera circuitería para formar una segunda zona confiable, la segunda circuitería integrada comprende un almacenamiento no volátil, seguro dentro de la segunda zona confiable, en donde el procesador seguro está configurado para comunicar información desde la primera zona confiable hacía la segunda zona confiable, de una manera segura para que la información segura se almacene de manera segura en almacenamiento no volátil seguro; la segunda circuitería integrada está configurada para comunicar información almacenada en su almacenamiento no volátil seguro desde la segunda zona confiable hacía el procesador seguro, dentro de la primera zona confiable de una manera segura; y en donde la primera circuitería integrada y la segunda circuitería integrada son partes internas del dispositivo. En una modalidad, se proporciona una ficha o almacenamiento de seguridad interno para almacenar de manera segura información segura, como información indicadora de contadores diferentes. Una ficha de seguridad interna es una que es parte del dispositivo, y se puede inicializar durante el ensamblaje del dispositivo. Pero la ficha de seguridad no está dentro del perímetro resistente a la manipulación indebida del procesador seguro. Ventajosamente, la ficha de seguridad interna se proporciona por la segunda circuitería integrada, que contiene la memoria no volátil capaz de mantener la información de estado relacionada con la seguridad durante un período de tiempo sin suministro de energía continua. Ventajosamente, el dispositivo comprende una circuitería de almacenamiento y procesamiento de información de seguridad en un módulo de unidad común, de manera que la comunicación entre la primera y la segunda circuitería no puede ser detectable desde conectores que interconecta dos módulos de la unidad. Además, puede ser económico proporcionar la primera circuitería solamente con una memoria reescribible temporal y por ello se hace posible reducir la complejidad de la primera circuitería mientras se utiliza la segunda circuitería que puede estar más adecuada para proporcionar una memoria reescribible persistente. Por ejemplo, los bloques de circuitos integrados (IC) digitales actuales no pueden adaptarse económicamente para proporcionar una memoria instantánea mientras circuitería analógica como un chip de gestión de energía se puede adaptar simplemente de manera relativa para proporcionar un almacenamiento persistente con bajo costo. Esto es conveniente particularmente en el caso de productos fabricados por decenas o cientos de millones como teléfonos móviles. Ventajosamente, la primera y la segunda circuiterías están adaptadas para establecer un protocolo de comunicación seguro para que se utilice entre la primera y la segunda zonas confiables. El protocolo contiene al menos los comandos LEER y ESCRIBIR y las operaciones de cambio de clave, por ejemplo, un comando CLAVE ESCRIBIR. Por consiguiente, en una modalidad, el dispositivo se proporciona con una gestión de estado de clave que habilita más de una clave para que se comparta entre la primera y la segunda zonas confiables. El almacenamiento no volátil de la segunda zona confiable puede comprender al menos una variable de estado de clave que indica la clave compartida que se va ha utilizar en la comunicación. La variable de estado se mantiene y se actualiza cuando una clave compartida entre la primera y la segunda zonas confiables se cambia. Una modalidad de la invención proporciona una verificación a tiempo de la operaciones LEER y ESCRIBIR. Para las operaciones LEER: el procesador seguro puede incluir un valor aleatorio como un parámetro en un comando LEER de manera que puede verificar que un resultado subsecuente recibido de la segunda circuitería integrada, es reciente, es decir, que no sea reproducido. Para las operaciones ESCRIBIR: la frescura se puede realizar mediante la inclusión del valor antiguo en una celda objeto como un parámetro en el comando ESCRIBIR y mediante la verificación en la segunda circuitería integrada, si este parámetro en el comando ESCRIBIR es el mismo que el valor antiguo en la celda objeto. Si no es así, el comando ESCRIBIR no se permitirá. En otra modalidad más, la segunda circuitería integrada está adaptada para utilizar solamente un primitivo criptográfico simple para toda su operación criptográfica. De acuerdo a un segundo aspecto de la invención, se proporciona un método para inicializar una clave segura que se va a compartir entre una primera circuitería integrada y una segunda circuitería integrada, el método comprende : distribuir la clave segura que se va a compartir entre la primera circuitería integrada y la segunda circuitería integrada desde un servidor de distribución de clave segura a la primera y la segunda circuiterías integradas, en donde el método comprende: proteger la distribución de la clave segura proveniente del servidor de distribución de clave segura hacía la primera circuitería integrada utilizando una primera clave, la primera clave es una clave compartida de antemano entre la primera circuitería integrada y el servidor de distribución de clave segura; y proteger la distribución de la clave segura proveniente del servidor de distribución de clave segura hacía la segunda circuitería integrada utilizando una segunda clave, la segunda clave es una clave compartida de antemano entre la segunda circuitería integrada y el servidor de distribución de clave segura. De acuerdo a un tercer aspecto de la invención, se proporciona una circuitería integrada, que comprende: un procesador seguro para emitir y criptografiar comandos que se van a transferir a otra circuitería integrada de acuerdo con un protocolo seguro, en donde el protocolo seguro comprende una operación de cambio de clave mediante la cual se puede cambiar una clave segura compartida entre la circuitería integrada y otra circuitería integrada. De acuerdo con un cuarto aspecto de la invención, se proporciona un programa de computadora ejecutable por un procesador seguro de una circuitería integrada, que comprende : código de programa para emitir comandos que se van a transferir a otra circuitería integrada de acuerdo a un protocolo seguro; y código de programa para provocar que el procesador seguro inicie una operación de cambio de clave mediante la cual se cambia una clave segura compartida entre circuitería integrada y otra circuitería integrada. De acuerdo a un quinto aspecto de la invención, se proporciona una circuitería integrada, que comprende: una memoria no volátil para almacenar datos seguros, recibidos de otra circuitería integrada; y lógicas para acceder a la memoria no volátil, en donde la circuitería integrada está adaptada para comunicar datos seguros almacenados en la memoria no volátil y asegurados por medio de criptografía u otra circuitería integrada, y en donde la circuitería integrada está configurada para utilizar un primitivo criptográfico simple. De acuerdo a un sexto aspecto de la invención, se proporciona un programa de computadora ejecutable en una circuitería integrada, que comprende: código de programa para asegurar comunicaciones con otra circuitería integrada mediante el uso de una clave compartida entre la circuitería integrada y la otra circuitería integrada; y código de programa para cambiar entre diferentes estados de clave de diferentes niveles de seguridad.

De acuerdo a un séptimo aspecto de la invención, se proporciona un chip de gestión de energía adaptado para llevar a cabo la gestión de energía de un dispositivo, el chip de gestión de energía comprende una memoria no volátil segura y lógicas para proporcionar una ficha de seguridad para un procesador seguro. El programa de computadora de acuerdo al cuarto y/o al sexto aspectos de la invención, se puede almacenar en un medio legible en computadora. El programa de computadora de acuerdo al cuarto y/o al sexto aspectos de la presente invención, se puede llevar acabo por una señal de información. Ventajosamente, la operación del procesador y/o las lógicas de la segunda circuitería integrada, se pueden programar por medio del programa de computadora escrito en una memoria a partir de la cual el programa posteriormente se ejecuta para controlar la operación de un dispositivo respectivo. Ventajosamente, el programa solamente se puede escribir durante el proceso de producción de un dispositivo que comprende el procesador y las lógicas. Alternativamente, el programa se puede almacenar en la configuración de un dispositivo que comprende el procesador y las lógicas para su uso normal. El almacenamiento en la configuración se puede realizar en conexión de servicio o de uso final. De acuerdo a otro aspecto más de la invención, se proporciona una primera circuitería integrada en línea con el primer aspecto de la invención. La primera circuitería integrada está configurada para operar con una segunda circuitería integrada como una parte interna de un dispositivo. De acuerdo a otro aspecto más de la invención, se proporciona una segunda circuitería integrada en línea con el primer aspecto de la invención. La segunda circuitería integrada está configurada para operar con una primera circuitería integrada como una parte interna de un dispositivo. Las reivindicaciones dependientes se refieren a modalidades de la invención. La materia objeto contenida en las reivindicaciones dependientes se refiere a un aspecto particular de la invención, también es aplicable a otros aspectos de la invención.

BREVE DESCRIPCIÓN DE LOS DIBUJOS Ahora se describirán las modalidades de la invención, a manera de ejemplo, con referencia a los dibujos anexos, en los cuales: La figura 1 muestra la idea de tener dos zonas confiables separadas dentro de un dispositivo de acuerdo a una modalidad de la invención; La figura 2 muestra un diagrama de bloques simplificado de un módulo de unidad de teléfono móvil de acuerdo a una modalidad de la invención; La figura 3 muestra un procedimiento de inicialización de acuerdo a una modalidad de la invención; La figura 4 muestra una estación móvil de una red de comunicación celular de acuerdo a una modalidad de la invención.

DESCRIPCIÓN DETALLADA Una modalidad de la invención está diseñada para hacer posible que un procesador seguro almacene de manera segura información de estado en una ficha de seguridad interna. El término ficha de seguridad interna en la presente significa una ficha de seguridad interna a un dispositivo, en contraste a las fichas de seguridad externas a los dispositivos (como tarjetas inteligentes extraíbles) conocidas de la técnica anterior. Sin embargo, aunque la ficha de seguridad interna forma parte del dispositivo, es decir, es prácticamente irremplazable, la ficha de seguridad interna no está integrada al procesador seguro. En otras palabras, esta modalidad de la invención presenta una ficha de almacenamiento de seguridad que es interno (al dispositivo) pero que no está integrado (al procesador seguro) . La figura 1 muestra una primera zona confiable (101) limitada por un primer perímetro confiable (110) . El procesador seguro yace dentro del primer perímetro confiable. La zona dentro del primer perímetro confiable es resistente a la manipulación indebida. La ficha de seguridad interna no está dentro del primer perímetro confiable, pero una segunda zona confiable (102) limitada por un segundo perímetro confiable (120) está acomodada dentro del dispositivo y la ficha de seguridad interna se implementa ahí. También, la segunda zona confiable es resistente a la manipulación indebida. La segunda zona confiable (102) está separada de la primera zona confiable (101) . El procesador seguro de la primera zona confiable se comunica con la ficha de seguridad interna a través de un canal de comunicación (105) implementado entre la primera zona confiable y la segunda zona confiable. Por consiguiente, en el dispositivo se implementan dos zonas confiables resistentes a la manipulación indebida, no volátiles y separadas, unidas por un canal de comunicación. Un ejemplo de un procesador seguro es un chip ASIC de banda base en una estación móvil, como un teléfono móvil de una red celular. Un ejemplo correspondiente de una ficha de seguridad interna es un chip de circuito integrado (IC) separado, por ejemplo, un chip de gestión de energía. Un ejemplo del canal de comunicación es un canal ómnibus I2C. Los dispositivos portátiles, de mano, como teléfonos móviles comúnmente se fabrican colocando conjuntamente un grupo de módulos de ensamblaje. De acuerdo con una implementación ventajosa, el chip (o circuitería) comprende el procesador seguro, el canal de comunicación de interconexión y el chip separado (o circuitería) que comprende la ficha de seguridad interna perteneciente a un módulo de ensamblaje común. Éstos se pueden implementar en una tarjeta de circuitos común. Alternativamente, pueden pertenecer a módulos de ensamblaje diferentes, conectados conjuntamente a través del canal de comunicación. La figura 2 presenta un diagrama simplificado de bloques de un módulo de unidad telefónica móvil (200) de acuerdo a una modalidad de la invención. El módulo de la unidad (200) es una tarjeta de circuitos u otra entidad integral que comprende dos o más bloques IC. Los bloques IC se denominan aquí como chip IC integrados, independientemente de si contienen realmente cualesquiera chips de silicona. El módulo de la unidad (200) comprende dos chips IC particulares: un ASIC primario (210) y un ASIC secundario (220) , en donde el ASIC secundario (220) le proporciona al ASIC primario (210) una ficha de seguridad. El ASIC primario (210) puede ser el ASIC de banda base segura, un chip IC digital capaz de realizar la operación de frecuencia de banda base, y el ASIC secundario puede ser el chip de gestión de energía (también conocido como EMC) , o chip IC analógico capaz de gestionar energía. El ASIC primario (210) comprende un procesador seguro (211) , una memoria de acceso aleatorio (212) segura como una memoria caché de una capa y una memoria de sólo lectura no volátil (213) (ROM) . La ROM (213) contiene una parte del código de programa de computadora (214) para controlar la operación del procesador seguro (211) cuando se carga después del arranque del dispositivo. El ASIC primario (210) está conectado a otra memoria no volátil (216) a través de un canal ómnibus de memoria (215) . La memoria no volátil (216) forma un almacenamiento protegido en una zona insegura (no resistente a la manipulación indebida) fuera de la primera zona confiable. Por consiguiente, el procesador seguro tiene memoria no volátil no escribible solamente en el exterior de la primera zona confiable. El almacenamiento protegido (216) es secreto porque su información está criptografiada utilizando una clave interna conocida dentro del primer perímetro confiable. Sin embargo, el almacenamiento protegido no está protegido en su integridad, ya que la información contenida en el se puede reemplazar, al menos en principio, por un agresor sofisticado. El ASIC secundario (220) contiene una memoria no volátil no escribible como una memoria instantánea (223) . El ASIC secundario (220) comprende además una lógica de acceso de memoria instantánea (222) para acceder a la memoria instantánea, lógica de control (221) para llevar a cabo la comunicación con ASIC primario (210) , y un bloque de criptografía (224) acoplado a la lógica de control (221) para realizar los primitivos criptográficos. Si el ASIC secundario (220) es el chip de gestión de energía de un teléfono celular, el ASIC secundario (220) comprende adicionalmente otros bloques apropiados, necesarios para llevar acabo las funciones de gestión de energía normales . Estas funciones implican controlar el suministro de energía para los componentes con un voltaje superior al controlable por la circuitería digital de un teléfono celular común. Los bloques lógicos (221) y (222) y el cripto-bloque (224) se pueden implementar por hardware o software o una combinación de hardware y software. Se debe apreciar que no es necesario imple entar ASIC secundario (220) en un chip analógico. Por el contrario, un IC digital integrado en la unidad (200) con una memoria persistente reescribible igualmente sería utilizable. Además, las modalidades de la invención son igualmente aplicables con bloques IC de otro tipo. El ASIC primario (210) puede ser cualquier IC adecuado, capaz de correr el código de programa de computadora, de manera que sea difícil intervenir su ejecución cuando éste corre aplicaciones dentro del primer perímetro confiable (110) , es decir, en la primera zona confiable resistente a la manipulación indebida (101) . La zona confiable (101) contiene los registros necesarios y las áreas de memoria que generalmente contienen datos seguros . El ASIC secundario (220) tiene la segunda zona confiable (202) que contiene las circuiterías lógicas (221) y (222) , el bloque cripto-bloque (224) y porciones relevantes, si no todas, de la memoria persistente o no volátil reescribible (223) . La circuitería lógica (222) proporciona ventajosamente el único acceso -y controlado- a las porciones relevantes de la memoria persistente (223) . No toda la memoria persistente (223) tiene que estar dentro del perímetro seguro (120) . No obstante, comúnmente este podría ser el caso. La circuitería lógica de control (221) es capaz de efectuar comunicaciones seguras con el procesador seguro (211) por medios criptográficos proporcionados por el cripto-bloque (224). Las comunicaciones seguras se logran mediante la protección del canal de comunicación (105) criptográficamente utilizando una clave. La presente invención proporciona el ASIC secundario con diferentes valores de estado de claves. La clave que se utilice para asegurar el canal de comunicación depende del estado de la clave actual en que está el ASIC secundario (220) . Dependiendo de estado de clave, se utiliza una clave cableada K_H, una clave grupal K_G o una clave dedicada K_S . Se debe notar, no obstante, que aunque las comunicaciones ocurren a través del canal de comunicación (105) de forma segura, el canal de comunicación mismo no está dentro de alguno de los perímetros confiables mencionados, pero yace, en ese sentido en una zona no protegida. Lo mismo se aplica al almacenamiento protegido (216) . El ASIC primario (210) y el ASIC secundario (220) se inicializan para trabajar juntos como un par seguro en un procedimiento de inicialización. Durante la fabricación del chip, la clave cableada global K_H se codifica (u oculta) dentro de la lógica de control (221) del ASIC secundario (220), y se asigna al chip un identificador ID_S . El identificador ID_S es un identificador único, que identifica solamente en ASIC secundario (220) . Alternativamente, el identificador ID_S es un identificador grupal. En un paso posterior, se establece (o se escribe) una clave grupal K_G al ASIC secundario. La clave grupal es por definición una clave específica para un grupo, por ejemplo, un lote de chips. Cuando la clave grupal K_G se establece, el ASIC secundario se cambia del estado de clave en el que utiliza la clave de conexión no volátil K_H para el criptografiado ("estado de clave de conexión no volátil") al estado de clave en el que se utiliza la clave grupal K_G para la criptografía ("estado de clave grupal"). Ventajosamente, el establecimiento de la clave grupal K_G y el cambio relacionado con el "estado de clave de conexión no volátil" a "estado de clave grupal" se lleva a cabo cuando se fabrica el chip. La clave dedicada K_S no se establece ventajosamente al ASIC secundario durante la fabricación del chip, pero solamente después cuando el módulo de la unidad (200) se pone junto o cuando el dispositivo que contiene el módulo de la unidad (200) se pone junto con una línea de ensamblaje de la fábrica de teléfonos. Esta parte de la inicialización también puede ocurrir en un punto de servicio. La figura 3 muestra un procedimiento de inicialización de acuerdo a una modalidad de la invención. El propósito del procedimiento de inicialización de la figura 3 es asignar una clave o secreto compartido, es decir, la clave dedicada K_S al procesador seguro del ASIC primario (210) y a su ficha de seguridad, es decir, el ASIC secundario (220) . Un servidor seguro (310) en la línea de ensamblaje actúa como un servidor de distribución de clave. En el paso (SI) , el ASIC primario (210) lee la información de identificación de ASIC secundario (220) . Como una respuesta (paso (S2)) éste obtiene el identificador ID_S del ASIC secundario (220) . Opcionalmente, el ASIC primario (210) también puede leer la información de estado de clave actual proveniente del ASIC secundario (220) . En el paso(S3), el ASIC primario (210) solicita del servidor seguro (310) la clave dedicada K_S para que se comparta entre los ASIC (210) y (220) . Opcionalmente, la solicitud se puede autenticar utilizando una clave K_P, una clave secreta compartida de antemano entre el servidor de seguridad (310) y el ASIC primario (210) . Con base a la información recibida, el servidor seguro (310) forma o selecciona la clave dedicada K_S . El servidor seguro (310) puede tener una base de datos en la cual mantiene información relacionada a cada clave. Por ejemplo, en este caso el servidor seguro (310) puede enlazar conjuntamente los identificadores ID_P e ID_S, el estado de clave del ASIC secundario (220) y la clave dedicada K_S . En el paso (S4) , el servidor seguro (310) reenvía una respuesta al ASIC primario (210) . La respuesta comprende dos partes. La primera parte es la carga útil para un comando CLAVE ESCRIBIR que se va a emitir por el ASIC primario (210) al ASIC secundario (220) . Éste comprende la clave dedicada K_S criptografiada utilizando la clave K_G. La segunda parte comprende la clave dedicada K_S criptografiada utilizando la clave K_P. En el paso (S5) la clave dedicada se trasfiere y se almacena a la lógica del ASIC secundario (220) mediante la emisión comando CLAVE ESCRIBIR con la primera parte mencionada anteriormente como la carga útil, y el estado de clave del ASIC secundario (220) se actualiza por lo tanto a "estado de clave dedicada". Concurrentemente, el ASIC primario (210) también descriptografía la primera parte y almacena su copia K_S en su almacenamiento protegido (216) . En el paso (S6) , se envía un código de éxito o falla al ASIC primario (210) a cambio del comando CLAVE ESCRIBIR. La clave K_S ahora está lista para utilizarse. Se debe notar que mientras lo anterior describe el procedimiento de inicialización para cambiar el estado de clave del ASIC secundario (220) , de manera que cambia de "estado de clave grupal" a "estado de clave dedicada" , un procedimiento similar opcionalmente se podría utilizar para cambiar el estado de clave del ASIC secundario (220) de "estado de clave de conexión no volátil" a "estado de clave grupal" . En lo que respecta a la descripción anterior, solamente se necesita reemplazar K_G por K_H y K_S por K_G. Todas las otras partes deben permanecer iguales. Ir del estado de clave K_H al estado de clave K_G se efectúa de manera ventajosa en el tiempo de la fabricación del ASIC secundario. Pero esto se puede dar también en la fábrica de teléfonos. El propósito de K_G (y similarmente K_H) es proteger la transferencia de K_S ( y análogamente K_G) del ASIC secundario. De las claves, solamente la clave K_H está conectada permanentemente, las otras claves no están conectadas permanentemente sino que solamente se ajustan por el comando CLAVE ESCRIBIR. Como se mencionó en lo anterior, la clave compartida K_S se utiliza para asegurar la comunicación entre el ASIC primario (210) y el ASIC secundario (220) . Por consiguiente, en una modalidad, los comandos LEER y ESCRIBIR, que pertenecen a un protocolo que se va a utilizar entre los ASICs, y que se utilizan para leer y escribir información de estado segura (como información unida a un contador de intento de acceso de PIN de incremento monótono) en la memoria persistente (223) del ASIC secundario (220), se aseguran por algoritmos criptográficos de clave simétrica, como el algoritmo DES simétrico, utilizando la clave dedicada K_S. De otro modo, el contexto de uso básico de los comandos LEER y ESCRIBIR corresponde a uno presentado en el documento presentando US 2003/0079122 Al . El ASIC primario (210) envía comandos de protocolos al ASIC secundario (220) y el ASIC secundario (220) responde al ASIC primario (210) mediante el envío de respuestas a los comandos. El dato que se va a proteger íntegramente se criptografía y se almacena en el almacenamiento protegido (216) por el procesador seguro (211) utilizando K_S . Éste dato con sus partes críticas son criptografiados y almacenados también en la memoria (223) del ASIC secundario (220) utilizando K_S . Cuando la energía se enciende, el procesador seguro (211) compara los contenidos de estas memorias. Por ejemplo, si el almacenamiento (216) ha sido manipulado indebidamente, se le avisará cuando se comparen los contenidos . Enseguida, se describen asuntos de implementación particular. Primeramente, las operaciones de escribir (ESCRIBIR o CLAVE DE ESCRIBIR) no son atómicas. Es posible que falle una operación de escritura. Una operación de escritura fallida puede provocar que el ASIC secundario llegue a un estado de clave indeterminista. En ese caso, el ASIC secundario, por ejemplo, no sabría cuál clave utilizar. Para mitigar este problema, de acuerdo con una modalidad de la invención, se utilizan al menos dos sitios de memorias separados (en vez de uno) en la ficha de seguridad interna para rastrear su estado de clave que indica cuál clave se está utilizando. Estos sitios de memoria contienen una variable de estado de clave que indica el estado de clave o la clave de uso. En una modalidad, se agrega redundancia a cada variable de estado de clave. La redundancia se agrega mediante la presentación del valor de una variable de estado de clave al menos parcialmente en la forma de un valor mágico, un valor prácticamente más grande que el valor "real" . Si la variable de estado de clave tiene cualquier valor diferente al valor mágico, el dispositivo se arregla para regresar al uso de una clave de nivel de seguridad más segura (por ejemplo, continúa utilizando K_G si el proceso de actualización del estado de clave de "estado de clave grupal" a "estado de clave dedicado" encontró una falla de ESCRITURA) . Otra modalidad proporciona medios para confirmar si una operación de ESCRITURA ha tenido éxito o no. En esta modalidad, después de emitir un comando ESCRITURA, se emite algún número de comandos de LECTURA para verificar el resultado del comando ESCRITURA. En segundo lugar, para fines de depuración, debe ser posible reinicializar la ficha de seguridad interna mediante el regreso de un estado conocido, de manera que un dispositivo de prueba externo puede leer y escribir el dato en éste. Naturalmente, esto debe ser posible sin dañar la seguridad del sistema en la operación normal. Para lograr esto, en una modalidad, una operación de reinicialización se arregla de manera que primero pone en ceros la variable de estado de clave y después borra las claves almacenadas en la ficha de seguridad interna, de manera que el dispositivo es forzado a utilizar la clave de conexión no volátil (o ninguna clave del todo) . En una modalidad, la ficha de seguridad interna se arregla de manera que en cualquier momento el dispositivo está encendido, si esta variable de estado de clave no es el valor mágico, las claves se borran.

En tercer lugar, si la ficha de seguridad interna no tiene fuente de aleatoriedad dentro de la ficha de seguridad interna, esto puede provocar dificultades en lo que respecta a los ataques de reproducción. Como ya se describió, las comunicaciones entre el procesador seguro y la ficha de seguridad interna están criptografiadas y protegidas integralmente. La falta de fuente de aleatoriedad se describe enseguida, separadamente para las operaciones de lectura y escritura: - Operaciones de lectura: la ficha de seguridad interna no necesita necesariamente hacer la detección de reproducción, ya que el procesador seguro puede hacer esto mediante la inclusión una vez en el comando LECTURA. Operaciones de escritura: detección de reproducción sería apropiada para prevenir ataques de reproducción. En una modalidad, el ASIC secundario verifica que, además de un nuevo valor, el comando ESCRITURA recibido también incluye el valor actual almacenado en el sitio de memoria objeto (o, en otras modalidades, también valores en otros sitios de memoria, o el resultado de aplicar una función conocida mutuamente a los valores en algunos sitios de memoria) . De otra manera, no se permite la operación de ESCRITURA. Esto garantiza una forma limitada de protección a la reproducción: siempre y cuando la secuencia de valores almacenados en el sitio de memoria no tenga bucles, el agresor no puede atacar al sistema mediante la reproducción de un comando ESCRITURA. En otra modalidad, para reducir las oportunidades de que un agresor determine si un sitio de memoria ha cambiado mediante la reproducción de un comando LECTURA, el ASIC secundario está provisto con un registro de cambio de retroalimentación lineal (LFSR) y algunos bits del LFSR se agregan para una reproducción. El LFSR se inicializa utilizando los contenidos de uno o más sitios de memoria, y se acciona por un reloj . De esta manera, para los comandos LECTURA y ESCRITURA se asegura que un observador del canal de comunicación (105) no pueda determinar fácilmente cuáles fueron los parámetros comunicados o cuál fue el efecto. En cuarto lugar, el procesamiento criptográfico en ASICs se implementa utilizando primitivos criptográficos básicos. Si el ASIC secundario está restringido en cuanto a recursos, el protocolo de comunicación seguro entre los ASICs se debe diseñar de tal manera que todo el procesamiento criptográfico necesario en el ASIC secundario se pueda efectuar utilizando tan pocos primitivos criptográficos como sea posible, pero aun así preservando las propiedades requeridas del protocolo, como confidencialidad e integridad del mensaje. Esto se puede lograr, por ejemplo, como sigue utilizando un algoritmo de criptografiado simétrico adecuado como AES (Estándar de Criptografiado Avanzado) , DES (Estándar de Criptografiado de Dato), o triple DES. El algoritmo de criptografiado simétrico consiste de una trasformación delantera (normalmente utilizada para el criptografiado) y una transformación inversa (normalmente utilizada para el descriptografiado) . Para los mensajes generados en el ASIC primario y enviados al ASIC secundario: La confidencialidad se logra utilizando la transformación delantera como en la operación básica en el modo de encadenamiento de bloque cifrado (CBC) ; La integridad se logra utilizando MAC (Código de Autenticación de Mensajes) de CBC, pero utilizando transformación inversa como la operación básica en el modo CBC. El modo CBC es un modo de operación conocido generalmente por una persona experta en la técnica más fielmente, por ejemplo, en el libro de "Handbook of Applied Cryptoghaphy" por Alfred J. Menezes et al; ISBN: 0-8493-8523-7, Quinta Impresión, Agosto 2001. Para los mensajes generados en el ASIC secundario y enviados desde el ASIC secundario: La confidencialidad se logra utilizando la transformación inversa; y - La integridad se logra utilizando MAC de CBC con la transformación inversa como la operación básica. Así como el ASIC secundario solamente necesita implementar la transformación inversa del primitivo de criptografiado simétrico. El ASIC primario necesita implementar tanto la transformación delantera como la inversa. Cuando el algoritmo de criptografiado simétrico es triple DES, entonces se utilizan tres transformaciones inversas del algoritmo DES básico en secuencia en ASIC secundario. Así, el ASIC secundario solamente necesita implementar la transformación inversa de DES. Si el mensaje enviado desde el ASIC secundario solamente es un bloque de tamaño largo, entonces no es necesario el encadenamiento. La figura 4 muestra una ilustración muy simplificada de una estación móvil de una red de comunicación celular, de acuerdo a una modalidad de la invención. La estación móvil (400) comprende, además del ASIC (210) de banda base segura, el chip de gestión de energía (220) y el canal ómnibus I2C (105) , una interfaz de usuario (410) y una parte (420) de radiofrecuencia (RF) . La interfaz de usuario (410) y la parte de radiofrecuencia (420) están acopladas al ASIC de banda base (210) . La interfaz de usuario comprende un teclado y pantalla para utilizar el dispositivo. El teclado se puede utilizar, por ejemplo, para introducir un PIN al dispositivo. De acuerdo a los intentos de PIN, el ASIC de banda base seguro (210) mantiene información de estado (aquí: números de intentos fallidos de PIN) en la memoria no volátil del chip de gestión (220) . La parte RF se utiliza para la comunicación de radiofrecuencia inalámbrica con la red inalámbrica (430) . Se han descrito implementaciones y modalidades particulares de la invención. Es claro para una persona experta en la técnica que la invención no está restringida a los detalles de las modalidades presentadas anteriormente, pero que se puede implementar en otras modalidades utilizando medios equivalentes, sin desviarse de las características de la invención. Se describieron diversas características como parte de ejemplos en lo anterior y siempre que sea técnicamente posible, las características se deben considerar como opcionales y combinables con cualquiera de los otros ejemplos diferentes de la descripción. Por ejemplo, la invención es útil también en varios dispositivos electrónicos, particularmente en libros electrónicos portátiles, dispositivos PDA, dispositivos de juego, reproductores de música, cajas colocadas sobre aparatos habilitadas para DRM, capaces de proporcionar acceso limitado a (rentado) contenido y dispositivos de colocación GPS. Aquí, el alcance de la invención solamente está restringido por las reivindicaciones de patente anexas.

Claims (27)

1. REIVINDICACIONES i 1. Un dispositivo que comprende: una primera circuitería integrada para formar una primera zona confiable, la primera circuitería integrada comprende un procesador seguro; y una segunda circuitería integrada, separada de la segunda circuitería para formar una segunda zona confiable, la segunda circuitería integrada comprende un almacenamiento no volátil seguro dentro de la segunda zona confiables, en donde el procesador seguro está configurado para comunicar información desde la primera zona confiable hacia la segunda zona confiable de una manera segura a fin de que la información segura se almacene de manera segura en el almacenamiento no volátil seguro; la segunda circuitería integrada está configurada para comunicar información almacenada en su almacenamiento no volátil seguro desde la segunda zona confiable hacia el procesador seguro dentro de la primera zona confiable de una manera segura; en donde la primera circuitería integrada y la segunda circuitería integrada son partes internas del dispositivo.
2. 2. El dispositivo según la reivindicación 1, en donde la primera y la segunda circuiterías integradas están adaptadas para inicializar de manera segura una clave segura única para que se compartan entre la primera y la segunda zonas confiables.
3. 3. El dispositivo según la reivindicación 2, en donde circuitería integrada está adaptada para compartir una clave con un servidor de distribución de clave segura y la segunda circuitería integrada está adaptada para compartir otra clave con el servidor de distribución de clave segura con el fin de asegurar la distribución de la clave segura única desde el servidor de distribución de clave segura hacia el primero y segundo circuitos integrados.
4. 4. El dispositivo según cualquier reivindicación precedente, en donde la primera y la segunda circuiterías están adaptadas para establecer un protocolo de comunicación seguro para que se utilice entre la primera y la segunda zonas confiables.
5. 5. El dispositivo según la reivindicación 4, en donde el protocolo de comunicación seguro comprende algoritmos criptográficos para que se efectúen mediante el uso de la clave segura única con el fin de asegurar comunicaciones entre la primera y la segunda zonas confiables .
6. 6. El dispositivo según la reivindicación 4 ó 5, en donde el protocolo contiene al menos comandos de LECTURA y ESCRITURA y/o operaciones de cambio de clave.
7. 7. El dispositivo según cualquier reivindicación precedente, en donde el dispositivo es provisto con gestión de estado de clave que hace posible que más de una clave se comparta entre la primera y la segunda zonas confiables.
8. 8. El dispositivo según la reivindicación 7, en donde el almacenamiento no volátil de la segunda zona confiable comprende al menos una variable de estado de clave mantenida que indica la clave compartida que se va a utilizar en la comunicación.
9. 9. El dispositivo según la reivindicación 8, en donde el segundo circuito integrado está adaptado para elegir un estado de clave correcta mediante la lectura de un valor actual de la variable de estado de clave después de la operación de encendido.
10. 10. El dispositivo según cualquiera de las reivindicaciones 1-6, en donde el procesador seguro está adaptado para incluir un valor aleatorio como un parámetro en un comando de LECTURA, de modo que pueda verificar que un resultado posterior recibido de la segunda circuitería integrada es reciente (no reproducido) .
11. 11. El dispositivo según cualquiera de las reivindicaciones 1-6 ó 10, en donde la segunda circuitería integrada está adaptada para verificar si un valor antiguo de una celda de memoria objeto de su almacenamiento no volátil seguro, está contenido como un parámetro en un comando recibido de ESCRITURA, y para permitir una operación de escritura solamente si éste es el caso.
12. 12. El dispositivo según cualquier reivindicación precedente, en donde la segunda circuitería integrada está configurada para criptografiar parámetros de una respuesta a un comando recibido mediante el uso de la clave segura única, y mediante la inclusión de un componente no predecible externamente en los parámetros, de manera que incluso un mismo comando dará como resultado respuestas diferentes .
13. 13. El dispositivo según la reivindicación 12, en donde el componente no predecible es un valor derivado de un registro de cambio de retroalimentación lineal accionado por un reloj .
14. 14. El dispositivo según cualquier reivindicación precedente, en donde la segunda circuitería integrada está adaptada para utilizar solamente un primitivo criptográfico simple para toda su operación criptográfica.
15. 15. El dispositivo según cualquier reivindicación precedente, en donde la primera circuitería integrada es digital y la segunda circuitería integrada es analógica.
16. 16. El dispositivo según cualquier reivindicación precedente, en donde la segunda circuitería reside en un chip de gestión de energía de un teléfono móvil .
17. 17. El dispositivo según cualquier reivindicación precedente, en donde la primera circuitería y la segunda circuitería forman parte de un módulo de ensamblaje.
18. 18. El dispositivo según cualquier reivindicación precedente, en donde la información segura comprende información que indica un estado de dispositivo.
19. 19. El dispositivo según cualquier reivindicación precedente, en donde el dispositivo comprende una segunda memoria no volátil para almacenar la información segura y criptografiarla mediante el uso de una clave.
20. 20. El dispositivo según la reivindicación 19, en donde el dispositivo está arreglado para comparar contenidos de la segunda memoria no volátil con contenidos del almacenamiento no volátil seguro de la segunda zona confiable .
21. 21. El dispositivo según cualquier reivindicación precedente, en donde el dispositivo es un dispositivo de comunicación de mano, como un teléfono móvil.
22. 22. Un método para inicializar una clave segura para que sea compartida entre una primera circuitería integrada y una segunda circuitería integrada, el método comprende: distribuir la clave segura que se va a compartir entre la primera circuitería integrada y la segunda circuitería integrada desde un servidor de distribución de clave segura hacia la primera y la segunda circuiterías integradas, en donde el método comprende: proteger la distribución de la clave segura desde el servidor de distribución de clave segura hacia la primera circuitería integrada utilizando una primera clave, la primera clave es una clave compartida de antemano entre la primera circuitería integrada y el servidor de distribución de clave segura; proteger la distribución de la clave segura desde el servidor de distribución de clave segura hasta la segunda circuitería integrada utilizando una segunda clave, la segunda clave es una clave compartida de antemano entre la segunda circuitería integrada y el servidor de distribución de clave segura.
23. 23. Una circuitería integrada, que comprende: un procesador seguro para emitir y criptografiar comandos que se van a transferir a otra circuitería integrada de acuerdo con un protocolo seguro, en donde el protocolo seguro comprende una operación de cambio de clave mediante el cual una clave segura compartida entre la circuitería integrada y la otra circuitería integrada, se puede cambiar.
24. 24. Un programa de computadora, ejecutable por un procesador seguro de una circuitería integrada, que comprende : código de programa para emitir comandos que se van a transferir a otra circuitería integrada de acuerdo a un protocolo seguro; y código de programa para provocar que el procesador seguro inicie una operación de cambio de clave mediante la cual una clave segura compartida entre la circuitería integrada y la otra circuitería integrada, se cambia.
25. 25. Una circuitería integrada, que comprende: una memoria no volátil para almacenar datos seguros, recibidos de otra circuitería integrada; lógicas para acceder a la memoria no volátil, en donde la circuitería integrada está adaptada para comunicar datos seguros, almacenados en la memoria no volátil y asegurados por medio de criptografía a otra circuitería integrada, y en donde la circuitería integrada está configurada para utilizar un primitivo criptográfico simple.
26. 26. Un programa de computadora ejecutable en una circuitería integrada, que comprende: código de programa para asegurar comunicaciones con otra circuitería integrada mediante el uso de una clave compartida entre la circuitería integrada y la otra circuitería integrada; código de programa para cambiar entre diferentes estados de clave de diferentes niveles de seguridad.
27. 27. Un chip de gestión de energía adaptado para llevar acabo la gestión de energía de un dispositivo, el chip de gestión de energía comprende una memoria no volátil segura y lógicas para proporcionar una ficha de seguridad para un procesador seguro externo al chip de gestión de energía.