KR980011915A - Method of forming metal wiring - Google Patents
Method of forming metal wiring Download PDFInfo
- Publication number
- KR980011915A KR980011915A KR1019960031180A KR19960031180A KR980011915A KR 980011915 A KR980011915 A KR 980011915A KR 1019960031180 A KR1019960031180 A KR 1019960031180A KR 19960031180 A KR19960031180 A KR 19960031180A KR 980011915 A KR980011915 A KR 980011915A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- titanium
- silicon
- metal wiring
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
티타늄(Ti)을 실리사이드화시키는 공정을 적용하여 콘택홀을 매몰하고 안정된 콘택 저항을 얻는 반도체 장치의 금속 배선 형성 방법을 개시한다. 반도체 기판에 도전 영역을 형성하는 단계; 상기 도전 영역이 형성된 반도체 기판에 절연막을 증착하고 패터닝하여 상기 도전 영영에 콘택홀을 형성하는 단계; 상기 결과물 전면에 오믹층인 티타늄(Ti)을 얇게 증착하는 단계; 상기 결과물에 실리콘 화합물 가스 처리를 하여 실리콘을 형성하면서 티타늄(Ti)과 반응시켜 TiSix를 형성하는 단계; 및 상기 결과물에 CVD-메탈을 증착하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 금속 배선층 형성 방법을 제공한다. 따라서 본 발명에 의하면 실리콘 화합물 가스 처리를 함으로써 단차 도포성이 좋은 CVD 방법으로 장벽 메탈을 증착할 경우 저항 증가를 방지할 수 있을 뿐만 아니라 티타늄(Ti)이 실리콘과 반응하여 실리콘과 오믹 메탈인 TiSix가 형성되기 때문에 콘택 저항 측면에서도 장점이 있다.Disclosed is a method for forming a metal wiring of a semiconductor device in which a contact hole is buried by applying a process of siliciding titanium (Ti) to obtain a stable contact resistance. Forming a conductive region on a semiconductor substrate; Depositing and patterning an insulating layer on the semiconductor substrate on which the conductive region is formed to form a contact hole in the conductive region; Thinly depositing titanium (Ti) as an ohmic layer on the entire surface of the resultant product; Subjecting the resultant to a silicon compound gas treatment to form TiSix by reacting with titanium (Ti) while forming silicon; And depositing a CVD-metal on the resultant structure. According to the present invention, when the barrier metal is deposited by the CVD method with good step coverage by performing the silicon compound gas treatment, the increase of the resistance can be prevented, and the titanium (Ti) reacts with the silicon, It is advantageous in terms of contact resistance.
Description
본 발명은 반도체 장치 제조 방법에 관한 것으로, 특히 콘택 형성 공정에서 화학기상증착 방법으로 장벽 메탈을 증착할 경우 저항 증가를 방지할 수 있는 반도체 장치의 금속 배선 형성 방법에 관한 것이다.The present invention relates to a method of manufacturing a semiconductor device, and more particularly, to a method of forming a metal wiring of a semiconductor device capable of preventing a resistance increase when a barrier metal is deposited by chemical vapor deposition in a contact forming process.
반도체 장치의 집적도가 증가함에 따라 단위 소자의 크기가 급격히 작어져서 소자간을 연결시키는 콘택홀의 크기는 감소되고, 층간 절연막의 두께가 증가하여 콘택홀의 높이가 상당히 증가하게 되었다. 그 결과, 콘택의 어스펙트비(aspect ratio)가 증가하여금속 배선의 증착시 단차 도포성(step coverage)이 불량해지는 문제가 발생하고 있다.As the degree of integration of the semiconductor device increases, the size of the unit device sharply decreases, the size of the contact hole connecting the devices decreases, the thickness of the interlayer insulating film increases, and the height of the contact hole increases significantly. As a result, the aspect ratio of the contact increases, and step coverage is poor when the metal wiring is deposited.
도 1 내지 도 5는 종래의 금속 배선층 형성 방법을 설명하기 위해 도시한 공정 단면도이다.FIGS. 1 to 5 are process sectional views illustrating a conventional metal wiring layer forming method.
참조 번호 11은 실리콘 기판을, 13은 필드 산화막을, 15는 도판트가 이온 주입된 영역, 17은 절연막, 18은 콘택홀, 21은 티타늄 질화막, 23은 알루미늄 혹은 텅스텐, 25는 보이드를 각각 나타낸다.Reference numeral 11 denotes a silicon substrate, 13 denotes a field oxide film, 15 denotes a doped region, 17 denotes an insulating film, 18 denotes a contact hole, 21 denotes a titanium nitride film, 23 denotes aluminum or tungsten, and 25 denotes a void .
공정을 차례로 설명하면, 실리콘 기판(11)에 필드 산화막 형성후 As 또는 BF2 등의 불순물을 이온 주입한 단계(도 1), 그 위에 절연막(17)을 형성하는 단계(도 2), 통상적인 포토/에치 공정으로 콘택홀(18)을 형성하는 단계(도 3), 실리콘과의 오믹 콘택을 위한 티타늄(Ti:19)을 형성한 다음 물리적기상증착(PVD : Physical Vapor Deposition) 방법인 스퍼터링 방법에 의해 장벽 메탈인 티타늄 질화막(TiN:21)을 형성하는 단계(도 4), 그리고 상기 결과물상에 알루미늄이나 텅스텐(23)으로 콘택홀을 매몰하면서 금속 배선을 형성하는 단계(도 5)로 공정이 진행된다.(FIG. 1) after impurities such as As or BF 2 are implanted into the silicon substrate 11 after the field oxide film is formed on the silicon substrate 11, a step of forming the insulating film 17 thereon (FIG. 2) A step of forming a contact hole 18 by an etch process (FIG. 3), a step of forming a titanium (Ti) layer 19 for ohmic contact with silicon and a sputtering method of a physical vapor deposition (PVD) (FIG. 4) forming a titanium nitride film (TiN) 21 as a barrier metal and forming a metal wiring (FIG. 5) while burying the contact hole with aluminum or tungsten 23 on the resultant It proceeds.
그러나 이와 같은 스퍼터링 방법으로 장벽 메탈 티타늄 질화막(TiN)을 형성하는 경우에 콘택홀 보텀 부위에서 일정한 두께의 장벽 메탈층을 형성하기 위해서는 콘택 사이즈가 작아짐에 따라 점점 더 두꺼운 장벽 메탈층을 형성하여야 한다. 하지만, 이렇게 되면 콘택홀 탑 부위에서는 도 5에서 보는 바와 같이 장벽 메탈에 의해 콘택홀이 막히게 되어 알루미늄이나 텅스텐에 의한 후속 공정으로 콘택홀을 매몰할 수 없게 되어 소자의 신뢰성이 저하되는 문제점이 발생한다. 이는 결국 물리적기상증착(PVD : Physical Vapor Deposition) 방법인 스퍼터링 방법으로 형성된 장벽 메탈인 티타늄 질화막(TiN)에 의해 단차 도포성이 불량하게 된 때문이다.However, when the barrier metal titanium nitride (TiN) is formed by such a sputtering method, in order to form a barrier metal layer having a constant thickness at the contact hole bottom region, a thicker barrier metal layer should be formed as the contact size becomes smaller. However, in this case, as shown in FIG. 5, the contact hole is blocked by the barrier metal, so that the contact hole can not be buried in a subsequent process by aluminum or tungsten, thereby lowering the reliability of the device . This is because the step coverage is poor due to the titanium nitride film (TiN), which is a barrier metal formed by a physical vapor deposition (PVD) method, which is a sputtering method.
이를 개선하기 위해 단차 도포성이 우수한 화학기상증착(Chemical Vapor Deposition : 이하 CVD라 함) 방법에 의해 장벽 메탈을 형성하는 연구가 진행되고 있다.In order to solve this problem, studies have been made to form a barrier metal by a chemical vapor deposition (CVD) method having excellent step coverage.
CVD에 의해 형성되는 장벽 메탈로는 티타늄 질화막(Ti), WNx, WSix 등이 있는데 티타늄 질화막(TiN)을 형성하기 위해서는 티타늄(Ti) 소스로 TiSL4를 사용하고 WNx 나 WSix 를 형성하기 위해서는 텅스텐 소스로는 WF6를 사용한다.The barrier metal formed by CVD includes titanium nitride (Ti), WNx, and WSix. In order to form a titanium nitride film (TiN), TiSL 4 is used as a titanium (Ti) source. In order to form WNx or WSix, WF 6 is used as the basis.
그러나 옴믹 메탈로 사용되는 티타늄(Ti)상에 이러한 장벽 메탈을 직접 증착시에는 소스 가스의 염소(Cl)나 불소(F)가 티타늄(Ti)과 먼저 반응하여 각각 휘발성의 TiClx, TiFx 등의 부도체 화합물을 형성하면서 티타늄(Ti)에 손상(attack)을 주어 장벽 메탈과 티타늄(Ti)이 리프팅되고, 또한 실리콘과의 콘택 저항의 증가를 일으키는 문제를 발생한다.However, when such a barrier metal is directly deposited on titanium (Ti) used as an ohmic metal, chlorine (Cl) or fluorine (F) of the source gas first reacts with titanium (Ti) to form volatile insulators such as TiClx and TiFx There is a problem in that titanium (Ti) is attacked while forming a compound to lift the barrier metal and titanium (Ti), and also to increase the contact resistance with silicon.
이를 억제하기 위한 방법으로 종래에는 도 3 공정 단계 이후 도 4와 도 5 공정 대신에 도 6와 도 7에서처럼 티타늄(Ti:19) 표면을 암모니아(NH3) 또는 질소(N)가 포함된 화합물로 열(thermal) 질화(nitridation) 시키거나 암모니아(NH3) 또는 질소(N)가 포함된 화합물로 플라즈마 등의 방법으로 먼저 질화(nitridation:30) 시켜 티타늄(Ti)과 염소(Cl) 혹은 불소(F)가 직접 반응하는 것을 억제할 수 있는 TiNx 형태의 장벽 화합물을 형성한다.As a method for suppressing this, conventionally, the surface of titanium (Ti: 19) is treated with a compound containing ammonia (NH 3 ) or nitrogen (N) as shown in FIG. 6 and FIG. 7 instead of FIG. 4 and FIG. (Ti) and chlorine (Cl) or fluorine (N 2) by nitridation (thermal nitridation) or ammonia (NH 3 ) or nitrogen (N) F) can be inhibited from directly reacting with each other.
이어서, CVD에 의한 티타늄 질화막(TiN:32), WNx, WSix 등을 형성하고 알루미늄(34)이나 텅스텐으로 콘택홀을 매몰하는 방법을 사용하고 있다.Next, a method of forming a titanium nitride film (TiN: 32), WNx, WSix, etc. by CVD and burying the contact hole with aluminum 34 or tungsten is used.
그러나, 이 경우에는 티타늄(Ti)이 질화(nitridation)되어 지면서 콘택홀 바닥에서실리콘과 오믹 메탈인 티타늄(Ti)이 소모되기 대문에 마찬가지로 콘택 저항이 증가하는 문제가 발생한다.However, in this case, as titanium (Ti) is nitrided, silicon and titanium (Ti), which are ohmic metals, are consumed at the bottom of the contact hole.
본 발명이 이루고자 하는 기술적 과제는, 티타늄(Ti)을 실리사이드화시키는 공정을 적용하여 콘택홀을 매몰하고 안정된 콘택 저항을 얻는 반도체 장치의 금속 배선 형성 방법을 제공하는 것이다.SUMMARY OF THE INVENTION The present invention provides a method of forming a metal wiring of a semiconductor device, in which a contact hole is buried by applying a process of siliciding titanium (Ti) to obtain a stable contact resistance.
제 1도 내지 제 5도는 종래의 금속 배선층 형성 방법을 설명하기 위해 도시한 공정 단면도이다.FIGS. 1 to 5 are process cross-sectional views illustrating a conventional metal wiring layer forming method.
제 6도 내지 제 7도는 종래의 티타늄(Ti:19) 표면을 질화 시킨후 금속 배선층을 형성하는 방법을 도시한 공정 단면도이다.6 to 7 are process cross-sectional views showing a method of forming a metal wiring layer after nitriding a conventional titanium (Ti: 19) surface.
제 8도 내지 제 9도는 본 발명의 금속 배선층 형성 방법을 설명하기 위해 도시한 공정 단면도이다.8 to 9 are process cross-sectional views illustrating the method for forming a metal wiring layer of the present invention.
*도면의 주요 부분에 대한 부호의 설명DESCRIPTION OF THE REFERENCE NUMERALS
51 : 실리콘 기판 53 : 필드 산화막51: silicon substrate 53: field oxide film
55 : 이온주입된영역 57 : 절연막55: ion implanted region 57: insulating film
58 : 콘택홀 59 : 티타늄58: contact hole 59: titanium
61 : TiSix 63 : 티타늄 질화막61: TiSix 63: Titanium nitride film
65 : 알루미늄 혹은 텅스텐65: Aluminum or tungsten
상기 과제를 달성하기 위하여 본 발명은, 반도체 기판에 도전 영역을 형성하는 단계; 상기 도전 영역이 형성된 반도체 기판에 절연막을 증착하고 패터닝하여 상기 도전 영역에 콘택홀을 형성하는 단계; 상기 결과물 전면에 오믹층인 티타늄(Ti)을 얇게 증착하는 단계; 상기 결과물에 실리콘 화합물 가스 처리를 하여 실리콘을 형성하면서 티타늄(Ti)과 반응시켜 TiSix를 형성하는 단계; 및 상기 결과물에 CVD-메탈을 증착하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 금속 배선층 형성 방법을 제공한다.According to an aspect of the present invention, there is provided a method of manufacturing a semiconductor device, comprising: forming a conductive region on a semiconductor substrate; Forming a contact hole in the conductive region by depositing and patterning an insulating film on the semiconductor substrate on which the conductive region is formed; Thinly depositing titanium (Ti) as an ohmic layer on the entire surface of the resultant product; Subjecting the resultant to a silicon compound gas treatment to form TiSix by reacting with titanium (Ti) while forming silicon; And depositing a CVD-metal on the resultant structure.
상기 실리콘 화합물 가스 처리는 실리콘이 형성되게 할 수 있는 공정으로 실리콘 화합물 가스를 분출(flushing) 하면서 열에너지, 플라즈마 에너지, 포토나 레이저 에너지 등을 이용한다.The silicon compound gas treatment is a process capable of forming silicon, which uses thermal energy, plasma energy, photo or laser energy while flushing a silicon compound gas.
상기 실리콘 화합물 가스는 실리콘이 포함된 화합물로 SiH4, Sih2Cl2, SiH6중 어느 하나를 사용한다.The silicon compound gas is a compound containing silicon, and any one of SiH 4 , Sih 2 Cl 2 , and SiH 6 is used.
상기 실리콘 화합물 가스 처리 후 미반응한 실리콘이 티타늄(Ti)과 반응되어 TiSix 화합물 형성 두께를 증가시키거나 안정한 상을 가지는 TiSi가 형성하기 위해 후속 열처리를 더 가하는 공정을 추가할 수 있다.After the silicon compound gas treatment, unreacted silicon may be reacted with titanium (Ti) to increase the TiSix compound forming thickness or to add a subsequent heat treatment to form TiSi having a stable phase.
상기 후속 열처리란 퍼니스 어닐링이나 급속 열처리(RTP)와 같은 처리로 실행한다.The subsequent heat treatment is performed by a process such as furnace annealing or rapid thermal annealing (RTP).
상기 CVD 메탈이라 함은 가스의 화학반응을 통해 형성된 금속 물질을 말한다.The CVD metal refers to a metal material formed through a chemical reaction of a gas.
상기 가스라 함은 티타늄(Ti)과 반응할 수 있는 원소로서 불소(F), 염소(Cl) 등을 포함하는 WF6, TiCl4등의 가스를 말한다.The gas refers to a gas such as WF 6 or TiCl 4 containing fluorine (F), chlorine (Cl), or the like as an element capable of reacting with titanium (Ti).
이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명하고자 한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
종래의 방법과 마찬가지로 도 1 내지 도 3의 공정 단계로 콘택홀을 형성한 다음 본 발명에 의한 도 8과 도 9에 도시한 공정으로 이어진다.The contact holes are formed in the process steps of FIGS. 1 to 3 in the same manner as the conventional method, followed by the steps shown in FIGS. 8 and 9 according to the present invention.
도 8 내지 도 9는 본 발명의 금속 배선층 형성 방법을 설명하기 위해 도시한 공정 단면도이다.8 to 9 are process sectional views showing the method for forming a metal wiring layer of the present invention.
참조 번호 51은 실리콘 기판을, 53은 필드 산화막을, 55는 도판트가 이온 주입된 영역, 57은 절연막, 58은 콘택홀, 59는 티타늄, 61은 티타늄(Ti)과 실리콘이 반응되어 형성된 TiSix, 63은 티타늄 질화막, 65는 알루미늄 혹은 텅스텐을 각각 나타낸다.Reference numeral 51 denotes a silicon substrate, 53 denotes a field oxide film, 55 denotes an ion doped region, 57 denotes an insulating film, 58 denotes a contact hole, 59 denotes titanium, 61 denotes TiSix (Ti) , 63 denotes a titanium nitride film, and 65 denotes aluminum or tungsten.
구체적으로 설명하면, 종래와 같은 방법으로 도 3의 공정 단계까지 진행한 다음 실리콘과 오믹 콘택을 위한 티타늄(Ti:59)을 형성한다. 이후에 CVD 장벽 메탈을 형성하기 전에 본 발명의 가장 큰 특징인 SiH4 처리를 하여 실리콘(Si)을 형성한 후 후속 열처리로 티타늄(Ti)과 실리콘이 반응시켜 TiSix가 형성되게 한다.(도 8) 그러나, SiH4처리를 고온에서 하는 경우에는 실리콘(Si)이 형성되면서 동시에 티타늄(Ti)과 반응하기 대문에 후속 열처리가 필요 없으나 안정한 상(Phase)의 TiSix 막을 형성하거나 미반응한 실리콘을 티타늄(Ti)과 더 반응시키기 위해서는 후속 열처리를 가할 수도 있다.Specifically, the process proceeds to the process step of FIG. 3 by a conventional method, and titanium (Ti) 59 for silicon and ohmic contact is formed. Silicon (Si) is formed by SiH4 treatment, which is the greatest feature of the present invention, before forming a CVD barrier metal, and TiSix is formed by reacting titanium with silicon by a subsequent heat treatment (FIG. 8). However, when SiH 4 treatment is performed at a high temperature, silicon (Si) is formed and reacts with titanium (Ti) at the same time, so subsequent heat treatment is not required. However, formation of a stable TiSix film or formation of a non- Ti may be subjected to a subsequent heat treatment.
상기와 같이 TiSix를 형성한 이후에 CVD-티타늄질화막(TiN)을 형성한 다음 알루미늄(65)이나 텅스텐으로 콘택홀을 매몰하면서 금속 배선을 형성한다.(도 9)After the TiSix is formed as described above, a CVD-titanium nitride film (TiN) is formed, and then a metal wiring is formed while burying the contact hole with aluminum (65) or tungsten (Figure 9).
본 발명의 경우에는 TiSix가 티타늄(Ti) 표면에 장벽으로 형성되어 있기 때문에 TiCl4, WF6를 사용하여 장벽메탈을 형성할 시에 염소(Cl)나 불소(F)에 의해 티타늄(Ti)이 손상(attack) 받지 않는다. 또한, 본 발명에서는 티타늄(Ti)이 실리콘과 반응하여 실리콘과 오믹 메탈인 TiSix가 형성되기 때문에 콘택저항 측면에서도 장점이 있다.In the case of the present invention, titanium (Ti) is formed by chlorine (Cl) or fluorine (F) when forming a barrier metal by using TiCl 4 or WF 6 because TiSix is formed as a barrier on the surface of titanium It is not attacked. In addition, since titanium (Ti) reacts with silicon to form silicon and TiSix which is an ohmic metal, the present invention is advantageous in terms of contact resistance.
상기에서 티타늄(Ti)에 실리콘을 형성하면서 TiSix를 형성하는 방법에는 다음과 같은 방법이 있다.A method of forming TiSix while forming silicon on titanium (Ti) is as follows.
SiH4를 실리콘과 수소(H2)로 분해하기 위해 열 적으로 티타늄(Ti) 표면에 SiH4가스를 플러싱(flushing) 처리를 하면 실리콘이 증착되고 티타늄(Ti)과 반응하면서 티타늄(Ti)과 반응하면서 티타늄(Ti) 표면에 TiSix가 형성되게 할 수 있다. 마찬가지로 SiH4를 실리콘과 수소로 분해하기 위해 플라즈마 에너지를 이용하여 티타늄(Ti) 표면에 TiSix가 형성되게 할 수 있다. 이외에도 SiH4를 실리콘과 수소로 분해하기 위해 포토나 레이저 에너지를 이용할 수 있다. 또한 SiH4가스 이외에도 실리콘이 포함된 화합물, 예를 들자면 SiH2Cl2, SiH6등을 이용할 수도 있다. 또한 상기와 같이 TiSix 형성후 퍼니스 어닐링(furnace annealing), 급속 열처리(RTP)와 같은 후속 열처리를 더 가하면 미반응한 실리콘 티타늄(Ti)과 반응되어 하면서 TiSix 화합물 형성 두께를 증가시킬 수도 있으며 동시에 안정한 상(phase)을 가하는 TiSix가 형성 가능하다.When flushing SiH 4 gas to the surface of titanium (Ti) to decompose SiH 4 into silicon and hydrogen (H 2), silicon is deposited and reacts with titanium (Ti) while reacting with titanium (Ti) And TiSix can be formed on the surface of titanium (Ti). Similarly, TiSix can be formed on the surface of titanium (Ti) using plasma energy to decompose SiH 4 into silicon and hydrogen. In addition, photo or laser energy can be used to decompose SiH 4 into silicon and hydrogen. In addition to SiH 4 gas, compounds containing silicon, such as SiH 2 Cl 2 and SiH 6 , may also be used. Further, after forming TiSix as described above, further heat treatment such as furnace annealing and rapid thermal annealing (RTP) may be performed to increase the thickness of the TiSix compound while reacting with unreacted silicon titanium (Ti) TiSix can be formed to add a phase.
본 발명이 가진 실시예에 한정되지 않으며, 많은 변형이 본 발명의 기술적 사상내에서 당분야에서 통상의 지식을 가진 자에 의하여 가능함은 명백하다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit and scope of the invention.
따라서, 본 발명에 의하면 실리콘 화합물 가스 처리를 함으로써 단차 도포성이 좋은 CVD 방법으로 장벽 메탈을 증착할 경우 저항 증가를 방지할 수 있을 뿐만 아니라 티타늄(Ti)이 실리콘과 반응하여 실리콘과 오믹 메탈인 TiSix가 형성되기 때문에 콘택 저항 측면에서도 장점이 있다.Therefore, according to the present invention, when a barrier metal is deposited by a CVD method with good step coverage by performing a silicon compound gas treatment, it is possible to prevent an increase in resistance, and titanium (Ti) reacts with silicon, The contact resistance is advantageous.
Claims (7)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960031180A KR980011915A (en) | 1996-07-29 | 1996-07-29 | Method of forming metal wiring |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960031180A KR980011915A (en) | 1996-07-29 | 1996-07-29 | Method of forming metal wiring |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR980011915A true KR980011915A (en) | 1998-04-30 |
Family
ID=66249687
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960031180A Withdrawn KR980011915A (en) | 1996-07-29 | 1996-07-29 | Method of forming metal wiring |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR980011915A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030042908A (en) * | 2001-11-26 | 2003-06-02 | 삼성전자주식회사 | Method for fabricating contact plug having ohmic contact layer |
| KR20030057660A (en) * | 2001-12-29 | 2003-07-07 | 주식회사 하이닉스반도체 | Method for fabricating semiconductor device |
| KR100477834B1 (en) * | 1997-12-27 | 2005-07-04 | 주식회사 하이닉스반도체 | Titanium Silicide Film Formation Method |
| KR100526452B1 (en) * | 1997-12-29 | 2007-11-09 | 주식회사 하이닉스반도체 | Method for forming contact electrode of semiconductor device |
-
1996
- 1996-07-29 KR KR1019960031180A patent/KR980011915A/en not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100477834B1 (en) * | 1997-12-27 | 2005-07-04 | 주식회사 하이닉스반도체 | Titanium Silicide Film Formation Method |
| KR100526452B1 (en) * | 1997-12-29 | 2007-11-09 | 주식회사 하이닉스반도체 | Method for forming contact electrode of semiconductor device |
| KR20030042908A (en) * | 2001-11-26 | 2003-06-02 | 삼성전자주식회사 | Method for fabricating contact plug having ohmic contact layer |
| KR20030057660A (en) * | 2001-12-29 | 2003-07-07 | 주식회사 하이닉스반도체 | Method for fabricating semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6830820B2 (en) | Chemical vapor deposition of titanium | |
| US6372643B1 (en) | Method for forming a selective contact and local interconnect in situ and semiconductor devices carrying the same | |
| US20060237821A1 (en) | Interconnects including members integral with bit lines, as well as metal nitride and metal silicide, and methods for fabricating interconnects and semiconductor device structures including the interconnects | |
| US20020192396A1 (en) | Method of titanium/titanium nitride integration | |
| US7402512B2 (en) | High aspect ratio contact structure with reduced silicon consumption | |
| US6888252B2 (en) | Method of forming a conductive contact | |
| US5972790A (en) | Method for forming salicides | |
| KR20020072875A (en) | Method for forming metal wiring layer | |
| KR100564605B1 (en) | Metal wiring formation method of semiconductor device | |
| KR100290467B1 (en) | Method of forming a metal barrier film in a semiconductor device | |
| US6143362A (en) | Chemical vapor deposition of titanium | |
| KR980011915A (en) | Method of forming metal wiring | |
| KR100480582B1 (en) | Fabricating method of barrier film of semiconductor device and fabricating method of metal wiring using the same | |
| US20030034533A1 (en) | Silicide stop layer in a damascene semiconductor structure | |
| KR0174878B1 (en) | Diffusion Barrier Layer Formation Method | |
| US7858518B2 (en) | Method for forming a selective contact and local interconnect in situ | |
| KR19980060526A (en) | Metal wiring formation method of semiconductor device | |
| KR100451493B1 (en) | Metal wiring formation method of semiconductor device | |
| KR19990006062A (en) | Bit line of semiconductor device and manufacturing method thereof | |
| KR100457409B1 (en) | Method for forming metal interconnection of semiconductor device to stably form barrier layer of metal interconnection by simple process and stabilize contact resistance | |
| KR0167610B1 (en) | Titanium tungsten film forming method | |
| KR100268791B1 (en) | Metal wiring formation method of semiconductor device | |
| US20080070405A1 (en) | Methods of forming metal wiring layers for semiconductor devices | |
| KR20000043053A (en) | Metalization of semiconductor device | |
| KR20020002740A (en) | Method of forming a bit line in a semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 19960729 |
|
| PG1501 | Laying open of application | ||
| PC1203 | Withdrawal of no request for examination | ||
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |