KR980011908A

KR980011908A - Method for forming gate electrode of polycide structure

Info

Publication number: KR980011908A
Application number: KR1019960031083A
Authority: KR
Inventors: 신철호
Original assignee: 김광호; 삼성전자 주식회사
Priority date: 1996-07-29
Filing date: 1996-07-29
Publication date: 1998-04-30

Abstract

본 발명은 폴리사이드 구조의 게이트 전극 형성 방법에 관한 것으로, 본 발명에 따른 방법에서는 게이트 절연막이 형성된 반도체 기판상에 전도성을 갖는 폴리실리콘층을 형성하는 단계와, 상기 폴리실리콘층상에 TiSix막을 형성하는 단계와, 상기 TiSix막상에 Ti막을 형성하는 단계와, 상기 결과물을 어닐링하는 단계와, 상기 결과물상에 게이트 라인 형성을 위한 마스크 패턴을 형성하는 단계와, 상기 마스크 패턴을 에칭 마스크로하여 상기 TiSix 막 및 폴리실리콘 층을 차례로 건식 에칭하여 게이트 전극 패턴을 형성하는 단계를 포함한다. 본 발명 에 의하면, 폴리사이드 구조를 가지는 게이트 전극을 형성할때 TiSix막 내에 Si 군집 영역 으로 인해 홀이 형성되는 것을 방지함으로써, 신뢰성 있는 반도체 장치를 제조할 수 있다.The present invention relates to a method of forming a gate electrode of a polycide structure, wherein a method according to the present invention includes the steps of forming a polysilicon layer having conductivity on a semiconductor substrate having a gate insulating film formed thereon, forming a TiSix film on the polysilicon layer Forming a TiSix film on the TiSix film; annealing the resultant; forming a mask pattern for forming a gate line on the resultant; forming a TiSix film on the TiSix film using the mask pattern as an etching mask; And the polysilicon layer are sequentially dry-etched to form a gate electrode pattern. According to the present invention, when a gate electrode having a polycide structure is formed, a hole can be prevented from being formed due to a Si clustering region in the TiSi x film, thereby making it possible to manufacture a reliable semiconductor device.

Description

Method for forming gate electrode of polycide structure

본 발명은 반도체 장치의 제조 방법에 관한 것으로, 특히 TiSix막을 포함하는 폴리사이드 구조의 게이트 전극을 형성하는 방법에 관한 것이다.The present invention relates to a method of manufacturing a semiconductor device, and more particularly, to a method of forming a gate electrode of a polycide structure including a TiSix film.

반도체 소자가 고집적화 및 고속화되어 감에 따라, 그 배선 폭이 감소하여 저항이 증가하게 된다. 따라서, 저 저항의 배선 재료가 필요하게 되었다. 이에 부응하기 위하여 최근에는 불순물이 포함된 폴리실리콘 대신에 텅스텐(W), 코발트(Co), 티타늄(Ti) 등의 고융점 금속과 실리콘의 열처리 화합물인 실리사이드(silicide)와 폴리실리콘이 적층된 폴리사이드(polycide) 구조가 게이트 배선으로 널리 사용되고 있다.As semiconductor devices become more highly integrated and faster, the wiring width decreases and the resistance increases. Therefore, a low-resistance wiring material is required. In order to cope with this problem, it has recently been proposed to use poly-silicon having a high melting point metal such as tungsten (W), cobalt (Co), titanium (Ti) and the like, silicide as a heat- A polycide structure is widely used as a gate wiring.

이러한 폴리사이드 재료의 경우 WSix/폴리실리콘 구조의 경우는 에칭하는 데 커다란 문제점은 없으나, WSix/폴리실리콘의 경우에는 많은 문제점을 갖고 있다. 특히 1기가(Giga) DRAM에서 게이트를 구성하는 TiSix막의 경우에는 Ti/Si의 비에 따라서 TiSix막 내에 Si 군집 영역이 형성된다. 이와 같은 Si 군집 영역은 TiSix막 위에 마스크층 패턴을 형성하기 위한 에칭 공정중에 TiSix막의 표면이 노출되면서 에천트로 사용되는 불소계 화학물질에 의해 Si 군집 영역이 에칭되는 결과로서 TiSix막 내에 홀(hole)을 형성하게 된다.In the case of such a polycide material, the WSix / polysilicon structure does not have a large problem in etching, but has many problems in case of WSix / polysilicon. In particular, in the case of a TiSix film constituting a gate in a 1 Giga DRAM, a Si clustering region is formed in the TiSix film in accordance with the ratio of Ti / Si. As a result of the etching of the surface of the TiSix film during the etching process for forming the mask layer pattern on the TiSix film, the Si clustering region is etched by the fluorochemical used as the etchant, thereby forming a hole in the TiSix film Respectively.

도 1은 폴리사이드 구조를 갖는 게이트 형성시에 TiSix막에서의 Si 군집 현상으로 인해 TiSix막 내에 홀이 형성된 것을 보여주는 SEM 사진이다.BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a SEM photograph showing a hole formed in a TiSix film due to Si clustering in a TiSix film at the time of forming a gate having a polycide structure. FIG.

도 1을 참조하여 구체적으로 설명하면, TiSix막(2) 위에 SiN 마스크 패턴(6)이 형성된 상태에서, 표면이 노출된 TiSix막(2) 상에 복수개의 홀(4)이 형성되어 있다.1, a plurality of holes 4 are formed on a TiSi x film 2 whose surface is exposed in a state in which an SiN mask pattern 6 is formed on a TiSi x film 2.

상기와 같이 TiSix막상에 홀이 형성되면, 후속 공정으로서 마스크 패턴을 이용하여 TiSix막과 폴리실리콘을 차례로 에칭할 때 건식 에칭의 마진을 좁게 만들고, 특히 게이트 절연막에서 그 하부의 실리콘 기판 내로의 피팅(pitting) 현상을 야기한다.When a hole is formed on the TiSi x film as described above, a dry etching margin is narrowed when the TiSi x film and the polysilicon are sequentially etched using a mask pattern as a subsequent process, and in particular, pitting phenomenon.

따라서, 본 발명의 목적은 폴리사이드 구조를 가지는 게이트 전극을 형성할 때 TiSix막 내에 형성된 Si 군집 영역으로 인해 TiSix막 내에 홀이 형성되는 것을 방지할 수 있는 게이트 전극 형성 방법을 제공하는 것이다.Accordingly, it is an object of the present invention to provide a method of forming a gate electrode capable of preventing formation of holes in a TiSi x film due to a Si clustering region formed in a TiSi x film when a gate electrode having a polycide structure is formed.

제1도는 폴리사이드 구조를 갖는 게이트 형성시에 TiSix막에서의 Si 군집 현상으로 인해 TiSix막 내에 홀이 형성된 것을 보여 주는 SEM 사진이다.FIG. 1 is a SEM photograph showing holes formed in a TiSix film due to Si clustering in a TiSix film at the time of forming a gate having a polycide structure.

제2도 내지 제8도는 본 발명의 바람직한 실시예에 따른 게이트 전극 형성 방법을 설명하기 위하여 공정 순서에 따라 순차적으로 도시한 단면도이다.FIGS. 2 to 8 are sectional views sequentially illustrating the gate electrode forming method according to a preferred embodiment of the present invention.

상기 목적을 달성하기 위하여 본 발명은, 게이트 절연막이 형성된 반도체 시판상에 전도성을 갖는 폴리실리콘층을 형성하는 단계와, 상기 폴리실리콘층상에 TiSix막을 형성하는 단계와, 상기 TiSix막상에 Ti막을 형성하는 단계와, 상기 결과물을 어닐링하는 단계와, 상기 결과물상에 게이트 라인 형성을 위한 마스크 패턴을 형성하는 단계와, 상기 마스크 패턴을 에칭 마스크로 하여 상기 TiSix막 및 폴리실리콘층을 차례로 건식 에칭하여 게이트 전극 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 게이트 전극 형성 방법을 제공한다.According to an aspect of the present invention, there is provided a method of manufacturing a semiconductor device, comprising: forming a polysilicon layer having conductivity on a semiconductor substrate having a gate insulating film formed thereon; forming a TiSix film on the polysilicon layer; Forming a mask pattern for forming a gate line on the resultant, and dry etching the TiSi x film and the polysilicon layer in sequence using the mask pattern as an etching mask, And forming a pattern on the gate insulating film.

바람직하게는, 상기 Ti막은 100Å 이하로 형성하고, 상기 마스크 패턴은 실리콘 산화막 또는 실리콘 질화막으로 형성한다.Preferably, the Ti film is formed to a thickness of 100 angstroms or less, and the mask pattern is formed of a silicon oxide film or a silicon nitride film.

본 발명에 의하면, 폴리사이드 구조를 가지는 게이트 전극을 형성할 때 TiSix막 내에 Si 군집 영역으로 인해 홀이 형성되는 것을 방지함으로써, 신뢰성 있는 반도체 장치를 제조할 수 있다.According to the present invention, when a gate electrode having a polycide structure is formed, a hole can be prevented from being formed due to a Si clustering region in the TiSi x film, thereby making it possible to manufacture a reliable semiconductor device.

다음에, 본 발명의 바람직한 실시예에 대하여 첨부 도면을 참조하여 상세히 설명한다.Next, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2 내지 도 8은 본 발명의 바람직한 실시예에 따른 게이트 전극 형성 방법을 설명하기 위하여 공정 순서에 따라 순차적으로 도시한 단면도이다.FIGS. 2 to 8 are cross-sectional views sequentially illustrating a method of forming a gate electrode according to a preferred embodiment of the present invention.

먼저 도 1을 참조하면, 반도체 기판(10) 상에 게이트 절연막(12)을 증착한 후, 전도성을 갖는 폴리실리콘층(14)을 증착한다.Referring first to FIG. 1, a gate insulating layer 12 is deposited on a semiconductor substrate 10, and then a polysilicon layer 14 having conductivity is deposited.

도 3을 참조하면 상기 폴리실리콘층(14)상에 TiN막(16)을 얇게 적층한다. 상기 TiN막(16) 형성 공정은 생략 가능하다.Referring to FIG. 3, a thin TiN film 16 is deposited on the polysilicon layer 14. The step of forming the TiN film 16 may be omitted.

도 4를 참조하면, 상기 TiN막(16) 사에 TiSix막(18)을 적층한다. 이 때, 상기 TiSix막(18) 내에는 Ti/Si의 비에 의해 Si 군집 영역(20)이 형성된다.Referring to FIG. 4, a TiSi x film 18 is deposited on the TiN film 16. At this time, the Si cluster region 20 is formed in the TiSi x film 18 by the ratio of Ti / Si.

도 5를 참조하면, 상기 TiSix막(18) 내에 형성된 Si 군집 영역(20)을 제거하기 위한 공정으로서, 상기 TiSix막(18) 상에 Ti막(22)을 얇게, 바람직하게는 100Å 이하의 두께로 형성한다. 그 후, 상기 Ti막(22)의 Ti가 상기 Si 군집 영역(20)을 형성하는 Si와 반응할 수 있도록 하기 위하여, 상기 결과물에 대하여 어닐링 공정을 실시한다.5, a step of removing the Si cluster region 20 formed in the TiSi x film 18 is performed so that the Ti film 22 is thinly formed on the TiSi x film 18, . Thereafter, an annealing process is performed on the resultant material so that the Ti of the Ti film 22 can react with Si forming the Si cluster region 20.

도 6을 참조하면, 상기 어닐링 공정을 행한 결과, 상기 Si 군집 영역(20)을 형성하는 Ti막(22)을 구성하는 Ti와의 반응에 의해 Si로 존재하지 않고, TiSix를 형성하게 됨으로써 상기 TiSix막(18) 내에는 Si 군집 영역(20)이 제거되고, 상기 Ti막(22)도 상기 Si 군집 영역(20)의 Si와 함께 TiSix막(18)과 결합되어 제거된다.Referring to FIG. 6, as a result of the annealing process, TiSix is formed not by Si but by reaction with Ti constituting the Ti film 22 forming the Si cluster region 20, The Si clustering region 20 is removed and the Ti film 22 is also combined with the Si of the Si clustering region 20 to be combined with the TiSix film 18 to be removed.

상기와 같은 결과물상에 게이트 전극 형성을 위한 에칭 마스크를 형성하기 위하여 마스크층(24)을 형성한다. 상기 마스크층(24)은 실리콘 산화막 또는 실리콘 질화막으로 형성할 수 있다.A mask layer 24 is formed on the resultant to form an etching mask for forming a gate electrode. The mask layer 24 may be formed of a silicon oxide film or a silicon nitride film.

도 7을 참조하면, 게이트 라인 형성을 위하여 사진 식각 공정을 이용하여 상기 마스크층(24)을 선택적으로 제거하여 마스크 패턴(24A)을 형성한다.Referring to FIG. 7, a mask pattern 24 is selectively removed by using a photolithography process to form a gate line, thereby forming a mask pattern 24A.

도 8을 참조하면, 상기 마스크 패턴(24A)을 에칭 마스크로 하고 소정의 에칭 가스를 사용하여 상기 TiSix막(18), TiN막(16) 및 폴리실리콘층(14)을 차례로 건식 에칭하여, TiSix막 패턴(18A) 및 폴리실리콘층 패턴(14A)으로 이루어지는 게이트 전극 패턴을 형성한다.8, using the mask pattern 24A as an etching mask, the TiSiN film 18, the TiN film 16 and the polysilicon layer 14 are dry-etched sequentially by using a predetermined etching gas to form TiSix A gate electrode pattern composed of the film pattern 18A and the polysilicon layer pattern 14A is formed.

상기한 바와 같이, 본 발명의 실시예에 따라 TiSix막을 포함하는 폴리사이드 구조를 가지는 게이트 전극을 형성하는 경우에는 TiSix막 내에 Si 군집 영역으로 인해 홀이 형성되는 것을 방지함으로써, 신뢰성 있는 반도체 장치를 제조할 수 있다.As described above, in the case of forming the gate electrode having the polycide structure including the TiSix film according to the embodiment of the present invention, it is possible to prevent the formation of holes due to the Si clustering region in the TiSix film, can do.

이상, 본 발명을 구체적인 실시예를 들어 상세하게 설명하였으나 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형이 가능하다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, but many variations and modifications can be made by those skilled in the art .

Claims

Forming a polysilicon layer having conductivity on a semiconductor substrate having a gate insulating film formed thereon, forming a TiSix film on the polysilicon layer, forming a Ti film on the TiSix film, annealing the resultant, Forming a gate pattern on the resultant structure, and dry-etching the TiSix layer and the polysilicon layer in sequence using the mask pattern as an etching mask to form a gate electrode pattern To form a gate electrode.

The method according to claim 1, wherein the Ti film is formed to a thickness of 100 Å or less.

The method according to claim 1, wherein the mask pattern is formed of a silicon oxide film or a silicon nitride film.

※ Note: It is disclosed by the contents of the first application.