[go: up one dir, main page]

KR970705241A - 가변 블럭 길이 데이타 엔코딩(Encoding Data with Variable Block Lengths) - Google Patents

가변 블럭 길이 데이타 엔코딩(Encoding Data with Variable Block Lengths) Download PDF

Info

Publication number
KR970705241A
KR970705241A KR1019970700084A KR19970700084A KR970705241A KR 970705241 A KR970705241 A KR 970705241A KR 1019970700084 A KR1019970700084 A KR 1019970700084A KR 19970700084 A KR19970700084 A KR 19970700084A KR 970705241 A KR970705241 A KR 970705241A
Authority
KR
South Korea
Prior art keywords
bit
symbol
bits
cell
code
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
KR1019970700084A
Other languages
English (en)
Inventor
리-지 웽
존 드루
마이클 레이
Original Assignee
데이비드 비. 해리슨
퀀텀 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 데이비드 비. 해리슨, 퀀텀 코포레이션 filed Critical 데이비드 비. 해리슨
Publication of KR970705241A publication Critical patent/KR970705241A/ko
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/46—Conversion to or from run-length codes, i.e. by representing the number of consecutive digits, or groups of digits, of the same kind by a code word and a digit indicative of that kind
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M5/00—Conversion of the form of the representation of individual digits
    • H03M5/02—Conversion to or from representation by pulses
    • H03M5/04—Conversion to or from representation by pulses the pulses having two levels
    • H03M5/14—Code representation, e.g. transition, for a given bit cell depending on the information in one or more adjacent bit cells, e.g. delay modulation code, double density code
    • H03M5/145—Conversion to or from block codes or representations thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T9/00—Image coding
    • G06T9/005—Statistical coding, e.g. Huffman, run length coding
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
    • G11B20/1426—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/31—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining coding for error detection or correction and efficient use of the spectrum

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Signal Processing (AREA)
  • Probability & Statistics with Applications (AREA)
  • Multimedia (AREA)
  • General Physics & Mathematics (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Error Detection And Correction (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

엔코딩 시스템은 수정된 8/9레이트 변조 코드를 이용해서 이 코드에 따라 종래의 방식으로 8-비트 데이타 심볼을 9-비트 셀로 엔코딩하고, (i) 상기 심볼의 8 비트를 수정된 코드에 따라서 9-비트 셀로 엔코딩하고, (ⅱ)9-비트셀을 나머지, 즉, 엔코딩되지 않은 ECC심볼의 비트 내로 삽입해서 9-비트 ECC 심볼을 10-비트 셀로 엔코딩한다. 이 시스템은 수정된 코드에 따라서 종래의 방식으로 9-비트 셀을 디코딩해서 8-비트 데이타 심볼을 재생하며, 또한 (i)관련된 10-비트 셀로부터 엔코딩 동안에 삽입된 비트를 제거하고, (ⅱ)나머지 9비트를 디코딩해서 상기 심볼의 8비트를 재생하고, (ⅲ) 초기에 제거된 비트를 8 비트 내로 삽입시킴으로써 9-비트 ECC 심볼을 재생한다. 예시적인 실시에에서, ECC 심볼의 최하위 8비트는 수정된 8/9레이트 코드를 이용해서 엔코딩된다. 상기 코드에 의해 생산된 9비트는 근본적으로 10-비트 셀의 제1 C 비트 및 마지막 10-C 비트로서 이용된다. ECC심볼의 최상위 비트는 C+1st비트내에 포함되어 있다. 9-비트 셀에 대한 8비트의 맵핑은 C+1st비트의 포함이 셀내에서 또는 셀들의 결합인 변조 코드 워드내에서 코드의 실행 길이 제한을 침범하지 않도록 이루어진다. 이 시스템은 유사하게 수정된 n/m레이트 코드를 이용해서 n-비트 및 (n+i)-비트 심볼을 엔코딩하여 m-비트 셀 및 (m+i)-비트 셀을 각각 생산한다(여기서 m+i-＜m임).

Description

가변 블럭 길이 데이타 엔코딩(Encoding Data with Variable Block Lengths)
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따라 구성된 시스템의 기능 블록도.

Claims (17)

  1. 연속적인 0's의 실행 길이 (run length)를 z로 제한하고 연속적인 1's의 실행길이를 r로 제한하는 수정된 n/m레이트 실행 길이 제한 변조 코드(modified n/m rate run length limited modulation code)를 이용하여 b-비트 심볼과 e-비트 심볼을 엔코딩하는 엔코딩 시스템에 있어서, A. n-비트 셀(cell)을 형성하기 위해 b-비트 심볼 또는 e-비트 심볼의 b비트를 엔코딩하기 위한 변조 코드 엔코더 (modulation code encoder)와, B. e-비트 심볼에 관련된 n-비트 셀로부터 변조 코드의 실행 길이 제한을 만족하는 (m+i)-비트 셀을 생산하고 상기 엔코더가 엔코딩하지 않은 관련된 e-비트 심볼의 i=e-b 비트를 n-비트 셀 내에 삽입하는 셀 조작기(cell manipulator)와, C. b-비트 심볼에 관련된 n-비트 셀들과 e-비트 심볼에 관련된 (m+i)-비트 셀들을 연결함으로써 변조 코드 워드를 생산하는 수단을 포함하는 엔코딩 시스템.
  2. 제1항에 있어서, 상기 변조 코드 엔코더는 삽입된i비트에 인접한 비트들이 0에 대한 z-i및 1에 대한 r-i의 엄격한 실행 길이 제한에 부합되는 셀들을 생산하는 엔코딩 시스템.
  3. 제1항에 있어서, 상기 엔코더는 b-비트 어드레스에 응답해서 n-비트 셀을 생산하는 조사 테이블(look-up table)을 사용하는 b-비트 심볼과 e-비트 심볼을 엔코딩하고 b-비트 심볼과 e-비트 심볼의 b-비트를 어드레스로서 사용하는 엔코딩 시스템.
  4. 제1항에 있어서, 상기 엔코더는 조합 논리를 사용하여 b-비트 심볼과 e-비트 심볼의 b 비트를 엔코딩하는 엔코딩 시스템.
  5. 제1항에 있어서, 상기 엔코더는 관련된 n-비트 셀을 생산하기 위하여 e-비트 심볼의 최하위 b 비트를 엔코딩하는 엔코딩 시스템.
  6. 제4항에 있어서, 상기 셀 조작기는 e-비트 심볼의 최상위 i비트를 e-비트 심볼에 관련된 n-비트 셀 내로 삽입하는 엔코딩 시스템.
  7. 제6항에 있어서, 상기 셀 조작기는 n-비트 셀을 두 섹션으로 분리하고 두 섹션 사이에 e-비트 심볼의 i비트를 삽입해서 m-비트 셀을 형성하는 엔코딩 시스템.
  8. 제1항에 있어서, 디코딩 서브-시스템을 더 포함하며, 상기 디코딩 서브-시스템은 A. b-비트 심볼을 재생하기 위해 n-비트 셀을 디코딩하고, 관련된 e-비트 심볼의 b비트들을 재생하기 위해 m-비트 셀의 n비트들을 디코딩하기 위한 변조 디코더와, B. m-비트 셀에 관련된 b비트들로부터 e-비트 에러 보정 코드 심볼을 생산하고 b비트들내로 상기 디코더가 디코딩하지 않은 i 비트들을 삽입하는 심볼 조작기와, C, 상기 디코더에 의해 생산된 b-비트 심볼 셀들과 상기 심볼 조작기에 의해 생산된 e-비트 심볼들을 연결함으로써 코드 워드를 생산하기 위한 수단을 포함하는 엔코딩 시스템.
  9. 제8항에 있어서, A. 상기 엔코더는 e-비트 심볼의 최하위 b비트들을 엔코딩하여 관련된 n-비트 셀을 생산하고, B. 상기 셀 조작기는 e-비트 심볼에 관련된 n-비트 셀 내로 e-비트 심볼의 최상위 i비트들을 삽입하며, C. 상기 디코더는 관련된 m-비트 셀의 m비트들을 디코딩 하고 i 비트들은 디코딩하지 않으며, D, 상기 심볼 조작기는 e-비트 심볼 내에 최상위 비트로서 상기 디코더가 디코딩하지 않은 i 비트들을 포함하는 엔코딩 시스템.
  10. 변조 코드 워드를 형성하기 위해서 연속적인0's의 실행 길이를 4로 제한하고 연속적인 1's의 실행 길이를 5로 제한하는 수정된 8/9 레이트 실행 길이 제한 변조 코드를 사용하여 8-비트 데이타 심볼과 9-비트 에러 보정 코드 심볼을 엔코딩하기 위한 엔코딩 시스템에 있어서, A. 9-비트 셀을 형성하기 위해서 8-비트 데이타 심볼 또는 9-비트 에러 보정 코드 심볼의 8비트를 엔코딩하기 위한 변조 코드 엔코더와, B. 상기 엔코더가 엔코딩하지 않은 변조 보정 코드 심볼의 실행 길이 제한을 만족하는 10-비트 셀을 에러 보정 코드 심볼에 관련된 9-비트 셀로부터 생산하기 위한 셀 조작기와, C. 데이타 심볼에 관련된 9-비트 셀과 에러 보정 심볼에 관련된 10-비트 셀을 연결시켜 변조 코드 워드를 생산하기 위한 수단을 포함하는 엔코딩 시스템.
  11. 제10항에 있어서, 상기 변조 코드 엔코더는 삽입된 비트에 인접해 있는 비트들이 3개의 연속적인 0과 4개의 연속적인 1의 엄격한 실행 길이 제한에 부합되고 있는 9-비트 셀을 생산하는 엔코딩 시스템.
  12. 제10항에 있어서, 상기 엔코더는 8-비트 어드레스에 응답해서 9-비트 셀을 생산하는 조사 테이블을 사용하여 데이타 심볼과 에러 보정 코드 심볼을 엔코딩하며 8-비트 데이타 심볼과 9-비트 에러 보정 코드 심볼의 8비트를 어드레스로서 사용하는 엔코딩 시스템.
  13. 제10항에 있어서, 상기 엔코더는 조합 논리를 사용하여 8-비트 데이타 심볼과 에러 보정 코드 심볼의 8비트를 엔코딩하는 엔코딩 시스템.
  14. 제10항에 있어서, 상기 엔코더는 에러 보정 코드 심볼의 최하위 8비트를 엔코딩하여 관련된 9-비트 셀을 생산하는 엔코딩 시스템.
  15. 제14항에 있어서, 상기 셀 조작기는 에러 보정 코드 심볼에 관련된 9-비트 셀 내로 에러 보정 코드 심볼의 최상위 비트를 삽입하는 엔코딩 시스템.
  16. 제15항에 있어서, 상기 셀 조작기는 9-비트 셀을 두 섹션으로 분리하고 두 섹션 사이에 에러 보정 코드 심볼의 비트를 삽입시켜 10-비트 셀을 형성하는 엔코딩 시스템.
  17. 제10항에 있어서, 디코딩 서브- 시스템을 더 포함하여, 상기디코딩 서브-시스템은 A. 8-비트 데이타 심볼을 재생하기 위해 9-비트 셀을 디코딩하고 관련된 에러 보정 코드 심볼의 8비트를 재생하기 위해 10-비트 셀의 9비트를 디코딩하기 위한 변조 디코더와, B. 에러 보정 코드 심볼에 관련된 8비트로부터 9-비트 에러 보정 코드 심볼을 생산하여 상기 디코더가 디코딩하지 않은 비트를 8비트내로 삽입하기 위한 심볼 조작가와, C. 상기 디코더에 의해 생산된 8-비트 데이타 심볼 셀과 상기 심볼 조작기에 의해 생산된 9-비트 에러 보정 코드 심볼을 연결함으로써 에러-보정 코드 워드를 생산하기 위한 수단을 포함하는 엔코딩 시스템.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019970700084A 1995-05-08 1996-05-06 가변 블럭 길이 데이타 엔코딩(Encoding Data with Variable Block Lengths) Withdrawn KR970705241A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/436,980 US5574448A (en) 1995-05-08 1995-05-08 Method and apparatus for encoding data with variable block lengths
US08/436,980 1995-05-08
PCT/US1996/006378 WO1996036130A1 (en) 1995-05-08 1996-05-06 Encoding data with variable block lengths

Publications (1)

Publication Number Publication Date
KR970705241A true KR970705241A (ko) 1997-09-06

Family

ID=23734584

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970700084A Withdrawn KR970705241A (ko) 1995-05-08 1996-05-06 가변 블럭 길이 데이타 엔코딩(Encoding Data with Variable Block Lengths)

Country Status (6)

Country Link
US (1) US5574448A (ko)
EP (1) EP0770284B1 (ko)
JP (1) JPH10503355A (ko)
KR (1) KR970705241A (ko)
DE (1) DE69613792T2 (ko)
WO (1) WO1996036130A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9727398D0 (en) * 1997-12-29 1998-02-25 Sgs Thomson Microelectronics Run-length encoding
JP4009798B2 (ja) * 1998-08-24 2007-11-21 ソニー株式会社 復調装置および方法
JP2000349843A (ja) * 1999-06-01 2000-12-15 Nec Corp 変復調装置及びその変復調方法
US6505320B1 (en) 2000-03-09 2003-01-07 Cirrus Logic, Incorporated Multiple-rate channel ENDEC in a commuted read/write channel for disk storage systems
US7003046B2 (en) * 2000-12-28 2006-02-21 Victor Company Of Japan, Ltd. Modulation system
EP1977522A2 (en) 2006-01-12 2008-10-08 Nxp B.V. Coding scheme for serial data communications
US8281207B2 (en) * 2006-11-17 2012-10-02 Alaxala Networks Corporation Data transmission equipment and generating method for transmission code
WO2009038311A2 (en) * 2007-09-17 2009-03-26 Lg Electronics Inc. Data modulation method, modulator, recording method, and recording apparatus

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3583819D1 (de) * 1984-05-21 1991-09-26 Matsushita Electric Ind Co Ltd Verfahren und vorrichtung zur erzeugung eines lauflaengenbegrenzten kodes.
JPH0329517A (ja) * 1989-06-27 1991-02-07 Matsushita Electric Ind Co Ltd 記録装置と再生装置
JP3355666B2 (ja) * 1992-10-22 2002-12-09 ソニー株式会社 変調回路

Also Published As

Publication number Publication date
EP0770284B1 (en) 2001-07-11
JPH10503355A (ja) 1998-03-24
EP0770284A1 (en) 1997-05-02
DE69613792D1 (de) 2001-08-16
EP0770284A4 (en) 1997-09-17
DE69613792T2 (de) 2001-10-31
WO1996036130A1 (en) 1996-11-14
US5574448A (en) 1996-11-12

Similar Documents

Publication Publication Date Title
AU718089B2 (en) Signal modulating method, signal modulating apparatus, signal demodulating method and signal demodulating apparatus
FI121357B (fi) Menetelmä informaatiosanojen konvertoimiseksi ja tallennusvälineen tuottamiseksi, laite laiteinformaation tallentamiseksi, signaali, tallennusväline ja dekoodauslaite
ATE270795T1 (de) Turbo produktkode decodierer
HUP0003579A2 (hu) Moduláló/demoduláló berendezés és eljárás egymást követő minimum futáshossz korlátozásával
TW372376B (en) An improved system for coding signals
KR960032906A (ko) 계수화된 기호를 발생하는 인코더
US6639525B2 (en) Method of converting a stream of databits of a binary information signal into a stream of databits of a constrained binary channel signal, device for encoding, signal comprising a stream of databits of a constrained binary channel signal, record carrier, and device for decoding
JP2000332613A (ja) 変調装置、復調装置
TW324099B (en) A data encoding method and a data decoding method
JPH09223969A (ja) 連続した入力ブロックを符号化する方法
KR970705241A (ko) 가변 블럭 길이 데이타 엔코딩(Encoding Data with Variable Block Lengths)
EP0962058A1 (en) DEVICE FOR ENCODING/DECODING n-BIT SOURCE WORDS INTO CORRESPONDING m-BIT CHANNEL WORDS, AND VICE VERSA
WO1998021829A3 (en) Modified reed solomon code selection and encoding system
US5870037A (en) Method and apparatus, demodulating method and signal demodulating apparatus
JP2000078025A (ja) 符号化されたデ―タを処理する装置
JP2002261619A5 (ko)
US20020009005A1 (en) Device for encoding a stream of databits of a binary source signal into a stream of databits of a binary channel signal, memory means, device for recording information, record carrier, device for coding and device for playing back
US5969651A (en) Signal modulating method, signal modulating apparatus, signal demodulating method and signal demodulating apparatus
KR900003868A (ko) 디지탈데이터변복조회로와 디지탈데이터변조방법
KR940010800A (ko) 가변장 복호화기
KR950016013A (ko) 에러정정코드 작성방법
JP2000307431A (ja) 変調装置及び復調装置
JP2000124808A (ja) 復調器
EP0510116A4 (en) Method and apparatus for providing maximum rate modulation or compression encoding and decoding
IL127149A (en) Digital signal modulation method and apparatus

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 19970108

Patent event code: PA01051R01D

Comment text: International Patent Application

PG1501 Laying open of application
PC1203 Withdrawal of no request for examination
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid