[go: up one dir, main page]

KR970068365A - 통신제어장치 및 그것을 사용한 통신시스템 - Google Patents

통신제어장치 및 그것을 사용한 통신시스템 Download PDF

Info

Publication number
KR970068365A
KR970068365A KR1019970007948A KR19970007948A KR970068365A KR 970068365 A KR970068365 A KR 970068365A KR 1019970007948 A KR1019970007948 A KR 1019970007948A KR 19970007948 A KR19970007948 A KR 19970007948A KR 970068365 A KR970068365 A KR 970068365A
Authority
KR
South Korea
Prior art keywords
data
bits
communication control
signal
control device
Prior art date
Application number
KR1019970007948A
Other languages
English (en)
Other versions
KR100458182B1 (ko
Inventor
요시아키 호미츠
히로시 이치게
시게오 구보키
요시아키 아지마
요시노리 아츠와타
이사오 사이토
사토코 이와마
다카마사 후지나가
Original Assignee
가나이 츠토무
히다치세사쿠쇼 주식회사
사카이 아키라
히다치엔지니어링 주식회사
이케다 야스히코
히다치하라마치 덴시고교 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가나이 츠토무, 히다치세사쿠쇼 주식회사, 사카이 아키라, 히다치엔지니어링 주식회사, 이케다 야스히코, 히다치하라마치 덴시고교 주식회사 filed Critical 가나이 츠토무
Publication of KR970068365A publication Critical patent/KR970068365A/ko
Application granted granted Critical
Publication of KR100458182B1 publication Critical patent/KR100458182B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L65/00—Network arrangements, protocols or services for supporting real-time applications in data packet communication
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multimedia (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Bus Control (AREA)
  • Computer And Data Communications (AREA)
  • Small-Scale Networks (AREA)
  • Communication Control (AREA)

Abstract

데이타통신분야에서 이용되는 통신제어장치 및 통신시스템에 관한 것으로서, 통신제어장치 본체의 버스폭보다 큰 시스템버스폭으로 소규모회로에 의해 용이하게 대응할 수있도록 하기 위해, 외부데이타버스를 거쳐서 CPU나 메모리와 같은 외부장치 사이에서 여러개의 데이타를 DMA전송하고, DMA전송은 통신제어 장치내의 DMA컨트롤러에 의해 제어되고, 또 DMA컨트롤러는 여러개의 데이타가 연속된 데이타인 것을 나타내는 신호를 발생하는 구성으로 하였다.
이러한 구성에 의해 임의의 시스템버스폭에 대응할 수 있는 자유도가 높고 또 전송효율이 높은 통신제어장치를 실현할 수 있으며, 시스템을 소형화할 수있어 코스트의 삭감을 도모할 수 있다는 효과가 얻어진다.

Description

통신제어장치 및 그것을 사용한 통신시스템
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
도1은 본 발명의 실시예를 도시한 통신제어장치의 블럭구성도.

Claims (16)

  1. 외부데이타버스를 거쳐서 외부장치와의 사이에서 여러개의 데이타를 DMA전송하는 통신제어장치로서, 상기 DMA전송을 제어함과 동시에 상기 여러개의 데이타가 연속된 데이타인 것을 나타내는 신호를 발생하는 DMA컨트롤러를 갖는 통신제어장치.
  2. 제1항에 있어서, 상기 외부데이타버스의 비트수가 상기 여러개의 데이타의 각각의 비트수 보다 큰 통신제어장치.
  3. 제1항에 있어서, 상기 외부데이타버스의 비트수가 상기 여러개의 데이타의 각각의 비트의 합인 통신제어장치.
  4. 제1항에 있어서, 상기 여러개의 데이타의 각각의 비트수가 N비트이고 또한 상기 외부데이타버스의 비트수가 2N비트인 통신제어장치.
  5. 제1항에 있어서, 상기 신호는 상기 여러개의 데이타와 동기하고 있는 통신제어장치.
  6. 제1항에 있어서, 상기 여러개의 데이타는 적어도 제1데이타와 상기 제1데이타에 연속하는 제2데이타를 포함하고, 상기 신호는 상기 제1신호와 동기하고 있는 통신제어장치.
  7. 제1항에 있어서, 상기 신호는 DMA사이클과 동기하고 있는 통신제어장치.
  8. 외부데이타버스, 상기 외부데이타버스에 접속되는 외부장치, 상기 외부데이타버스를 거쳐서 상기 외부장치와의 사이에서 여러개의 데이타를 DMA전송하는 통신제어장치로서, 상기 DMA전송을 제어함과 동시에 상기 여러개의 데이타가 연속된 데이타인 것을 나타내는 신호를 발생하는 DMA컨트롤러를 갖는 통신제어장치 및 상기 외부데이타버스와 상기 통신제어장치 사이에 접속되고, 상기 통신제어장치에서 상기 여러개의 데이타 및 상기 신호가 입력되고, 상기 신호의 입력에 따라서 상기 여러개의 데이타를 단일의 데이타로 정렬화하여 상기 외부데이타버스로 출력하는 정렬화회로를 구비하는 통신시스템.
  9. 제8항에 있어서, 상기 외부데이타버스의 비트수가 상기 여러개의 데이타의 각각의 비트수 보다 큰 통신시스템.
  10. 제8항에 있어서, 상기 외부데이타버스의 비트수가 상기 여러개의 데이타의 각각의 비트수의 합인 통신시스템.
  11. 제8항에 있어서, 상기 여러개의 데이타의 각각의 비트수가 N 비트이고 또한 상기 외부데이타버스의 비트수가 2N비트인 통신시스템.
  12. 제8항에 있어서, 상기 신호는 상기 여러개의 데이타와 동기하고 있는 통신시스템.
  13. 제8항에 있어서, 상기 여러개의 데이타는 적어도 제1데이타와 상기 제1데이타에 연속하는 제2데이타를 포함하고, 상기 신호는 상기 제1신호와 동기하고 있는 통신시스템.
  14. 제8항에 있어서, 상기 신호는 DMA사이클과 동기하고 있는 통신시스템.
  15. 제8항에 있어서, 상기 여러개의 데이타는 1DMA사이클에 있어서 적어도 1데이타와 상기 제1데이타에 연속하는 제2데이타를 포함하고, 상기 단일의 데이타는 적어도 상기 제1데이타 및 상기 제2데이타의 비트수를 합한 비트수를 갖고, 상기 신호는 상기 1DMA사이클에 있어서 상기 제1신호와 동기하고 있는 통신시스템.
  16. 제8항에 있어서, 상기 여러개의 데이타는1DMA사이클에 있어서 제1데이타와 상기 제1데이타에 연속하는 상기제2데이타를 포함하고, 상기 제1 및 제2데이타의 비트수는 모두 N비트이고, 상기 단일 데이타의 비트수는 2N비트이고, 상기 신호는 상기 1DMA사이클에 있어서 상기 제1데이타와 동기하고 있는 통신시스템.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019970007948A 1996-03-19 1997-03-10 통신제어장치및그것을사용한통신시스템 Expired - Fee Related KR100458182B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP96-062998 1996-03-19
JP6299896 1996-03-19

Publications (2)

Publication Number Publication Date
KR970068365A true KR970068365A (ko) 1997-10-13
KR100458182B1 KR100458182B1 (ko) 2005-01-25

Family

ID=13216565

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970007948A Expired - Fee Related KR100458182B1 (ko) 1996-03-19 1997-03-10 통신제어장치및그것을사용한통신시스템

Country Status (3)

Country Link
US (1) US5999999A (ko)
KR (1) KR100458182B1 (ko)
TW (1) TW315559B (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6138200A (en) * 1998-06-09 2000-10-24 International Business Machines Corporation System for allocating bus bandwidth by assigning priority for each bus duration time slot to application using bus frame and bus duration
US6256687B1 (en) * 1998-08-04 2001-07-03 Intel Corporation Managing data flow between a serial bus device and a parallel port
US6412029B1 (en) * 1999-04-29 2002-06-25 Agere Systems Guardian Corp. Method and apparatus for interfacing between a digital signal processor and a baseband circuit for wireless communication system
US6378011B1 (en) * 1999-05-28 2002-04-23 3Com Corporation Parallel to serial asynchronous hardware assisted DSP interface
JP2001247536A (ja) * 2000-03-02 2001-09-11 Daicel Chem Ind Ltd 有機硫黄酸又はその塩の製造法
US6716589B2 (en) 2000-11-20 2004-04-06 Alphabeta Ab Discordant helix stabilization for prevention of amyloid formation
US7574369B1 (en) * 2001-10-11 2009-08-11 Eanesthesia Software Llc Data recording, billing, charges, and quality assurance software for mobile devices
US7006703B2 (en) * 2002-06-28 2006-02-28 Microsoft Corporation Content recognizer via probabilistic mirror distribution
CN101625625B (zh) * 2008-07-11 2011-11-30 鸿富锦精密工业（深圳）有限公司 信号中继装置及利用该装置访问外部存储器的方法
US20100174858A1 (en) * 2009-01-05 2010-07-08 Taiwan Semiconductor Manufacturing Co., Ltd. Extra high bandwidth memory die stack
US20210214300A1 (en) 2018-05-30 2021-07-15 Basf Se Zeolite catalyzed process for the amination of alkylene oxides

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5151999A (en) * 1986-03-31 1992-09-29 Wang Laboratories, Inc. Serial communications controller for transfer of successive data frames with storage of supplemental data and word counts
US5179663A (en) * 1988-02-19 1993-01-12 Hitachi, Ltd. Data transfer controller
US5255238A (en) * 1988-09-08 1993-10-19 Hitachi, Ltd. First-in first-out semiconductor memory device
US5388227A (en) * 1990-08-14 1995-02-07 Nexgen Microsystems Transparent data bus sizing
EP0473059B1 (en) * 1990-08-22 2000-05-31 Sanyo Electric Co., Limited. Communication control system
JP2836321B2 (ja) * 1991-11-05 1998-12-14 三菱電機株式会社 データ処理装置
JPH05165761A (ja) * 1991-12-12 1993-07-02 Toshiba Corp Ｄｍａコントローラ
JPH05250305A (ja) * 1992-03-06 1993-09-28 Mitsubishi Electric Corp データ転送制御方式
US5524268A (en) * 1992-06-26 1996-06-04 Cirrus Logic, Inc. Flexible processor-driven control of SCSI buses utilizing tags appended to data bytes to determine SCSI-protocol phases
JP3608804B2 (ja) * 1993-05-14 2005-01-12 株式会社ソニー・コンピュータエンタテインメント バス制御装置
JP3480963B2 (ja) * 1993-06-08 2003-12-22 富士通株式会社 Ｄｍａ転送システム
KR960012024B1 (ko) * 1993-10-25 1996-09-11 주식회사 한국 에이치 티 씨 집진기의 시간제어장치
US5742843A (en) * 1994-07-20 1998-04-21 Fujitsu Limited Control system for access between processing elements in a parallel computer
US5588120A (en) * 1994-10-03 1996-12-24 Sanyo Electric Co., Ltd. Communication control system for transmitting, from one data processing device to another, data of different formats along with an identification of the format and its corresponding DMA controller
US5642489A (en) * 1994-12-19 1997-06-24 International Business Machines Corporation Bridge between two buses of a computer system with a direct memory access controller with accessible registers to support power management
US5613162A (en) * 1995-01-04 1997-03-18 Ast Research, Inc. Method and apparatus for performing efficient direct memory access data transfers
JP3792749B2 (ja) * 1995-06-02 2006-07-05 株式会社東芝 液晶表示装置
KR0183351B1 (ko) * 1996-12-12 1999-05-15 엘지정보통신주식회사 대용량 아이시이피이에서 직렬 통신의 송수신 제어 시스템

Also Published As

Publication number Publication date
KR100458182B1 (ko) 2005-01-25
TW315559B (en) 1997-09-11
US5999999A (en) 1999-12-07

Similar Documents

Publication Publication Date Title
KR970003207A (ko) 반도체 메모리 장치의 클럭 발생 장치
JPS6477249A (en) Hybrid type time-sharing multiple switching apparatus
KR970068365A (ko) 통신제어장치 및 그것을 사용한 통신시스템
TW359031B (en) Semiconductor, semiconductor checking method and semiconductor checking device
KR860008498A (ko) 기기내 버스이용 시스템(機器內 bus 利用 system)
KR930010820A (ko) 데이터 전송장치
KR970028966A (ko) 향상된 타이머 성능을 가진 집적 회로 입력/출력 프로세서
KR970022355A (ko) 집적 회로내의 입출력 장치
KR970016894A (ko) 데이타 전송 방식 및 데이타 전송 회로
GB1460038A (en) Digital data-processing apparatus
KR960002003A (ko) 메모리 시스템
KR910003475A (ko) 시퀀스 제어장치
NO20032984D0 (no) Kontrollanordning basert på buss-teknologi
KR960032930A (ko) 데이터 전송 회로
KR980007338A (ko) 전전자 교환기의 프로세서와 디바이스간 통신 장치
US5663913A (en) Semiconductor memory device having high speed parallel transmission line operation and a method for forming parallel transmission lines
JPH0323017B2 (ko)
JPH02152336A (ja) ディジタル多重化器
KR940023098A (ko) 메시지 패킷 전송기
KR970056031A (ko) 개인통신 시스템용 역인터리빙장치
KR940017433A (ko) 기지국 장치내의 입출력 버스를 액세스하는 라인드라이버 제어회로
KR970056151A (ko) 병렬 스크램블러/디스크램블러
KR970022683A (ko) 입-출력 인터페이싱 시스템
KR960025714A (ko) 개선된 시프트 레지스터
KR920010939A (ko) 전하전송장치의 구동회로

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19970310

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20020207

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19970310

Comment text: Patent Application

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20040924

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20041112

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20041112

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20081010