[go: up one dir, main page]

KR970068132A - 전류구동회로 - Google Patents

전류구동회로 Download PDF

Info

Publication number
KR970068132A
KR970068132A KR1019960009101A KR19960009101A KR970068132A KR 970068132 A KR970068132 A KR 970068132A KR 1019960009101 A KR1019960009101 A KR 1019960009101A KR 19960009101 A KR19960009101 A KR 19960009101A KR 970068132 A KR970068132 A KR 970068132A
Authority
KR
South Korea
Prior art keywords
cell
current
output
nmos transistor
pmos transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1019960009101A
Other languages
English (en)
Other versions
KR0157954B1 (ko
Inventor
전기
Original Assignee
문정환
엘지반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체 주식회사 filed Critical 문정환
Priority to KR1019960009101A priority Critical patent/KR0157954B1/ko
Publication of KR970068132A publication Critical patent/KR970068132A/ko
Application granted granted Critical
Publication of KR0157954B1 publication Critical patent/KR0157954B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H03F3/45192—Folded cascode stages

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 출력단의 부하용량이 1000pF이상되는 통신선의 구동에 있어서, 특히 전류구동에 관한 것으로, 종래 회로는 입력신호와 출력신호가 가까운 신호레벨일때 더욱 전력의 소모가 많고, 주파수 보상 커패시턴스를 만들어야 하는 문제점이 있다.
본 발명은 전류원(I1)(I2), 외부입력신호(Vin+)를 입력신호(V+)로 인가받는 엔모스 트랜지스터(M1)(M2), 다른 외부입력신호(Vin-)를 입력신호(V-)로 인가받는 엔모스 트랜지스터(M2)(M13) 및 이 엔모스 트랜지스터(M2)(M13)와 전원전압(VDO)사이에 연결된 피모스 트랜지스터(M3)(M14)로 각각 구성한 제1 및 제2 차동증폭부(110)(120)와; 게이트가 접지에 연결되고 정전류원으로 동작하여 상기 제1 차동증폭부(1)의 일측 출력단으로 출력되는 전류를 통과시키는 피모스 트랜지스터(M4) 및 이 피모스 트랜지스터(M4)의 소스에 드레인-게이트 공통으로 연결되어 다이오드로 동작하는 엔모스 트랜지스터(M5)로 이루어진 전류설정부(130)와; 상기 제1, 제2 차동증폭부(110)(120) 및 전류설정부(130)를 제1셀(100)로 구성하고 이 제1셀(100)과 같은 구조로 이루어진 제2셀(200)과; 상기 제1셀(100)의 전류설정부(130)를 통하여 차동 증폭된 전류를 입력받고 또한 상기 제2셀(200)의 전류설정부(도면 미도시)를 통하여 차동 증폭된 전류를 입력받아 이를 재차 비교 증폭하여 출력하는 출력부(300)로 구성하여; 입력신호(V+)(V-)의 변화시 출력단(Vo)의 출력전류의 변화를 크게 일으킬 수 있게 하였다.

Description

전류구동회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명 전류구동회로의 상세회로도, 제3도는 제2도로 구성한 OP-Amp의 두개의 외부 입력단자(Vin-)(Vin+)와 출력단(Vo)의 연결관계를 나타낸 도.

Claims (3)

  1. 두개의 입력신호(V+)(V-)를 각각 인가받는 엔모스 트랜지스터와 상기 입력신호(V+)를 인가받는 엔모스 트랜지스터에 연결되어 부하로 동작하는 피모스 트랜지스터로 이루어져 상기 두개의 입력신호(V+)(V-)의 크기를 비교하여 그 차이에 해당하는 전류를 출력하는 제1 차동증폭부와, 상기 제1 차동증폭부와 같은 구조로 이루어져 상기 제1 차동증폭부와 병렬연결된 제2 차동증폭부와, 상기 제1 차동증폭부의 출력전류를 안정화시키는 정전류원으로 동작하는 피모스 트랜지스터 및 이 피모스 트랜지스터와 직렬연결되어 다이오드로 동작하는 엔모스 트랜지스터로 이루어진 전류설정부와, 상기 제1, 제2 차동증폭부와 전류설정부를 제1셀로 구성하고 이 제1셀과 동일한 구조로 이루어진 제2셀과, 상기 제1셀 및 제2셀의 출력전류를 재차 비교 증폭하여 출력하는 출력부로 구성하여 된것을 특징으로 하는 전류구동회로.
  2. 제1항에 있어서, 출력부는 상기 제1셀의 출력전류에 의해 동작하는 엔모스 트랜지스터와, 상기 제2셀의 출력 전류에 의해 동작하는 다른 엔모스 트랜지스터와 두개의 피모스 트랜지스터로 이루어진 전류미러와, 이 전류미러와 출력된 사이에 직렬 연결되어 커패시터와 연결된 출력단에서 높은 출력저항과 높은 게인을 얻는 캐스코드 타입의 부하로 동작하는 피모스 트랜지스터와 상기 출력단과 상기 제1셀에 연결된 엔모스트랜지스터 사이에 연결되어 캐소코드 타입의 부하로 동작하는 엔모스 트랜지스터로 구성하여 된 것을 특징으로 하는 전류구동회로.
  3. 제1항 또는 제2항에 있어서, 제1 차동증폭부의 부하로 동작하는 피모스 트랜지스터와 제2 차동증폭부의 부하로 동작하는 피모스 트랜지스터는 전류미러를 형성하게끔 연결되는 것을 특징으로 하는 전류구동회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960009101A 1996-03-29 1996-03-29 전류구동회로 Expired - Fee Related KR0157954B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960009101A KR0157954B1 (ko) 1996-03-29 1996-03-29 전류구동회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960009101A KR0157954B1 (ko) 1996-03-29 1996-03-29 전류구동회로

Publications (2)

Publication Number Publication Date
KR970068132A true KR970068132A (ko) 1997-10-13
KR0157954B1 KR0157954B1 (ko) 1999-03-20

Family

ID=19454416

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960009101A Expired - Fee Related KR0157954B1 (ko) 1996-03-29 1996-03-29 전류구동회로

Country Status (1)

Country Link
KR (1) KR0157954B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120116922A (ko) * 2009-11-25 2012-10-23 키스틀러 홀딩 아게 디지털 전하 증폭기 및 전하 신호를 디지털 신호로 변환하는 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120116922A (ko) * 2009-11-25 2012-10-23 키스틀러 홀딩 아게 디지털 전하 증폭기 및 전하 신호를 디지털 신호로 변환하는 방법

Also Published As

Publication number Publication date
KR0157954B1 (ko) 1999-03-20

Similar Documents

Publication Publication Date Title
US6114907A (en) Amplifier with dynamic compensation and method
US5381112A (en) Fully differential line driver circuit having common-mode feedback
US5565813A (en) Apparatus for a low voltage differential amplifier incorporating switched capacitors
US6727753B2 (en) Operational transconductance amplifier for an output buffer
US5177450A (en) Cmos power amplifier
US6888407B2 (en) Multistage differential amplifier with CMFB circuit
KR960015585A (ko) 감도 증폭기
EP0643478B1 (en) Cascode circuit operable at a low working voltage and having a high output impedance
JPH0715249A (ja) 増幅器
CN101371435A (zh) 放大器电路
US6414552B1 (en) Operational transconductance amplifier with a non-linear current mirror for improved slew rate
US6833760B1 (en) Low power differential amplifier powered by multiple unequal power supply voltages
US4884039A (en) Differential amplifier with low noise offset compensation
US5515006A (en) Low distortion efficient large swing CMOS amplifier output
US8890612B2 (en) Dynamically biased output structure
US6366169B1 (en) Fast rail-to-rail class AB output stage having stable output bias current and linear performance
US20020067213A1 (en) Cascode amplifying circuit and folded cascode amplifying circuit
KR100450171B1 (ko) 평판 디스플레이 구동용 저소비전력 고 슬루율 연산증폭기
US20090085665A1 (en) Variable gain amplifying device
US6496066B2 (en) Fully differential operational amplifier of the folded cascode type
US7078970B2 (en) CMOS class AB operational amplifier
KR970068132A (ko) 전류구동회로
KR0141591B1 (ko) 증폭장치
US5739721A (en) High swing, low power output stage for an operational amplifier
US6542034B2 (en) Operational amplifier with high gain and symmetrical output-current capability

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19960329

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19960329

Comment text: Request for Examination of Application

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19980624

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19980801

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19980801

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20010725

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20020716

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20030718

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20040719

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20050718

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20050718

Start annual number: 8

End annual number: 8

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20070710