[go: up one dir, main page]

KR970066609A - Digital control circuit for controlling multi-stage automatic gain control amplifier stage - Google Patents

Digital control circuit for controlling multi-stage automatic gain control amplifier stage Download PDF

Info

Publication number
KR970066609A
KR970066609A KR1019960006977A KR19960006977A KR970066609A KR 970066609 A KR970066609 A KR 970066609A KR 1019960006977 A KR1019960006977 A KR 1019960006977A KR 19960006977 A KR19960006977 A KR 19960006977A KR 970066609 A KR970066609 A KR 970066609A
Authority
KR
South Korea
Prior art keywords
signal
control
digital
control signal
output
Prior art date
Application number
KR1019960006977A
Other languages
Korean (ko)
Other versions
KR100381783B1 (en
Inventor
노돈석
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019960006977A priority Critical patent/KR100381783B1/en
Publication of KR970066609A publication Critical patent/KR970066609A/en
Application granted granted Critical
Publication of KR100381783B1 publication Critical patent/KR100381783B1/en

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/02—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S13/00
    • G01S7/28—Details of pulse systems
    • G01S7/285—Receivers
    • G01S7/34—Gain of receiver varied automatically during pulse-recurrence period, e.g. anti-clutter gain control
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/001—Digital control of analog signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Control Of Amplification And Gain Control (AREA)

Abstract

본 발명은 다단 자동 이득 제어 증폭단을 제어하는 디지탈 제어회로를 공개한다. 제1제어신호에 응답하여 입력신호의 이득을 자동으로 제어하여 출력하는 제1자동이득 제어 증폭 수단과, 입력한 제1자동 이득 제어 증폭 수단의 출력을 입력신호의 주파수 형태에 따라 증폭하여 출력하는 제1증폭수단과, 입력한 제1증폭수단으로부터 출력되는 신호의 이득을 제2제어신호에 응답하여 자동으로 제어하여 출력하는 제2자동 이득 제어 증폭 수단과, 제2자동이득 제어 증폭 수단의 출력을 입력신호의 주파수 형태에 따라 증폭하여 출력하는 제2증폭수단을 가지는 자동 이득 제어 증폭단을 제어하는 그 회로는, 제2증폭수단으로부터 출력되는 신호의 크기를 측정하고, 원하는 정보 신호를 검출하여 출력하는 검출수단과, 아날로그 형태의 정보 신호를 디지탈 형태로 변환하여 출력하고, 크기와 기준 신호를 비교하여 디지탈 형태의 디지탈 제어신호를 출력하는 신호 처리수단 및 선형 특성화용 데이타를 저장하고, 디지탈 제어신호에 응답하여 저장된 데이타를 아날로그 신호로 변환하여 제1 및 제2제어신호로서 출력하는 제어신호 출력수단으로 구성되고, 회로의 구현이 용이하고, 잡음에 강하며, 2개 이상의 자동 이득 제어 증폭기들을 제어할 수 있고, RF단 뿐만 아니라 IF단에서 자동 이득 제어 증폭기들이 사용될 때, 그들의 비선형 영역도 활용할 수 있도록 하기 때문에 넓은 동적 동작 범위를 확보할 수 있는 효과가 있다.The present invention discloses a digital control circuit for controlling a multi-stage automatic gain control amplifier stage. A first automatic gain control amplifying means for automatically controlling the gain of the input signal in response to the first control signal and outputting the amplified signal according to the frequency form of the input signal, Second automatic gain control amplifying means for automatically controlling and outputting a gain of a signal output from the input first amplifying means in response to a second control signal and outputting an output of the second automatic gain control amplifying means And a second amplifying means for amplifying the output signal of the second amplifying means in accordance with the frequency type of the input signal and outputting the amplified output signal. The circuit measures the magnitude of the signal output from the second amplifying means, And an analog-type information signal is converted into a digital form and output, and a digital-type digital control Signal processing means for outputting a signal and control signal output means for storing linear characteristic data and converting the data stored in response to the digital control signal into an analog signal and outputting the analog signal as first and second control signals, It is easy to implement, is robust to noise, can control more than two automatic gain control amplifiers, and allows the use of their non-linear regions when using automatic gain control amplifiers in the IF stage as well as in the RF stage, There is an effect that a range can be ensured.

Description

다단 자동 이득 제어 증폭단을 제어하는 디지탈 제어 회로Digital control circuit for controlling multi-stage automatic gain control amplifier stage

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음Since this is a trivial issue, I did not include the contents of the text.

제2도는 본 발명에 따른 다단 자동 이득 제어 증폭단을 제어하는 디지탈 제어회로의 일실시예의 블럭도이다.FIG. 2 is a block diagram of an embodiment of a digital control circuit for controlling a multi-stage automatic gain control amplifier according to the present invention.

Claims (9)

제1제어신호에 응답하여 입력신호의 이득을 자동으로 제어하여 출력하는 제1자동이득 제어 증폭 수단과, 입력한 제1자동 이득 제어 증폭 수단의 출력을 상기 입력신호의 주파수 형태에 따라 증폭하여 출력하는 제1증폭수단과, 입력한 상기 제1증폭수단으로부터 출력되는 신호의 이득을 제2제어신호에 응답하여 자동으로 제어하여 출력하는 제2자동 이득 제어 증폭 수단과, 상기 제2자동 이득 제어 증폭 수단의 출력을 상기 입력신호의 주파수 형태에 따라 증폭하여 출력하는 제2증폭수단을 가지는 자동 이득 제어 증폭단을 제어하는 디지탈 방식의 제어회로에 있어서, 상기 제2증폭수단으로부터 출력되는 신호의 크기를 측정하고, 원하는 정보 신호를 검출하여 출력하는 검출수단; 아날로그 형태의 상기 정보 신호를 디지탈 형태로 변환하여 출력하고, 상기 크기와 기준 신호를 비교하여 디지탈 형태의 디지탈 제어신호를 출력하는 신호 처리수단; 및 선형 특성화용 데이타를 저장하고, 상기 디지탈 제어신호에 응답하여 저장된 데이타를 아날로그 신호로 변환하여 상기 제1 및 상기 제2제어신호로서 출력하는 제어신호 출력수단을 구비하는 것을 특징으로 하는 다단 자동 이득 제어 증폭단을 제어하는 디지탈 제어 회로.First automatic gain control amplifying means for automatically controlling the gain of the input signal in response to the first control signal and outputting the amplified signal according to the frequency form of the input signal, Second automatic gain control amplifying means for automatically controlling and outputting a gain of a signal output from the input first amplifying means in response to a second control signal, And a second amplifying means for amplifying the output of the means according to the frequency form of the input signal and outputting the amplified signal. The digital control circuit controls the amplitude of the signal output from the second amplifying means Detecting means for detecting and outputting a desired information signal; Signal processing means for converting the information signal of the analog form into a digital form and outputting the same, comparing the size and the reference signal to output a digital control signal of a digital form; And control signal output means for storing linear characteristic data and converting the data stored in response to the digital control signal into an analog signal and outputting the analog signal as the first and second control signals. A digital control circuit for controlling a control amplifier stage. 제1항에 있어서, 상기 제어신호 출력수단은 제1선형 특성화용 데이타를 저장하고, 상기 디지탈 제어신호에 응답하여 저장된 데이타를 출력하는 제1저장수단; 제2선형 특성화용 데이타를 저장하고, 상기 디지탈 제어신호에 응답하여 저장된 데이타를 출력하는 제2저장수단; 상기 제1저장수단에 저장된 데이타를 아날로그 신호로 변환하여 상기 제1제어신호로서 출력하는 제1디지탈/아날로그 변환수단; 및 상기 제2저장수단에 저장된 데이타를 아날로그 신호로 변환하여 상기 제2제어신호로서 출력하는 제2디지탈/아날로그 변환수단을 구비하는 것을 특징으로 하는 다단 자동 이득 제어 증폭단을 제어하는 디지탈 제어회로.2. The apparatus according to claim 1, wherein the control signal outputting means comprises: first storing means for storing data for first linear characterization and outputting data stored in response to the digital control signal; Second storage means for storing second linear characterization data and outputting the stored data in response to the digital control signal; First digital / analog conversion means for converting the data stored in the first storage means into an analog signal and outputting the analog signal as the first control signal; And second digital / analog conversion means for converting the data stored in the second storage means into an analog signal and outputting the analog signal as the second control signal. 제2항에 있어서, 상기 제어신호 출력수단은 상기 신호처리수단으로부터 출력되는 디지탈 제어신호를 입력하여 버퍼링 후에, 상기 제1 및 제2 저장수단으로 각각 출력하는 구동 버퍼; 상기 제1디지탈/아날로그 변환수단으로부터 출력되는 아날로그 신호를 입력하여 상기 제1제어신호로서 송출하는 제1제어신호 구동수단; 및 상기 제2디지탈/아날로그 변환수단으로부터 출력되는 아날로그 신호를 상기 제2제어신호로서 송출하는 제2제어신호 구동수단을 더 구비하는 것을 특징으로 하는 다단 자동 이득 제어 증폭단을 제어하는 디지탈 제어회로.3. The apparatus of claim 2, wherein the control signal output means comprises: a drive buffer for receiving a digital control signal output from the signal processing means, buffering the digital control signal, and outputting the digital control signal to the first and second storage means; First control signal driving means for receiving an analog signal output from the first digital / analog conversion means and sending out the analog signal as the first control signal; And a second control signal driving means for sending an analog signal output from the second digital / analog conversion means as the second control signal. 제1항에 있어서, 상기 입력신호 레이타로부터 직접 수신된 타켓(target)신호이거나 레이다 수신부의 믹서로부터 출력되는 카겟신호이고, 상기 정보 신호는 도플러 주파수에 대한 정보를 더 포함하고 있는 신호인 것을 특징으로 하는 다단 자동 이득 제어 증폭단을 제어하는 디지탈 제어회로.The apparatus of claim 1, further comprising: a target signal directly received from the input signal lattice or a carry signal output from a mixer of a radar receiving unit, wherein the information signal further includes information on a Doppler frequency Stage automatic gain control amplifier stage. 제1항에 있어서, 상기 다단 자동 이득 제어 증폭단이 상기 제2자동 이득 제어 증폭수단과 상기 제2증폭수단 사이에서 서로 엇갈려 연결되는 소정 갯수의 증폭수단들 및 자동 이득 제어 증폭수단들을 더 구비하고, 상기 소정 갯수의 자동 이득 제어 증폭수단들은 각각 제어신호에 응답하여 동작할 때, 소정 갯수의 상기 제어신호들은 상기 제어신호 출력수단으로부터 출력되는 것을 특징으로 하는 다단 자동 이득 제어 증폭단을 제어하는 디지탈 제어회로.The automatic gain control amplifying apparatus according to claim 1, further comprising a predetermined number of amplification means and automatic gain control amplification means in which the multi-stage automatic gain control amplification stage is staggeredly connected between the second automatic gain control amplification means and the second amplification means, Characterized in that a predetermined number of the control signals are outputted from the control signal output means when the predetermined number of automatic gain control amplifying means operate in response to the respective control signals. . 제5항에 있어서, 상기 제어신호 출력수단은 각각 선형 특성화용 데이타를 저장하고, 상기 디지탈 제어신호에 응답하여 저장된 데이타를 각각 출력하는 저장수단들; 및 상기 각 저장수단에 저장된 데이타를 아날로그 신호로 변환하여 상기 제1, 제2제어신호 또는 소정 갯수의 상기 제어신호로서 각각 출력하는 디지탈/아날로그 변환수단들을 구비하는 것을 특징으로 하는 다단 자동 이득 제어 증폭단을 제어하는 디지탈 제어회로.6. The apparatus of claim 5, wherein the control signal output means comprises storage means for storing data for linear characterization, respectively, and for outputting data stored in response to the digital control signal, respectively; And digital / analog conversion means for converting the data stored in the storage means into analog signals and outputting the analog signals as the first and second control signals or a predetermined number of the control signals, respectively, A digital control circuit. 제6항에 있어서, 상기 제어신호 출력수단은 상기 신호처리수단으로부터 출력되는 디지탈 제어신호를 입력하여 버퍼링 후에, 상기 각 저장수단들로 각각 출력하는 구동 버퍼; 및 상기 디지탈/아날로그 변환수단들로부터 각각 출력되는 아날로그 신호를 입력하여 상기 제1, 2 또는 각 제어신호로서 송출하는 제어신호 구동수단을 더 구비하는 것을 특징으로 하는 다단 자동 이득 제어 증폭단을 제어하는 디지탈 제어회로.7. The apparatus of claim 6, wherein the control signal output means comprises: a drive buffer for receiving a digital control signal output from the signal processing means, buffering the digital control signal, and outputting the buffered control signal to each of the storage means; And a control signal driving means for receiving an analog signal output from each of the digital / analog conversion means and transmitting the analog signal as the first, second or each control signal. Control circuit. 제3항에 있어서, 상기 제1제어신호 구동수단은 제1연산 증폭기; 상기 제1디지탈/아날로그 변환수단의 출력과 상기 제1연산 증폭기의 양의 단자 사이에 연결되는 제1저항; 상기 제1연산 증폭기의 출력과 상기 제1연산 증폭기의 음의 단자 사이에 연결되는 제2저항; 상기 제2자동 이득 제어 증폭수단과 상기 제1연산 증폭기의 출력사이에 연결되는 제3저항; 및 상기 제3저항과 상기 제2자동 이득 제어 증폭수단의 사이에 한쪽이 연결되고, 다른 한쪽은 접지되는 제1커패시터를 구비하는 것을 특징으로 하는 다단 자동 이득 제어 증폭단을 제어하는 디지탈 제어회로.4. The semiconductor memory device according to claim 3, wherein the first control signal driving means comprises: a first operational amplifier; A first resistor connected between an output of the first digital / analog conversion means and a positive terminal of the first operational amplifier; A second resistor coupled between an output of the first operational amplifier and a negative terminal of the first operational amplifier; A third resistor coupled between the second automatic gain control amplification means and the output of the first operational amplifier; And a first capacitor connected between the third resistor and the second automatic gain control amplifying means and grounded on the other side, and the other of the first capacitor and the second capacitor is grounded. 제3항에 있어서, 상기 제2제어신호 구동수단은 제2연산 증폭기; 상기 제2디지탈/아날로그 변환수단의 출력과 상기 제2연산 증폭기의 양의 단자 사이에 연결되는 제4저항; 상기 제2연산 증폭기의 출력과 상기 제2연산 증폭기의 음의 단자사이에 연결되는 제5저항; 상기 제1자동 이득 제어 증폭수단과 상기 제2연산 증폭기의 출력 사이에 연결되는 제6저항; 및 상기 제6저항과 상기 제1자동 이득 제어 증폭수단의 사이에 한쪽이 연결되고, 다른 한쪽은 접지되는 제2커패시터를 구비하는 것을 특징으로 하는 다단 자동 이득 제어 증폭단을 제어하는 디지탈 제어회로.4. The apparatus of claim 3, wherein the second control signal driving means comprises: a second operational amplifier; A fourth resistor connected between the output of the second digital / analog conversion means and the positive terminal of the second operational amplifier; A fifth resistor coupled between an output of the second operational amplifier and a negative terminal of the second operational amplifier; A sixth resistor coupled between the output of the first automatic gain control amplification means and the output of the second operational amplifier; And a second capacitor connected between the sixth resistor and the first automatic gain control amplifying means and grounded on the other side. The digital control circuit for controlling the multi-stage automatic gain control amplifying stage according to claim 1, ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: It is disclosed by the contents of the first application.
KR1019960006977A 1996-03-15 1996-03-15 Digital control circuit for controlling multiple agc amplification terminals KR100381783B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960006977A KR100381783B1 (en) 1996-03-15 1996-03-15 Digital control circuit for controlling multiple agc amplification terminals

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960006977A KR100381783B1 (en) 1996-03-15 1996-03-15 Digital control circuit for controlling multiple agc amplification terminals

Publications (2)

Publication Number Publication Date
KR970066609A true KR970066609A (en) 1997-10-13
KR100381783B1 KR100381783B1 (en) 2003-07-10

Family

ID=37417234

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960006977A KR100381783B1 (en) 1996-03-15 1996-03-15 Digital control circuit for controlling multiple agc amplification terminals

Country Status (1)

Country Link
KR (1) KR100381783B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030034601A (en) * 2001-10-26 2003-05-09 엘지이노텍 주식회사 Target detection circuit

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100514288B1 (en) * 2003-11-04 2005-09-13 한국전자통신연구원 Apparatus and method of adaptive gain controlling

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030034601A (en) * 2001-10-26 2003-05-09 엘지이노텍 주식회사 Target detection circuit

Also Published As

Publication number Publication date
KR100381783B1 (en) 2003-07-10

Similar Documents

Publication Publication Date Title
KR950035246A (en) Dual-Mode Transmission System with Switched Linear Amplifier
KR930702823A (en) Power Control Circuits for TDMA Radio Frequency Transmitters
KR960027581A (en) RF Transmitter Network for Cellular Phone System and Amplitude Envelope Control Method of RF Transmitter
EP0964539A3 (en) Receiver capable of outputting a high quality signal without regard to an input signal level
KR970019506A (en) AGC device simultaneously satisfying sufficient impedance matching characteristics and linear AGC characteristics
AU655046B2 (en) Linear compensating circuit
KR970008835A (en) Signal amplifier
EP0838914A3 (en) Circuit arrangement for amplifying an electrical signal converted from an optical signal
KR970066609A (en) Digital control circuit for controlling multi-stage automatic gain control amplifier stage
KR970077818A (en) Field-Sensitive Automatic Gain Control Device of RF Amplifier for Glass Antenna
JPS6432511A (en) Agc amplifier circuit
RU2008121723A (en) DIGITAL COMMUNICATION SYSTEM, INTERNAL UNIT AND EXTERNAL UNIT
JPH0529975A (en) Receiver
SU1494208A1 (en) Amplifying device with variable gain
JPH0198304A (en) Power amplifier circuit device
KR100243309B1 (en) External signal input device with noise canceling function
JPS6032421A (en) Agc amplifier
JPH07122942A (en) Nonlinearity compensator
KR890001334A (en) Audio signal AGC circuit of CO line interface device
KR920022703A (en) Transmission output automatic control circuit of mobile wireless telephone
KR880006805A (en) Satellite automatic tracking device
JPH02111938U (en)
KR900001137A (en) Half Duplex Voice Transceiver
KR920019120A (en) Attenuation control circuit to prevent oscillation of radio amplifier
KR950007275A (en) Sound output device of audio system

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19960315

PG1501 Laying open of application
N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20000428

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20010223

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19960315

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20020726

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20030324

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20030414

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20030415

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20060403

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20060403

Start annual number: 4

End annual number: 4

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20080310