Claims (10)
반도체 장치의 금속배선 형성방법에있어서, 실리콘 기판(11)에 절연막(12)을 형성하는 공정과, 절연막(12)을 식각하여 콘택(13)을 형성하는 공정과, 기판전면에 AgxCul-x합금막(15)을 형성하는 공정과, AgxCul-x합금막(15)을 리폴로우시켜 콘택 (13)을 매립시켜 금속 배선막(15a)을형성하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 금속배선 형성방법.In the metal wiring formation method of a semiconductor device, the step of forming the insulating film 12 on the silicon substrate 11, a step of forming a contact (13) by etching the insulating film 12, Ag x Cu lx over the entire surface of the substrate And forming a metal wiring film (15a) by burying the contact (13) by repolishing the Ag x Cu lx alloy film (15). The semiconductor device according to claim 1, A method of forming a metal wiring of a device.
제1항에 있어서, AgxCul-x합금막(15)을 Ag 타겟과 Cu 타겟을 이용하여 스퍼터링법으로 증착하는 것을 특징으로 하는 반도체 장치의 금속배선 형성방법.The method according to claim 1, wherein the Ag x Cu lx alloy film (15) is deposited by a sputtering method using an Ag target and a Cu target.
제1항에 있어서, AgxCul-x합금막(15)을 Ag-Cu 혼합 타겟을 이용하여 스퍼터링법으로 증착하는 것을 특징으로 하는 반도체 장치의 금속배선 형성방법.The method according to claim 1, wherein the Ag x Cu lx alloy film (15) is deposited by a sputtering method using an Ag-Cu mixed target.
제1항에 있어서, AgxCul-x합금막(15)을 CVD 법으로 증착하는 것을 특징으로 하는 반도체 장치의 금속배선 형성방법.The method according to claim 1, wherein an Ag x Cu lx alloy film (15) is deposited by CVD.
제1항에 있어서, AgxCul-x합금막(15)에 있어서, x는 0부터 0.088 이내의 값을 갖는 것을 특징으로 하는 반도체 장치의 금속배선 형성방법.The method for forming a metal wiring of a semiconductor device according to claim 1, wherein in the Ag x Cu lx alloy film (15), x has a value within the range of 0 to 0.088.
제1항에 있어서, AgxCul-x합금막(15)을 증착하기 전, Ti, W, Ta, Co, Mo등의 금속 질화막 또는 금속 실리사이드막중 하나를 증착하여 배리어층(14)을 형성하는 공정을 더 포함하는 것을 특징으로 하는 반도체장치의 금속배선 형성방법.The method according to claim 1, wherein the barrier layer (14) is formed by depositing one of a metal nitride film or a metal silicide film of Ti, W, Ta, Co, Mo or the like before depositing the Ag x Cu lx alloy film Further comprising a step of forming a metal wiring on the semiconductor substrate.
제1항에 있어서, AgxCul-x합금막(15)을 100℃ 이하의 저온에서 증착하는 것을 특징으로 하는 반도체 장치의 금속배선 형성방법.The method according to claim 1, wherein the Ag x Cu lx alloy film (15) is deposited at a low temperature of 100 ° C or lower.
제1항에 있어서, AgxCul-x합금막(15)을 증착한 후, 300℃ 이상의 온도에서 리플로우 공정을 수행하여 콘택(13)을 매립시켜 금속 배선막(15a)을 형성하는 것을 특징으로 하는 반도체 장치의 금속배선 형성방법.The method as claimed in claim 1, wherein the Ag x Cu lx alloy film (15) is deposited, and then the reflow process is performed at a temperature of 300 ° C or higher to embed the contact (13) Wherein the metal wiring is formed on the semiconductor substrate.
제1항에 있어서, AgxCul-x합금막(15)을 리플로우시킨 후 CMP 공정을 수행하여 콘택 플러그(15b)를 형성하는 공정을 더 포함하는 것을 특징으로 하는 반도체 장치의 금속배선 형성방법.The method according to claim 1, further comprising reflowing the Ag x Cu lx alloy film (15) and then performing a CMP process to form the contact plug (15b).
반도체 장치의 금속배선 형성하는 방법에 있어서, 실리콘 기판(11)에 절연막(12)을 형성하는 공정과, 절연막(12)을 식각하여 콘택(13)을 형성하는 공정과, Ag막과 Cu막을 1회 이상 증착하여 Ag/Cu/Ag 다층막을 형성하는 공정과, 다층막을 열처리하여 AgxCul-x합금막으로 된 금속배선막(15a)을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 금속배선 형성방법.A method of forming a metal wiring of a semiconductor device, comprising the steps of: forming an insulating film (12) on a silicon substrate (11); etching the insulating film (12) to form a contact (13) And forming a metal wiring film (15a) made of an Ag x Cu lx alloy film by heat-treating the multilayered film, characterized in that the metal wiring film (15a) / RTI >
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: It is disclosed by the contents of the first application.