[go: up one dir, main page]

KR970052796A - 반도체 소자의 평탄화 방법 - Google Patents

반도체 소자의 평탄화 방법 Download PDF

Info

Publication number
KR970052796A
KR970052796A KR1019950050442A KR19950050442A KR970052796A KR 970052796 A KR970052796 A KR 970052796A KR 1019950050442 A KR1019950050442 A KR 1019950050442A KR 19950050442 A KR19950050442 A KR 19950050442A KR 970052796 A KR970052796 A KR 970052796A
Authority
KR
South Korea
Prior art keywords
insulating film
sog
slurry
sog insulating
planarization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1019950050442A
Other languages
English (en)
Other versions
KR0170900B1 (ko
Inventor
남철우
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR1019950050442A priority Critical patent/KR0170900B1/ko
Publication of KR970052796A publication Critical patent/KR970052796A/ko
Application granted granted Critical
Publication of KR0170900B1 publication Critical patent/KR0170900B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체소자의 평탄화 방법에 관한 것으로, 반도체기판 상부에 하부구조물을 형성하고 그 상부에 평탄화용 절연막을 소정두께 형성한 다음, 그 상부에 SOG 절연막을 소정두께 형성하고 CMP 방법으로 단차가 낮은 부분까지 연마하되, 단차가 높은 부분을 식각한 다음, 상기 CMP 방법에서의 슬러리와 다른 슬러리를 이용하여 상기 잔류 SOG 절연막을 제거함으로써 표면이 평탄화된 절연막을 형성하여 후속공정을 용이하게 실시할 수 있게 됨으로써 반도체소자의 특성 및 신뢰성을 향상시키고 그에 따른 반도체소자의 고집적화를 가능하게 하는 기술이다.

Description

반도체 소자의 평탄화 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2a도 내지 제2c도는 본 발명의 실시예에 따른 반도체소자의 평탄화방법을 도시한 단면도.

Claims (11)

  1. 하부의 구조물이 밀집된 지역인 셀 지역과 하부구조물 밀도가 낮은 주변회로 사이에 단차가 형성된 반도체 기판상에 평탄화용 절연막을 형성하는 공정과, 상기 평탄화용 절연막 상부에 SOG 절연막을 소정두께 형성하는 공정과, 상기 SOG 절연막을 열처리하는 공정과, 상기의 셀영역에 형성된 상기 SOG 절연막을 제거하기 위하여 평탄화용 절연막보다 상기 SOG 절연막에 대한 연마속도가 큰 슬러리를 이용하여 CMP 공정을 실시하는 공정과, 주변회로부테 잔류된 SOG 절연막을 제거하는 공정을 포함하는 반도체소자의 평탄화 방법.
  2. 제1항에 있어서, 상기 평탄화용 절연막은 BPSG 또는 오존 TEOS로 형성되는 것을 특징으로 하는 반도체소자의 평탄화 방법.
  3. 제1항에 있어서, 상기 평탄화용 절연막은 5,000 내지 20,000Å 두께로 형성되는 것을 특징으로 하는 반도체소자의 평탄화 방법.
  4. 제1항에 있어서, 상기 SOG 절연막은 실리콘 원자에 메틸기가 결합되어 있는 메틸 실록센계의 SOG 절연막이 사용되는 것을 특징으로 하는 반도체소자의 평탄화 방법.
  5. 제1항에 있어서, 상기 열처리공정은 N2, Ar과 같은 불활성 가스분위기하에서 400 내지 450℃온도로 실시되는 것을 특징으로 하는 반도체소자의 평탄화 방법.
  6. 제1항에 있어서, 상기 열처리공정은 산소 또는 대기중의 분위기에서 350 내지 400℃온도로 실시되는 것을 특징으로 하는 반도체소자의 평탄화 방법.
  7. 제1항에 있어서, 상기 SOG 절연막은 상기 열처리공정후 1000 내지 4000Å두께로 형성되는 것을 특징으로 하는 반도체소자의 평탄화 방법.
  8. 제4항에 있어서, 상기 메틸 실록센계의 SOG 절연막은 전체 실리콘 원자중에서 메틸기와 결합되어 있는 실리콘 원자의 비가 몰비로 30% 이상인 것을 특징으로 하는 반도체소자의 평탄화 방법.
  9. 제1항에 있어서, 상기 슬러리는 pH가 10 내지 11이고, 연마제로서 미세한 실리카(SiO2) 입자가 순수가 혼합된 혼탁액인 것을 특징으로 하는 반도체소자의 평탄화 방법.
  10. 제1항에 있어서, 상기 잔류 SOG 절연막은 제거하기 위한 슬러리는 세륨 옥사이드계(CeO<SB<2)의 슬러리가 사용되는 것을 특징으로 하는 반도체소자의 평탄화 방법.
  11. 제10항에 있어서, 상기 세륨 옥사이드계 슬러리는 연마제인 세륨옥사이드의 직경이 40㎚이하인 것을 특징으로 하는 반도체소자의 평탄화 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950050442A 1995-12-15 1995-12-15 반도체 소자의 평탄화 방법 Expired - Fee Related KR0170900B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950050442A KR0170900B1 (ko) 1995-12-15 1995-12-15 반도체 소자의 평탄화 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950050442A KR0170900B1 (ko) 1995-12-15 1995-12-15 반도체 소자의 평탄화 방법

Publications (2)

Publication Number Publication Date
KR970052796A true KR970052796A (ko) 1997-07-29
KR0170900B1 KR0170900B1 (ko) 1999-03-30

Family

ID=19440440

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950050442A Expired - Fee Related KR0170900B1 (ko) 1995-12-15 1995-12-15 반도체 소자의 평탄화 방법

Country Status (1)

Country Link
KR (1) KR0170900B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990004889A (ko) * 1997-06-30 1999-01-25 김영환 반도체 장치의 층간절연막 형성 방법
KR20000041399A (ko) * 1998-12-22 2000-07-15 김영환 반도체소자의 평탄화 공정을 위한 화학적기계적연마 방법
KR100366619B1 (ko) * 1999-05-12 2003-01-09 삼성전자 주식회사 트랜치 소자분리방법, 트랜치를 포함하는 반도체소자의제조방법 및 그에 따라 제조된 반도체소자
KR100557584B1 (ko) * 1999-12-28 2006-03-03 주식회사 하이닉스반도체 반도체소자의 평탄화방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990055162A (ko) * 1997-12-27 1999-07-15 김영환 반도체 소자의 층간절연막 평탄화 방법
KR100548547B1 (ko) * 1999-12-23 2006-02-02 주식회사 하이닉스반도체 웨이퍼 전면 평탄화 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990004889A (ko) * 1997-06-30 1999-01-25 김영환 반도체 장치의 층간절연막 형성 방법
KR20000041399A (ko) * 1998-12-22 2000-07-15 김영환 반도체소자의 평탄화 공정을 위한 화학적기계적연마 방법
KR100366619B1 (ko) * 1999-05-12 2003-01-09 삼성전자 주식회사 트랜치 소자분리방법, 트랜치를 포함하는 반도체소자의제조방법 및 그에 따라 제조된 반도체소자
KR100557584B1 (ko) * 1999-12-28 2006-03-03 주식회사 하이닉스반도체 반도체소자의 평탄화방법

Also Published As

Publication number Publication date
KR0170900B1 (ko) 1999-03-30

Similar Documents

Publication Publication Date Title
US6046112A (en) Chemical mechanical polishing slurry
US6051477A (en) Method of fabricating semiconductor device
KR100378614B1 (ko) 금속리드사이에형성된에어갭을갖고있는다중레벨상호연결구조물
US6626968B2 (en) Slurry for chemical mechanical polishing process and method of manufacturing semiconductor device using the same
US6110820A (en) Low scratch density chemical mechanical planarization process
KR20020019877A (ko) 실리콘 기판상에서 실리콘 질화물상의 이산화 실리콘증착의 비율을 감소하기 위한 웨이퍼 선처리 방법
JP2003100680A (ja) 固定研磨剤と研磨剤含有水性液体媒質とを用いる化学機械研磨方法
US9236294B2 (en) Method for forming semiconductor device structure
KR100557600B1 (ko) 나이트라이드 cmp용 슬러리
KR970052796A (ko) 반도체 소자의 평탄화 방법
US4867838A (en) Planarization through silylation
KR0165462B1 (ko) 트렌치 소자 분리 방법
JP2000243733A (ja) 素子分離形成方法
US7223705B2 (en) Ambient gas treatment of porous dielectric
KR100214268B1 (ko) 반도체 소자의 층간절연막 형성방법
JP2000091415A (ja) Ｓｔｉの形成方法
KR100240927B1 (ko) 반도체 기판의 평탄화 방법
JP3309442B2 (ja) 平坦化絶縁膜の形成方法
US6703270B2 (en) Method of manufacturing a semiconductor device
KR100781870B1 (ko) 반도체 소자의 격리막 형성 방법
KR20010026836A (ko) 반도체장치의 절연막 평탄화 방법
KR100193888B1 (ko) 반도체 소자의 층간 절연막 형성 방법
KR100207476B1 (ko) 화학기계적 폴리싱에 의한 반도체 장치의 제조 방법
KR0165358B1 (ko) 반도체소자의 층간절연층 평탄화방법
KR19990009543A (ko) 반도체소자의 층간절연막 평탄화 방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

R17-X000 Change to representative recorded

St.27 status event code: A-5-5-R10-R17-oth-X000

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

FPAY Annual fee payment

Payment date: 20060920

Year of fee payment: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20071017

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20071017

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000