[go: up one dir, main page]

KR970049582A - 다중 메모리를 가진 컴퓨터시스템의 메모리 리프레쉬방법 - Google Patents

다중 메모리를 가진 컴퓨터시스템의 메모리 리프레쉬방법 Download PDF

Info

Publication number
KR970049582A
KR970049582A KR1019950069185A KR19950069185A KR970049582A KR 970049582 A KR970049582 A KR 970049582A KR 1019950069185 A KR1019950069185 A KR 1019950069185A KR 19950069185 A KR19950069185 A KR 19950069185A KR 970049582 A KR970049582 A KR 970049582A
Authority
KR
South Korea
Prior art keywords
memory
different
boards
refresh
board
Prior art date
Application number
KR1019950069185A
Other languages
English (en)
Inventor
허성호
Original Assignee
유기범
대우통신 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 유기범, 대우통신 주식회사 filed Critical 유기범
Priority to KR1019950069185A priority Critical patent/KR970049582A/ko
Publication of KR970049582A publication Critical patent/KR970049582A/ko

Links

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)
  • Dram (AREA)

Abstract

본 발명은 다중 메모리를 가진 컴퓨터시스템의 메모리 리프레쉬방법에 관한 것으로, 적어도 하나 이상의 메모리 보드들이 시스템 버스상에 서로 다른 슬롯번호로 할당되어 연결되어 있고, 상기 각 메모리보드들은 적어도 하나의 이상의 뱅크들로 구분되어 구성된 컴퓨터시스템의 메모리장치에 있어서, 상기 메모리 보드들은 고유의 슬롯번호에 따라 서로 다른 카운터값으로 리프레쉬 카운터가 설정되고, 사기 동일 메모리 보드내에서 각 메모리 뱅크들은 서로 다른 카운트값으로 리프레쉬 카운트가ㅏ 설정되도록 하여 상기 보드별 및 보드내의 뱅크별로 리프레쉬 타이밍을 달리하므로써 리프레쉬 동작에 따른 전원 노이즈 및 시스템의 오동작을 방지할 수 있다.

Description

다중 메모리를 가진 컴퓨터시스템의 메모리 리프레쉬방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 일반적인 다중 프로세서 시스템을 도시한 블럭도,
제4도의 (가) 내지 (마)는 본 발명의 방법에 따른 리프레쉬 타이밍도이다.

Claims (1)

  1. 적어도 하나 이상의 메모리 보드들이 시스템 버스상에 서로 다른 슬롯번호로 할당되어 연결되어 있고, 상기 각 메모리보드들은 적어도 하나의 이상의 뱅크들로 구분되어 구성된 컴퓨터시스템의 메모리장치에 있어서, 상기 메모리 보드들은 고유의 슬롯번호에 따라 서로 다른 카운터값으로 리프페쉬쉬 카운트가 설정되고, 상기 동일 메모리 보드내에서 각 메모리 뱅크들은 서로 다른 카운트값으로 리프레쉬 카운트가 설정되도록 하여 상기 보드별 및 보드내의 뱅크별로 리프레쉬 타이밍을 달라하므로써 리프레쉬 동작에 따른 전원 노이즈 및 시스템의 오동작을 방지할 수 있는 것을 특징으로 하는 다중 메모리를 가진 컴퓨터시스템의 메모리 리프레쉬방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950069185A 1995-12-30 1995-12-30 다중 메모리를 가진 컴퓨터시스템의 메모리 리프레쉬방법 KR970049582A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950069185A KR970049582A (ko) 1995-12-30 1995-12-30 다중 메모리를 가진 컴퓨터시스템의 메모리 리프레쉬방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950069185A KR970049582A (ko) 1995-12-30 1995-12-30 다중 메모리를 가진 컴퓨터시스템의 메모리 리프레쉬방법

Publications (1)

Publication Number Publication Date
KR970049582A true KR970049582A (ko) 1997-07-29

Family

ID=66639180

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950069185A KR970049582A (ko) 1995-12-30 1995-12-30 다중 메모리를 가진 컴퓨터시스템의 메모리 리프레쉬방법

Country Status (1)

Country Link
KR (1) KR970049582A (ko)

Similar Documents

Publication Publication Date Title
ES8609770A1 (es) Una instalacion de control de acceso a memoria,de aplicaciona ordenadores
GB2349965A (en) Memory module including a memory module controller
KR840001368A (ko) 데이타 처리 시스템에서의 선택적 캐쉬 클리어링 방법과 장치
EP0496506A3 (en) A processing unit for a computer and a computer system incorporating such a processing unit
ATE429674T1 (de) Cross partition teilung von zustandsinformation
KR860004356A (ko) 데이타 처리장치
GB2358943A (en) Memory controller which increases bus utilization by reordering memory requests
WO2003042839A3 (en) Memory management system and method providing linear address based memory access security
KR890005740A (ko) 선택적 개시 버스트를 구비한 버스 마스터
ATE178424T1 (de) Wertüberweisungssystem
KR900006860A (ko) 메모리 시스템
DE60239451D1 (de) Multi-bank speicher-untersystem mit anordnung von mehreren speichermodulen
ES2078237T3 (es) Sistemas de tratamiento de datos con escritura en memoria transitoria retardada.
CA2068276A1 (en) Time slot switching function diagnostic system
KR970049582A (ko) 다중 메모리를 가진 컴퓨터시스템의 메모리 리프레쉬방법
KR970066884A (ko) 제어장치의 작동방법
EP0367426A3 (en) Computer memory addressing system
KR890005614A (ko) 가상기억 제어 관리 시스템
KR970007572A (ko) 컴퓨터 확장 슬롯의 전원 제어 회로
WO1997005618A1 (en) Module security device
DE69526865D1 (de) Variables steuerzeitverfahren für einen dram-speicher
EP0373299A3 (en) Method and apparatus for memory routing scheme
KR970029063A (ko) 다양한 메모리 폭 및 길이를 갖는 시스템의 피지컬 어드레스 제어방법
KR960001999A (ko) 메모리 뱅크 선택회로
TW200608214A (en) Task management systems and methods, and related devices and machine readable medium thereof

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19951230

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19951230

Comment text: Request for Examination of Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19980727

Patent event code: PE09021S01D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 19981130

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 19980727

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I