[go: up one dir, main page]

KR970049442A - M-비트 디지탈 신호의 "n" 최하위비트를 대칭적으로 감소시키는 장치 - Google Patents

M-비트 디지탈 신호의 "n" 최하위비트를 대칭적으로 감소시키는 장치 Download PDF

Info

Publication number
KR970049442A
KR970049442A KR1019960072709A KR19960072709A KR970049442A KR 970049442 A KR970049442 A KR 970049442A KR 1019960072709 A KR1019960072709 A KR 1019960072709A KR 19960072709 A KR19960072709 A KR 19960072709A KR 970049442 A KR970049442 A KR 970049442A
Authority
KR
South Korea
Prior art keywords
bit
signal
input
msb
significant
Prior art date
Application number
KR1019960072709A
Other languages
English (en)
Other versions
KR100462447B1 (ko
Inventor
앨런 헤이그 존
앨런 크라나웨터 그렉
헨리 윌리스 도날드
Original Assignee
프랭크 와이. 리아오
톰슨 콘슈머 일렉트로닉스 인코오포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 프랭크 와이. 리아오, 톰슨 콘슈머 일렉트로닉스 인코오포레이티드 filed Critical 프랭크 와이. 리아오
Publication of KR970049442A publication Critical patent/KR970049442A/ko
Application granted granted Critical
Publication of KR100462447B1 publication Critical patent/KR100462447B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/499—Denomination or exception handling, e.g. rounding or overflow
    • G06F7/49905—Exception handling
    • G06F7/4991—Overflow or underflow
    • G06F7/49921—Saturation, i.e. clipping the result to a minimum or maximum value
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/499—Denomination or exception handling, e.g. rounding or overflow
    • G06F7/49942—Significance control
    • G06F7/49947—Rounding
    • G06F7/49963—Rounding to nearest

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Processing Of Color Television Signals (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Color Television Systems (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

M-비트 디지탈 신호와 이 신호의 MSB와 정수 k가 가산되어 합을 생성하고, 이 합이 n개의 최하위비트에 의해 트런케이트되어 대칭적으로 라운딩되고 비트 소거된 디지탈 출력 신호를 제공하게 된다. MSB는 가산기에 본래의 형태나 보수 형태로 인가되어 소정의 입력 신호 변화에 대해 대칭점에 놓인 출력 제로의 상이한 수를 갖는 확대 또는 축소 라운딩 모드를 선택한다. 디지틸 비디오 오디오 또는 유사한 장치에서의 최하위비트의 감소에 기인한 바람직하지 않은 DC 시프트는 방지되는 것이 바람직하다.

Description

M-비트 디지탈 신호의 "N" 최하위비트를 대칭적으로 감소시키는 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 디지탈 복합 비디오 신호를 휘도 및 색도 성분으로 분할하는 예시적 장치에 있어서, 본 발명에 따른 대칭 라운딩 장치를 도시한 블록도,
제2도는 절단된 신호에서 바람직하지 않은 DC 오프셋이 발생될 수 있는 단순한 트런케이션에 의해 비트를 감소시키는 종래의 방법을 도시한 블록도,
제3도는 본 발명의 특징에 따라 대칭 영역의 폭을 변경시키기 위해 제1도의 대칭적 라운딩 장치의 변경을 나타내는 블록도,
제4도는 제1도의 복합 비디오 분할 장치의 동작을 도시한 필터도면.

Claims (12)

  1. M-비트 입력 신호(12-비트 크로마;16-비트 S2)의 최하위비트인 소정수 N을 대칭적으로 소거시키는 장치에 있어서, M-비트 입력 신호, 이 신호의 MSB(MSB) 및 정수 K(01112)를 가산하여 합 신호(13-비트;21-비트)를 생성하는 가사기 수단(101)과; 상기 합 신호를 N-비트(4-비트) 트런케이트하여, 더 작은 N개의 최하위비트를 가지며 대칭적으로 라운딩된 출력 신호(9-비트 크로마; S4 17-비트 오디오)를 제공하는 수단(103)을 구비하는 것을 특징으로 하는 장치.
  2. 제1항에 있어서, 확대 라운딩 모드와 축소 라운딩 모드 사이에서 대칭적 라운딩을 변경시키는 수단(300)을 추가로 구비하는 것을 특징으로 하는 장치.
  3. 제1항에 있어서, 상기 MSB는 상기 출력 신호의 확대 대칭적 라운딩을 생성하는 상기 가산기 수단에 변경되지 않고 인가되는 것을 특징으로 하는 장치.
  4. 제1항에 있어서, 상기 MSB는 확대 대칭적 라운딩을 생성하는 상기 가산기 수단에 보수 형태로 인가되는 것을 특징으로 하는 장치.
  5. 제1항에 있어서, 상기 가산기 수단에 인가된 상기 정수 K는 관계식 K={(2N)-2}/2에 의해 감소될 최하위비트인 N과 관련되는 것을 특징으로 하는 장치.
  6. 제1항에 있어서, M=12, N=4 그리고 상기 정수 K는 7인 것을 특징으로 하는 장치.
  7. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 대칭적으로 라운딩된 출력 신호를 제한하는 리미터(104;1508)를 추가로 구비하는 것을 특징으로 하는 장치.
  8. M-비트 입력 신호(12-비트 크로마;16-비트 S2)의 최하위비트인 소정수 N(4-비트)을 대칭적으로 감소시키는 장치에 있어서, {(2N)-2}/2와 동일한 상수 K(01112)를 제공하는 이진 바이어스 공급원(102)를 구비하는데, 상기 N은 소거될 최하위비트의 수와 같으며, 상기 상수 K가 입력되는 제1입력과, MSB를 포함하는 상기 M-비트 입력 신호가 입력되는 제2입력과, 상기 MSB가 입력되는 제3입력과 합 신호(13-비트)를 출력하는 출력을 갖는 전가산기(101)와; 상기 합 신호의 N개의 최하위비트를 트런케이트하여 대칭적으로 라운딩된 신호를 제공하는 수단(103)과; 상기 대칭적으로 라운딩된 신호를 제헌하여, 모두 M-N비트를 갖는 더 작은 N개의 최하위비트의 처리된 출력 신호를 제공하는 수단(104;1508)을 구비하는 것을 특징으로 하는 장치.
  9. 제8항에 있어서, 상기 전가산기에 인가된 상기 MSB중 소정의 하나를 반전시키는 수단(300)을 구비하는 것을 특징으로 하는 장치.
  10. 제8항에 있어서, 상기 전가산기에 인가된 MSB는 반전 없이 본래의 형태로 인가되는 것을 특징으로 하는 장치.
  11. M개의 크기 비트를 갖는 부호-크기(12 비트 크로마;16 비트 S2)의 입력 신호의 소정수 N개의 최하위 크기 비트를 대칭적으로 감소시키는 장치에 있어서, 대칭적으로 감소될 N개의 최하위 크기 비트에 관련된 이진상수 K(01112)를 제공하는 이진 바이어스 공급원(102)과; M개의 크기 비트와 이진 상수 K를 가산으로 합 신호를 생성하는 가산기 수단(101)과; 상기 합 신호를 N-비트 트런케이트하여 더 작은 N개의 최하위 크기 비트를 갖는 처리된 출력신호를 제공하는 수단(103)을 구비하는 것을 특징으로 하는 장치.
  12. 제11항에 있어서, 상기 처리된 출력 신호를 제한하여, 전체 수가 M-N과 같읕 크기 비트인 부호-크기 형태의 변경된 출력 신호를 제공하는 수단(104;1508)을 추가로 구비하는 것을 특징으로 하는 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960072709A 1995-12-29 1996-12-27 M-비트디지털신호의'n'개의최하위비트를대칭적으로단축시키는장치 Expired - Fee Related KR100462447B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/581,115 US5696710A (en) 1995-12-29 1995-12-29 Apparatus for symmetrically reducing N least significant bits of an M-bit digital signal
US08/581,115 1995-12-29

Publications (2)

Publication Number Publication Date
KR970049442A true KR970049442A (ko) 1997-07-29
KR100462447B1 KR100462447B1 (ko) 2005-05-11

Family

ID=24323948

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960072709A Expired - Fee Related KR100462447B1 (ko) 1995-12-29 1996-12-27 M-비트디지털신호의'n'개의최하위비트를대칭적으로단축시키는장치

Country Status (7)

Country Link
US (1) US5696710A (ko)
EP (1) EP0782319B1 (ko)
JP (1) JP3762011B2 (ko)
KR (1) KR100462447B1 (ko)
CN (1) CN1095113C (ko)
DE (1) DE69624329T2 (ko)
MX (1) MX9700196A (ko)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10133856A (ja) * 1996-10-31 1998-05-22 Nec Corp 丸め機能付き乗算方法及び乗算器
JPH10233652A (ja) * 1997-02-20 1998-09-02 Mitsubishi Electric Corp 巡回形ディジタルフィルタ
US6795085B1 (en) * 1997-03-14 2004-09-21 Texas Instruments Incorporated Contouring reduction in SLM-based display
TW341018B (en) * 1997-09-23 1998-09-21 Winbond Electronics Corp The compress and de-compress apparatus for video signal and its method
US6148317A (en) * 1998-08-14 2000-11-14 Qualcomm Incorporated Method and apparatus for compressing signals in a fixed point format without introducing a bias
US6161119A (en) * 1998-11-05 2000-12-12 Microsoft Corporation Hardware multiplication of scaled integers
WO2000042772A1 (en) * 1999-01-15 2000-07-20 Koninklijke Philips Electronics N.V. Coding and noise filtering an image sequence
SG90099A1 (en) * 1999-02-25 2002-07-23 Texas Instruments Inc A system and method for optimizing signal processing via a unique truncating and rounding operation
US6177962B1 (en) * 1999-06-30 2001-01-23 Thomson Licensing S.A. Apparatus and method for preventing oversaturation of chrominance signals
US6243728B1 (en) * 1999-07-12 2001-06-05 Sony Corporation Of Japan Partitioned shift right logic circuit having rounding support
JP3763397B2 (ja) * 2000-03-24 2006-04-05 シャープ株式会社 画像処理装置、画像表示装置、パーソナルコンピュータ、画像処理方法
US6883013B1 (en) * 2000-06-30 2005-04-19 Zoran Corporation Control of low frequency noise floor in upsampling
US7085794B2 (en) * 2002-04-12 2006-08-01 Agere Systems Inc. Low power vector summation method and apparatus
US7243145B1 (en) * 2002-09-30 2007-07-10 Electronic Data Systems Corporation Generation of computer resource utilization data per computer application
US7986932B1 (en) 2002-11-19 2011-07-26 National Semiconductor Corporation Fixed point FIR filter with adaptive truncation and clipping and wireless mobile station using same
US20060274819A1 (en) * 2003-01-30 2006-12-07 Magnus Bengtsson Truncation and level adjustment of rake output symbols
US20040254973A1 (en) * 2003-06-13 2004-12-16 Tang Ping T. Rounding mode insensitive method and apparatus for integer rounding
WO2006017230A1 (en) * 2004-07-13 2006-02-16 Dolby Laboratories Licensing Corporation Unbiased rounding for video compression
US20080028014A1 (en) * 2006-07-26 2008-01-31 Hilt Jason W N-BIT 2's COMPLEMENT SYMMETRIC ROUNDING METHOD AND LOGIC FOR IMPLEMENTING THE SAME
US7816973B2 (en) * 2007-11-20 2010-10-19 Micron Technology, Inc. Devices and methods for reducing effects of device mismatch in temperature sensor circuits
JP4629750B2 (ja) 2008-03-31 2011-02-09 日立オートモティブシステムズ株式会社 組み込み制御装置
GB2459271A (en) * 2008-04-15 2009-10-21 Sony Corp Bit reduction in a transmitter, before and after filtering
CN101950534B (zh) * 2010-09-20 2015-09-16 深圳市中庆微科技开发有限公司 一种动态自适应提高显示频率的方法
US8849885B2 (en) * 2012-06-07 2014-09-30 Via Technologies, Inc. Saturation detector
EP3147774A1 (fr) * 2015-09-25 2017-03-29 Gemalto Sa Generateur d'horloge aleatoire
EP3471271A1 (en) * 2017-10-16 2019-04-17 Acoustical Beauty Improved convolutions of digital signals using a bit requirement optimization of a target digital signal
US10684824B2 (en) 2018-06-06 2020-06-16 Nvidia Corporation Stochastic rounding of numerical values
CN111800134B (zh) * 2020-06-30 2024-11-26 青岛歌尔智能传感器有限公司 信号处理方法、装置、电子设备及计算机可读存储介质
GB2627253A (en) * 2023-02-17 2024-08-21 Imagination Tech Ltd Hardware efficient rounding
KR102727191B1 (ko) * 2023-08-09 2024-11-06 송순엽 3d 모델링 데이터 경량화방법 및 그 기록매체

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4589084A (en) * 1983-05-16 1986-05-13 Rca Corporation Apparatus for symmetrically truncating two's complement binary signals as for use with interleaved quadrature signals
SE440300B (sv) * 1983-11-24 1985-07-22 Ellemtel Utvecklings Ab Forfarande for att i en samplad signal kompensera for trunkeringsfel samt anordning for utforande av forfarandet
DE3584864D1 (de) * 1984-09-04 1992-01-23 Nec Corp Digitaler schwingkreis.
US4727506A (en) * 1985-03-25 1988-02-23 Rca Corporation Digital scaling circuitry with truncation offset compensation
US4831576A (en) * 1986-05-06 1989-05-16 Yamaha Corporation Multiplier circuit
JPH02227770A (ja) * 1989-02-28 1990-09-10 Nec Corp 直交変換器
US4965668A (en) * 1989-11-09 1990-10-23 The Grass Valley Group, Inc. Adaptive rounder for video signals
JPH0484318A (ja) * 1990-07-27 1992-03-17 Nec Corp 丸め演算回路
JP3199371B2 (ja) * 1990-07-30 2001-08-20 松下電器産業株式会社 丸め装置
JPH05265709A (ja) * 1992-03-23 1993-10-15 Nec Corp 丸め演算回路
JP3103914B2 (ja) * 1992-08-21 2000-10-30 ソニー株式会社 データの丸め処理回路およびデータの復元回路

Also Published As

Publication number Publication date
JP3762011B2 (ja) 2006-03-29
KR100462447B1 (ko) 2005-05-11
US5696710A (en) 1997-12-09
MX9700196A (es) 1997-12-31
EP0782319A2 (en) 1997-07-02
EP0782319A3 (en) 1998-01-07
DE69624329T2 (de) 2003-02-20
JPH09288563A (ja) 1997-11-04
EP0782319B1 (en) 2002-10-16
DE69624329D1 (de) 2002-11-21
CN1095113C (zh) 2002-11-27
CN1156279A (zh) 1997-08-06

Similar Documents

Publication Publication Date Title
KR970049442A (ko) M-비트 디지탈 신호의 "n" 최하위비트를 대칭적으로 감소시키는 장치
US20080012735A1 (en) Digital entroping for digital audio reproductions
JPH07114466B2 (ja) ビデオ信号フエーデイング回路
KR910003504A (ko) 디지탈 신호 처리 회로
KR920020971A (ko) 디지틀 전송 테스트 신호 발생 회로
JPS5945306B2 (ja) デイジタル・アナログ変換装置
KR940022242A (ko) 변조 장치 및 복조 장치
KR970057913A (ko) Mpeg-2 복호화기의 역양자화기
KR920001327A (ko) 계수승산회로
JPS62183627A (ja) デジタルデ−タの処理方式
JPS6352488B2 (ko)
US4855741A (en) Logarithmic digital level display device
JPH0713743A (ja) 乗算器
KR970024631A (ko) 부호화 및 복호화 방법 및 회로
KR940023049A (ko) 8/11 복호기
JP2747892B2 (ja) 電子楽器
JPH0398384A (ja) ファクシミリ符号器
JPS5783914A (en) Digital limiter
KR940012358A (ko) 디지탈 변/복조 부호 룩업 테이블
KR920701903A (ko) 근사산술디비전을 수행하는 방법 및 장치
KR960001978A (ko) 배럴 쉬프터 회로
KR950022134A (ko) 신호레벨 클리프 (clip) 회로
KR960038667A (ko) 칼라 화상데이타의 레벨 축소방법
KR970029611A (ko) 역양자화기
JPS6461122A (en) Coding system for digital information

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19961227

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20011224

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19961227

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20031128

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20040924

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20041209

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20041210

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20071123

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20081201

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20091123

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20101124

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20111122

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20121119

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20121119

Start annual number: 9

End annual number: 9

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20141109