[go: up one dir, main page]

KR970031255A - 아날로그 및 디지털신호의 각 이득변경이 가능한 이득가변장치(gain varying device capable of varying each gain of analog and digital signals) - Google Patents

아날로그 및 디지털신호의 각 이득변경이 가능한 이득가변장치(gain varying device capable of varying each gain of analog and digital signals) Download PDF

Info

Publication number
KR970031255A
KR970031255A KR1019960052430A KR19960052430A KR970031255A KR 970031255 A KR970031255 A KR 970031255A KR 1019960052430 A KR1019960052430 A KR 1019960052430A KR 19960052430 A KR19960052430 A KR 19960052430A KR 970031255 A KR970031255 A KR 970031255A
Authority
KR
South Korea
Prior art keywords
gain
analog
digital
zero cross
gain variable
Prior art date
Application number
KR1019960052430A
Other languages
English (en)
Other versions
KR100432342B1 (ko
Inventor
다꾸지 히메노
히로시 다까하타
Original Assignee
이데이 노브유끼
소니 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이데이 노브유끼, 소니 가부시끼가이샤 filed Critical 이데이 노브유끼
Publication of KR970031255A publication Critical patent/KR970031255A/ko
Application granted granted Critical
Publication of KR100432342B1 publication Critical patent/KR100432342B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
    • H03M1/0863—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of switching transients, e.g. glitches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/18—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging
    • H03M1/186—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedforward mode, i.e. by determining the range to be selected directly from the input signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/70—Automatic control for modifying converter range

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Amplification And Gain Control (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

이득가변장치는 입력 아날로그신호 또는 디지털 신호에서 제로크로스나 그 근처를 검출하기 위한 제로크로스 검출기와, 입력아날로그신호의 이득을 변경하기 위한 아날로그 이득가변기와, 입력디지털신호의 이득을 변경하기 위한 디지털 이득가변기와,를 포함하여 구성된다. 이 장치에 있어서, 개별 이득가변기에서의 아날로그신호나 디지털신호의 이득변경 타이밍은 제로크로스 검출 타이밍에 따라서 결정되며, 따라서 이득변경작동에 있어서 어떠한 가청잡음의 발생없이 평탄한 절환작동을 실행할 수 있게 된다.

Description

아날로그 및 디지털신호의 각 이득변경이 가능한 이득가변장치(GAIN VARYING DEVICE CAPABLE OF VARYING EACH GAIN OF ANALOG AND DIGITAL SIGNALS)
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
도 4는 본 발명의 제 1실시예를 나타내는 이득가변장치의 블록도.
도 8은 본 발명의 제 2실시예를 나타내는 블록도.
도 13은 본 발명의 제 3실시예의 블록도.

Claims (11)

  1. 입력 아날로그신호의 이득을 변경할 수 있는 아날로그 이득가변수단과; 입력 아날로그신호에서 제로크로스를 검출하기 위한 제로크로스 검출수단과; 상기 아날로그 이득가변수단으로부터 출력된 아날로그신호를 디지털신호로 변환하기 위한 아날로그-디지털 변환수단과; 상기 아날로그-디지털 변환수단에 의해 변환된 디지털 신호의 이득을 변경할 수 있는 디지털 이득가변수단과; 상기 제로크로스 검출수단으로부터 얻어진 검출된 제로크로스타이밍에 대응해서 상기 아날로그 이득가변수단의 이득변경타이밍과 상기 디지털 이득가변수단의 이득변경타이밍을 제어하기 위한 제어수단과; 를 포함하여 구성된 것을 특징으로 하는 이득가변장치.
  2. 제 1항에 있어서, 상기 제로크로스 검출수단은 입력 아날로그신호의 제로크로스의 타이밍 또는 그 근처에서의 타이밍을 검출하는 것을 특징으로 하는 이득가변장치.
  3. 제 1항에 있어서, 상기 아날로그 이득가변수단에서의 이득변경스텝의 피치는 상기 디지털 이득가변수단에서의 이득변경스텝의 피치보다 큰 것을 특징으로 하는 이득가변장치.
  4. 제 1항에 있어서, 상기 제로크로스 검출수단에 의해 검출된 제로크로스 타이밍을 지연하기 위한 지연수단을 더 포함하여 구성되며, 여기서 상기 아날로그 이득가변수단의 이득변경타이밍은 상기 제로크로스 검출수단으로부터 얻어진 제로크로스 타이밍에 대응하여 제어되며, 상기 디지털 이득가변수단의 이득변경타이밍은 상기 지연수단의 출력에 대응하여 제어되는 것을 특징으로 하는 이득가변장치.
  5. 제 4항에 있어서, 상기 지연수단에서의 지연량은 상기 아날로그-디지털 변환수단에서의 처리시간에 해당하는 것을 특징으로 하는 이득가변장치.
  6. 입력 아날로그신호의 이득을 변경할 수 있는 아날로그 이득가변수단과; 상기 아날로그 이득가변수단으로부터 출력된 아날로그신호를 디지털 신호로 변환하기 위한 아날로그-디지털 변환수단과: 상기 아날로그-디지털 변환수단으로부터 출력된 디지털 신호에서 제로크로스나 그 근처를 검출하기 위한 제로크로스 검출수단과; 상기 아날로그-디지털 변환수단으로부터 출력된 디지털신호의 이득을 변경할 수 있는 디지털 이득가변수단과; 소정 통신데이터를 상기 아날로그 이득가변수단 및 상기 디지털 이득가변수단으로 전송하기 위한 전송수단과; 상기 제로크로스 검출수단으로부터 얻어진 검출된 제로크로스나 그 부근의 타이밍에 대응해서, 상기 전송수단으로부터 상기 아날로그 이득가변수단으로의 통신데이터 전송을 허가 또는 금지하기 위한 제어수단과; 를 포함하여 구성된 것을 특징으로 하는 이득가변수단.
  7. 제 6항에 있어서, 상기 아날로그-디지털 변환수단의 출력을 필터링하기 위한 고역통과필터를 더 포함하여 구성되며, 상기 제로크로스 검출수단은 상기 고역통과필터수단의 출력신호에서 제로크로스나 그 부근을 검출하는 것을 특징으로 하는 이득가변장치.
  8. 제 6항에 있어서, 상기 소정의 통신데이터는 적어도 하나의 이득설정값 또는 제어된 채널식별신호를 포함하는 것을 특징으로 하는 이득가변장치.
  9. 제 6항에 있어서, 상기 제로크로스 검출수단에 의해서 소정시간 내에 제로크로스나 그 부근임이 검출되지 않을 경우에, 상기 제어수단은 강제로 상기 디지털 이득가변수단과 상기 아날로그 이득가변수단이 이득변경작동을 실행할 수 있도록 하는 것을 특징으로 하는 이득가변장치.
  10. 제 6항에 있어서, 상기 입력 아날로그신호는 다수의 채널을 포함하여 구성되며, 상기 아날로그 이득가변수단과 상기 디지털 이득가변수단의 각각이 채널의 각각에 대한 제어하에서 이득변경작동을 실행하는 경우, 상기 제어수단은 한 채널에 대한 이득가변작동과 다른 채널에 대한 이득가변작동 사이의 시간차분이 소정시간기간을 초과하지 않도록 그 제어작동을 실행하는 것을 특징으로 하는 이득가변장치.
  11. 입력 디지털신호에서 제로크로스나 그 부근을 검출하기 위한 제로크로스 검출수단과; 입력 디지털신호를 아날로그신호로 변환하기 위한 디지털-아날로그 변환수단과; 상기 디지털-아날로그 변환수단에 의해 변환된 아날로그신호의 이득을 변경할 수 있는 아날로그 이득가변수단과; 상기 제로크로스 검출수단의 출력신호에 대응해서 상기 아날로그 이득가변수단의 이득변경타이밍을 절환 및 제어하기 위한 제어수단과:를 포함하여 구성된 것을 특징으로 하는 이득가변장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960052430A 1995-11-06 1996-11-06 아날로그및디지털신호의각이득변경이가능한이득가변장치 KR100432342B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP95-309703 1995-11-06
JP7309703A JPH09130245A (ja) 1995-11-06 1995-11-06 ゲイン可変回路

Publications (2)

Publication Number Publication Date
KR970031255A true KR970031255A (ko) 1997-06-26
KR100432342B1 KR100432342B1 (ko) 2004-09-10

Family

ID=17996275

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960052430A KR100432342B1 (ko) 1995-11-06 1996-11-06 아날로그및디지털신호의각이득변경이가능한이득가변장치

Country Status (5)

Country Link
US (1) US5808575A (ko)
JP (1) JPH09130245A (ko)
KR (1) KR100432342B1 (ko)
GB (1) GB2307121B (ko)
ID (1) ID17245A (ko)

Families Citing this family (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6445320B1 (en) 1919-11-27 2002-09-03 Yamaha Corporation A/D conversion apparatus
US6088461A (en) * 1997-09-26 2000-07-11 Crystal Semiconductor Corporation Dynamic volume control system
US6373954B1 (en) * 1997-10-14 2002-04-16 Cirrus Logic, Inc. Single-chip audio circuitry, method, and systems using the same
US6215429B1 (en) * 1998-02-10 2001-04-10 Lucent Technologies, Inc. Distributed gain for audio codec
US6570929B1 (en) * 1999-07-08 2003-05-27 Telefonaktiebolaget Lm Ericsson (Publ) Power control scheme for maximizing carrier signal-to-noise ratio in multicarrier transmitters
US6721368B1 (en) * 2000-03-04 2004-04-13 Qualcomm Incorporated Transmitter architectures for communications systems
JP4545272B2 (ja) * 2000-03-31 2010-09-15 旭化成エレクトロニクス株式会社 デジタルアッテネータ、デジタル減衰処理方法
US7076225B2 (en) * 2001-02-16 2006-07-11 Qualcomm Incorporated Variable gain selection in direct conversion receiver
EP1415400A2 (en) * 2001-07-17 2004-05-06 Honeywell International Inc. Dual analog-to-digital converter system for increased dynamic range
US7085334B2 (en) * 2002-09-30 2006-08-01 Lsi Logic Corporation Automatic gain control with analog and digital gain
US7505855B2 (en) * 2003-02-25 2009-03-17 Microchip Technology Incorporated Multi-channel amplifier having programmable operational characteristics controlled with a serial interface
US7218258B2 (en) * 2004-02-05 2007-05-15 Broadcom Corporation Method and system for mixed analog-digital automatic gain control
JP4744991B2 (ja) * 2005-09-06 2011-08-10 株式会社ディーアンドエムホールディングス オーディオ信号出力装置
JP2007093677A (ja) * 2005-09-27 2007-04-12 D & M Holdings Inc オーディオ信号出力装置
US20070104337A1 (en) * 2005-11-08 2007-05-10 Shurtz Gregory R Apparatus and method for automatic volume synchronization of a digital audio device with an analog audio source
DE102006005032B4 (de) 2006-02-03 2018-06-28 Intel Deutschland Gmbh Empfangsverfahren mit digitaler Pegeleinstellung im Analogteil und stufenweiser Pegelveränderung im Digitalteil
WO2007110816A1 (en) 2006-03-24 2007-10-04 Nxp B.V. Automatic gain control circuit
JP4901416B2 (ja) 2006-10-16 2012-03-21 株式会社東芝 デジタルフィルタ装置
JP2008256644A (ja) * 2007-04-09 2008-10-23 Anritsu Corp 信号発生装置
CN101350604B (zh) * 2007-07-19 2012-07-04 鸿富锦精密工业（深圳）有限公司 自动切换音量调节模式的装置及方法
US20090175468A1 (en) * 2008-01-09 2009-07-09 Mediatek Inc. Methods for preventing unwanted sound caused by gain changes
JP2009207083A (ja) * 2008-02-29 2009-09-10 Sanyo Electric Co Ltd 増幅回路
US8385563B2 (en) * 2008-08-21 2013-02-26 Texas Instruments Incorporated Sound level control in responding to the estimated impedances indicating that the medium being an auditory canal and other than the auditory canal
US8428536B2 (en) * 2008-11-25 2013-04-23 Silicon Laboratories Inc. Low-cost receiver using automatic gain control
JP5313008B2 (ja) * 2009-03-30 2013-10-09 オリンパス株式会社 補正信号生成装置およびａ／ｄ変換装置
EP2317647B1 (en) * 2009-10-30 2015-12-16 ST-Ericsson SA Threshold crossing detection
JP2011130341A (ja) * 2009-12-21 2011-06-30 Oki Semiconductor Co Ltd 信号処理装置及び信号処理方法
JP5424853B2 (ja) * 2009-12-21 2014-02-26 ラピスセミコンダクタ株式会社 信号処理装置及び信号処理方法
US9647620B2 (en) * 2010-01-17 2017-05-09 Mediatek Pte Ltd. Electronic device and integrated circuit comprising a gain control module and method therefor
CN103001598B (zh) * 2011-07-19 2015-10-28 联发科技股份有限公司 音频处理装置以及使用该音频处理装置的音频系统
US9252730B2 (en) 2011-07-19 2016-02-02 Mediatek Inc. Audio processing device and audio systems using the same
DE102012110737B4 (de) * 2012-11-09 2020-12-10 Infineon Technologies Ag Analog-Digital-Wandler-Anordnung
US9391576B1 (en) 2013-09-05 2016-07-12 Cirrus Logic, Inc. Enhancement of dynamic range of audio signal path
US9831843B1 (en) 2013-09-05 2017-11-28 Cirrus Logic, Inc. Opportunistic playback state changes for audio devices
US9774342B1 (en) 2014-03-05 2017-09-26 Cirrus Logic, Inc. Multi-path analog front end and analog-to-digital converter for a signal processing system
US9525940B1 (en) 2014-03-05 2016-12-20 Cirrus Logic, Inc. Multi-path analog front end and analog-to-digital converter for a signal processing system
US9306588B2 (en) 2014-04-14 2016-04-05 Cirrus Logic, Inc. Switchable secondary playback path
EP3140909B1 (en) * 2014-05-08 2019-07-03 TDK Corporation Circuit and method of operating a circuit
US10785568B2 (en) * 2014-06-26 2020-09-22 Cirrus Logic, Inc. Reducing audio artifacts in a system for enhancing dynamic range of audio signal path
US9337795B2 (en) 2014-09-09 2016-05-10 Cirrus Logic, Inc. Systems and methods for gain calibration of an audio signal path
US9596537B2 (en) 2014-09-11 2017-03-14 Cirrus Logic, Inc. Systems and methods for reduction of audio artifacts in an audio system with dynamic range enhancement
US9503027B2 (en) 2014-10-27 2016-11-22 Cirrus Logic, Inc. Systems and methods for dynamic range enhancement using an open-loop modulator in parallel with a closed-loop modulator
US9584911B2 (en) 2015-03-27 2017-02-28 Cirrus Logic, Inc. Multichip dynamic range enhancement (DRE) audio processing methods and apparatuses
US9959856B2 (en) 2015-06-15 2018-05-01 Cirrus Logic, Inc. Systems and methods for reducing artifacts and improving performance of a multi-path analog-to-digital converter
US9473161B1 (en) * 2015-09-09 2016-10-18 Microchip Technology Incorporated Mixed signal automatic gain control for increased resolution
US9955254B2 (en) 2015-11-25 2018-04-24 Cirrus Logic, Inc. Systems and methods for preventing distortion due to supply-based modulation index changes in an audio playback system
US9543975B1 (en) 2015-12-29 2017-01-10 Cirrus Logic, Inc. Multi-path analog front end and analog-to-digital converter for a signal processing system with low-pass filter between paths
US9880802B2 (en) * 2016-01-21 2018-01-30 Cirrus Logic, Inc. Systems and methods for reducing audio artifacts from switching between paths of a multi-path signal processing system
US9998826B2 (en) 2016-06-28 2018-06-12 Cirrus Logic, Inc. Optimization of performance and power in audio system
US10545561B2 (en) 2016-08-10 2020-01-28 Cirrus Logic, Inc. Multi-path digitation based on input signal fidelity and output requirements
US10263630B2 (en) 2016-08-11 2019-04-16 Cirrus Logic, Inc. Multi-path analog front end with adaptive path
US9813814B1 (en) 2016-08-23 2017-11-07 Cirrus Logic, Inc. Enhancing dynamic range based on spectral content of signal
US9762255B1 (en) 2016-09-19 2017-09-12 Cirrus Logic, Inc. Reconfiguring paths in a multiple path analog-to-digital converter
US9780800B1 (en) 2016-09-19 2017-10-03 Cirrus Logic, Inc. Matching paths in a multiple path analog-to-digital converter
US9929703B1 (en) 2016-09-27 2018-03-27 Cirrus Logic, Inc. Amplifier with configurable final output stage
US9967665B2 (en) 2016-10-05 2018-05-08 Cirrus Logic, Inc. Adaptation of dynamic range enhancement based on noise floor of signal
US10321230B2 (en) 2017-04-07 2019-06-11 Cirrus Logic, Inc. Switching in an audio system with multiple playback paths
US10008992B1 (en) 2017-04-14 2018-06-26 Cirrus Logic, Inc. Switching in amplifier with configurable final output stage
US9917557B1 (en) 2017-04-17 2018-03-13 Cirrus Logic, Inc. Calibration for amplifier with configurable final output stage
JP7218637B2 (ja) 2019-03-20 2023-02-07 ヤマハ株式会社 Ａ／ｄ変換デバイスおよびａ／ｄ変換方法
WO2023209333A1 (en) * 2022-04-28 2023-11-02 Cirrus Logic International Semiconductor Limited Circuitry for and methods of gain control
GB2634626A (en) * 2022-04-28 2025-04-16 Cirrus Logic Int Semiconductor Ltd Circuitry for and methods of gain control

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1063717A (en) * 1975-03-12 1979-10-02 Chih C. Yu Programmable binary amplifier
DE3574655D1 (de) * 1984-05-15 1990-01-11 Bbc Brown Boveri & Cie Analog-digital-wandler.
DE8717485U1 (de) * 1987-10-06 1989-04-06 ANT Nachrichtentechnik GmbH, 7150 Backnang Dynamikkompressor
IE62843B1 (en) * 1989-03-16 1995-03-08 Taldat Ltd Automatic gain control devices

Also Published As

Publication number Publication date
US5808575A (en) 1998-09-15
GB2307121B (en) 2000-03-15
GB2307121A (en) 1997-05-14
JPH09130245A (ja) 1997-05-16
KR100432342B1 (ko) 2004-09-10
ID17245A (id) 1997-12-11
GB9623141D0 (en) 1997-01-08

Similar Documents

Publication Publication Date Title
KR970031255A (ko) 아날로그 및 디지털신호의 각 이득변경이 가능한 이득가변장치(gain varying device capable of varying each gain of analog and digital signals)
KR840003950A (ko) 디지탈 자동 이득 제어장치
US4185168A (en) Method and means for adaptively filtering near-stationary noise from an information bearing signal
RU96102854A (ru) Способ и устройство ослабления шума в речевом сигнале
KR870004458A (ko) 감지기 신호 처리기 검사 방법 및 장치
BR9201712A (pt) Conversor de frequencia de amostragem
KR960024344A (ko) 불꽃검출기 자기진단시스템
KR900018730A (ko) 촬상장치
EP0845865A3 (en) Analogue to digital converter system
KR100323011B1 (ko) 음성신호의피치주기추출장치
EP0881639A3 (en) Automatic equalization system
KR970072652A (ko) 자동 이득 제어 방법 및 자동 이득 제어 장치
EP0783207A3 (en) digital signal processing method and apparatus
CA2043856A1 (en) Apparatus for correcting a color tone of a video signal
KR960039849A (ko) 패턴인식형 윤곽보정장치
KR940025157A (ko) 음성신호 자동진폭 제어장치
EP1010883A4 (en) METHOD FOR CONTROLLING DETONATION IN AN INTERNAL COMBUSTION ENGINE
KR970031250A (ko) 무선 주파수 신호의 자동 이득 제어 조정 장치(automatic gain controller of radio frequency)
KR100299848B1 (ko) 시간 영역 데이터와 주파수 영역 데이터간 변환 시스템의 윈도우크기 동적 변환 방법
SU1192116A2 (ru) Устройство дл оптимальной обработки сложного сигнала
KR970019346A (ko) 복합영상기기의 아날로그/디지탈 변환 장치 및 그 방법
KR970068152A (ko) 디지털신호 처리방법 및 장치
KR970056995A (ko) 샘플링영역의 설정이 가능한 아날로그/디지탈변환장치
EP0771081A3 (en) Waveform identity discriminating circuit
JPS57114872A (en) Detecting and display device

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19961106

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20011011

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19961106

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20030630

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20040225

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20040510

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20040511

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20070430

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20080428

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20090429

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20090429

Start annual number: 6

End annual number: 6

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20110409