KR970017685A - 더미셀 어레이를 가진 반도체 메모리 장치 - Google Patents
더미셀 어레이를 가진 반도체 메모리 장치 Download PDFInfo
- Publication number
- KR970017685A KR970017685A KR1019950031475A KR19950031475A KR970017685A KR 970017685 A KR970017685 A KR 970017685A KR 1019950031475 A KR1019950031475 A KR 1019950031475A KR 19950031475 A KR19950031475 A KR 19950031475A KR 970017685 A KR970017685 A KR 970017685A
- Authority
- KR
- South Korea
- Prior art keywords
- cell array
- row decoder
- dummy
- normal cell
- memory device
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title abstract description 3
- 238000003491 array Methods 0.000 abstract 1
Landscapes
- Semiconductor Memories (AREA)
Abstract
본 발명은 더미셀 어레이를 가진 반도체 메모리 장치에 관한 것으로서, 특히 코아부의 중앙 상부에 위치하는 제1로우 디코더, 코아부의 중앙 하부에 위치하는 제2로우 디코더, 제1로우 디코더의 좌우로 배열된 복수의 제1노말셀 어레이 블럭들; 제2로우 디코더의 좌우로 배열된 복수의 제2노말셀 어레이 블럭들, 각 노말셀 어레이 블럭들의 로우 디코더의 반대편에 배치되는 복수의 더미블럭들 및 상하로 배치되는 더미블럭들의 사이에 배치되는 복수의 더미셀 어레이들 구비한 것을 특징으로 한다.
따라서 본 발명에서는 더미셀 어레이가 노말셀 어레이 블럭들의 사이에 배치하게 되므로 로딩효과를 줄일 수 있게 된다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 의한 낸드형 셀스트링 구조를 가진 반도체 메모리 장치의 칩 레이아웃을 나타낸 도면.
Claims (1)
- 코아부의 중앙 상부에 위치하는 제1로우 디코더; 코아부의 중앙 하부에 위치하는 제2로우 디코더; 상기 제1로우 디코더의 좌우로 배열된 복수의 제1노말셀 어레이 블럭들; 상기 제2로우 디코더의 좌우로 배열된 복수의 제2노말셀 어레이 블럭들; 각 노말셀 어레이 블럭들의 로우 디코더의 반대편에 배치되는 복수의 더미블럭들 및 상하로 배치되는 상기 더미블럭들의 사이에 배치되는 복수의 더미셀 어레이를 구비한 것을 특징으로 하는 더미셀 어레이를 가진 반도체 메모리 장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950031475A KR970017685A (ko) | 1995-09-23 | 1995-09-23 | 더미셀 어레이를 가진 반도체 메모리 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950031475A KR970017685A (ko) | 1995-09-23 | 1995-09-23 | 더미셀 어레이를 가진 반도체 메모리 장치 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR970017685A true KR970017685A (ko) | 1997-04-30 |
Family
ID=66615860
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950031475A KR970017685A (ko) | 1995-09-23 | 1995-09-23 | 더미셀 어레이를 가진 반도체 메모리 장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR970017685A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100489714B1 (ko) * | 1996-05-08 | 2005-08-31 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 액정장치제조방법,액정패널,및액티브매트릭스표시장치제조방법 |
| KR100939146B1 (ko) * | 2006-10-30 | 2010-01-28 | 가부시끼가이샤 도시바 | 비휘발성 반도체 메모리 시스템 및 그 데이터 기입 방법 |
-
1995
- 1995-09-23 KR KR1019950031475A patent/KR970017685A/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100489714B1 (ko) * | 1996-05-08 | 2005-08-31 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 액정장치제조방법,액정패널,및액티브매트릭스표시장치제조방법 |
| KR100939146B1 (ko) * | 2006-10-30 | 2010-01-28 | 가부시끼가이샤 도시바 | 비휘발성 반도체 메모리 시스템 및 그 데이터 기입 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900005451A (ko) | 반도체메모리장치 | |
| KR890002886A (ko) | 반도체 기억장치 | |
| KR910016009A (ko) | 메모리 장치내의 결손을 제거하기 위한 리던던시 구조 | |
| JPS56108259A (en) | Semiconductor memory device | |
| KR920006997A (ko) | 용장회로(冗長回路) | |
| TW335549B (en) | Nand-type flash memory device and driving method thereof | |
| EP0929077A3 (en) | Semiconductor memory with built-in parallel bit test mode | |
| EP0107387A3 (en) | Semiconductor memory device | |
| KR850006982A (ko) | 반도체 메모리 장치 | |
| KR930005020A (ko) | 망사 구조의 전원선을 가지는 반도체 메모리 장치 | |
| KR870008316A (ko) | 반도체 기억장치 | |
| KR880010421A (ko) | 오픈 비트선 구조를 가지는 다이나믹형 랜덤 억세스 메모리 | |
| US5831315A (en) | Highly integrated low voltage SRAM array with low resistance Vss lines | |
| KR920010632A (ko) | 반도체 메모리 디바이스 | |
| KR960038971A (ko) | 트리플 포트 반도체 메모리장치 | |
| KR970017685A (ko) | 더미셀 어레이를 가진 반도체 메모리 장치 | |
| KR880011804A (ko) | 반도체 집적회로 장치 | |
| KR900019047A (ko) | 반도체 기억장치 | |
| KR930011238A (ko) | 스태틱 알에이엠(ram)의 메모리셀 및 그 메모리셀어레이 | |
| TW357454B (en) | Semiconductor memory device | |
| KR910010715A (ko) | 반도체 메모리 | |
| KR930001738B1 (ko) | 반도체 메모리장치의 워드라인 드라이버 배치방법 | |
| JPS61227289A (ja) | 半導体記憶装置 | |
| KR960025798A (ko) | 반도체메모리소자의 메모리셀어레이의 배열방법 | |
| KR980006297A (ko) | 다중 레벨 도전체 워드라인 스트래핑 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 19950923 |
|
| PG1501 | Laying open of application | ||
| PC1203 | Withdrawal of no request for examination | ||
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |