[go: up one dir, main page]

KR970011582B1 - 대규모 집적 회로 장치 - Google Patents

대규모 집적 회로 장치 Download PDF

Info

Publication number
KR970011582B1
KR970011582B1 KR1019930004140A KR930004140A KR970011582B1 KR 970011582 B1 KR970011582 B1 KR 970011582B1 KR 1019930004140 A KR1019930004140 A KR 1019930004140A KR 930004140 A KR930004140 A KR 930004140A KR 970011582 B1 KR970011582 B1 KR 970011582B1
Authority
KR
South Korea
Prior art keywords
signal
terminal
function block
boundary scanning
serial bus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019930004140A
Other languages
English (en)
Other versions
KR930020652A (ko
Inventor
마사히꼬 쇼다
Original Assignee
닛본덴기 가부시끼가이샤
세끼모또 타다히로
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛본덴기 가부시끼가이샤, 세끼모또 타다히로 filed Critical 닛본덴기 가부시끼가이샤
Publication of KR930020652A publication Critical patent/KR930020652A/ko
Application granted granted Critical
Publication of KR970011582B1 publication Critical patent/KR970011582B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318555—Control logic
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31701—Arrangements for setting the Unit Under Test [UUT] in a test mode
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318572—Input/Output interfaces
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2273—Test methods

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

내용없음.

Description

대규모 집적 회로 장치
제 1 도는 본 발명에 따른 대규모 집적 회로 장치의 한 실시예의 블럭도.
제 2 도는 제 1 도의 대규모 집적 회로 장치의 한 실시예에서 사용되는 바운더리 스캐닝 기능 블럭내의 TAP 제어기(201)의 입/출력 신호를 도시하는 모식도.
제 3 도는 제 1 도의 대규모 집적 회로 장치의 한 실시예에서 사용할 직렬 버스 기능 블럭의 양호한 구성의 일부를 도시하는 회로도.
제 4 도는 본 발명의 대규모 집적 회로의 한 실시예의 동작을 도시하는 타이밍 챠트.
제 5 도는 본 발명의 대규모 집적 회로의 양호한 실시예의 응용을 도시하는 블럭도.
제 6 도는 본 발명의 대규모 집적 회로의 제 2 실시예의 블럭도.
제 7 도는 직렬 버스 기능 블럭의 구성을 도시하는 블럭도.
제 8 도는 제 7 도의 직렬 버스 기능 블럭의 동작을 도시하는 타이밍 챠트.
제 9 도는 바운더리 스캐닝 기능 블럭의 구성을 도시하는 블럭도.
제 10 도는 제 9 도의 바운더리 스캐닝 기능 블럭의 동작을 도시하는 타이밍 챠트.
* 도면의 주요부분에 대한 부호의 설명
1 : LSI 기능 블럭2 : 바운더리 스캐닝 기능 블럭
3 : 직렬 버스 기능 블럭4 : 입력 신호
5 : 출력 신호6 : 제어 단자
7 : 데이타 단자8 : 클럭 단자
9 : 바운더리 스캐닝 기능 블럭의 인에이블링 제어 신호
10 : 테스트 모드 선택 회로11 : 테스트 데이타 출력
12 : 셀 출력 신호13 : 셀 입력 신호
14 : 제어 신호15 : SB 동결 신호
16 : 외부 선택 신호32 : 인입 레지스터
33 : OR게이트
본 발명은 일반적으로 대규모 집적 회로 장치(이후에 LSI라 칭함)에 관한 것으로, 특히, 직렬 버스를 통해 내부 기능을 외부에서 설정 및 변경하기 위한 직렬 버스 기능 및 회로 기판에 설치된 후 배선을 점검하기 위한 바운더리 스캐닝 기능을 포함하는 LSI에 관한 것이다.
LSI의 내부 기능을 외부에서 설정 및 변경하기 위해 일본국 공개공보 제1-205647호에 공개된 바와 같이 직렬 버스의 기능에 의해 내부 계수 등의 설정값을 변화시키는 방법이 제안되어 있다. 예를 들어, 제어용 LSI의 경우에, 내부 승수의 계수를 외부에서 설정하거나 LSI가 설치되는 회로 시스템의 기능을 변경하기 위해 지연 량을 변화시키는 것이 필요하다. 이러한 경우에, 상기 기술된 직렬 버스 기능이 사용된다.
또한, IEEE 1149.1에 의해 표준화된 바와같이 바운더리 스캐닝 기능을 결합시켜 사용가능한 LSI가 있다. 이러한 LSI는 회로 기판 상에 설치된 후 바운더리 스캐닝 기능에 의해 납땜부 장애, 패턴 파손, 및 LSI 그 자체의 기능을 점검함으로써 고장부를 식별할 수 있게 한다.
제 7 도는 직렬 버스 기능을 갖는 LSI의 개략적 블럭도이다. 직/병렬 컨버터(101)은 외부에서 입력되는 직렬 데이타(SID : 109)를 내부 계수로서 병렬 데이타(110)으로 변환한다. 병렬 데이타는 다수의 레지스터(106,107)에 대한 입력으로 된다. 레지스터 선택기(105)는 병렬 데이타(110)을 기억하기 위한 레지스터를 결정하기 위해 선택 제어 신호(116,117)을 발생한다. 레지스터(106,107) 중 하나에 기억된 데이타(내부 계수 : 118)은 LSI 기능 블럭(1)에 설정된다.
어드레스 디코더(102)는 병렬 데이타(110)이 주 어드레스 신호일 때 주 어드레스가 LSI 그 자체의 어드레스인가를 판단한다. 어드레스가 LSI 그 자체의 어드레스일 때, 정합 신호(111)은 활성화되어 상태 제어기(103)에 출력된다. 상기 제어기(103)은 입력으로서 정합 신호(111), 버스 비지(busy) 신호(SIB : 112) 및 클럭 신호(SIK : 113)을 사용하고, 정합 신호(111) 및 버스 비지 신호(112) 모두가 활성화 될 때 레지스터 선택기(105)를 클럭 신호(113)과 동기화시키기 위한 인에이블링 신호(115)를 발생시킨다.
서브 어드레스 디코더(104)는 병렬 데이타(11)이 서브 어드레스 신호일 때 서브 어드레스를 점검하여 다수의 레지스터(106, 107) 중 하나를 선택하기 위한 선택 신호를 발생하고, 서브 어드레스 신호를 레지스터 선택기(105)에 출력한다. 레지스터 선택기(105)는 선택 신호(114) 및 인에이블링 신호(115)에 기초하여 상기 기술된 선택 제어 신호(116,117)을 발생한다.
제 8 도는 직렬 버스 기능의 동작을 예시하는 타이밍 챠트를 도시하고 있다. 파선 위의 각 신호의 우측 끝은 대응 신호의 좌측 끝과 연속된다.
초기에, 버스 비지 신호(112)가 로우 레벨로 될 때, 직렬 버스 기능은 동작을 개시한다. 클럭 신호(113)과 동기인 직렬 데이타(109)는 직/병렬 컨버터(101)에 의해 병렬 데이타(110)으로 변환된다. 제 8 도에 도시된 바와 같이 주 어드레스(A7~A0)에 대한 병렬 데이타(110)은 그것은 LSI 그 자체의 어드레스인가 아닌가가 어드레스 디코더(102)에 의해 점검된다. 어드레스가 LSI 그 자체의 것이라면, 정합 신호(111)이 활성화 된다. 그 다음, 상태 제어기(103)은 주 어드레스(A7~A0)에 실제적으로 입력되는 데이타(109) 상의 입력 신호가 레지스터 선택기(105)를 인에이블하기 위해 인에이블 신호(115)를 활성화시키는 그 자체의 데이타라는 것을 인식한다.
서브 어드레스 디코더(104)에서, 레지스터(106,107) 중 하나를 선택하는 선택 신호(114)를 발생하기 위해 데이타(109) 상의 입력 신호{제 8 도의 (입력 방향을 지시하는) R/W, (칩 선택) C0~C1, (서브 어드레스) S4~S0}로서, 서브 어드레스 등과 같은 실제로 공급된 신호에 대해 점검이 실시된다. 서브 어드레스에 의해 지정된 신호에 따라, 레지스터 선택기(105)는 레지스터를 선택하기 위해 선택 제어 신호(116,117)을 발생한다. 이때에, 데이타(109) 상의 직렬 데이타(D7~D0)은 직/병렬 변환을 통해 선택된 레지스터에 기억되고 LSI 기능 블럭의 동작은 데이타(지정 신호 : 118)에 의해 지정된다.
이러한 직렬 버스 기능을 실현하기 위해, 제 7 도에 도시된 바와 같이 적어도 3개의 단자, 즉, 데이타 입력(109), 버스 비지 입력(112), 및 클럭 입력(113)을 제공하는 것이 필요하다.
다음에, 바운더리 스캐닝 기능을 갖는 LSI는 제 9 도에 개략적으로 도시될 것이다. TAP 제어기(201)은 테스트 클럭(214)와 동기하여 변하는 테스트 모드 신호(TMS : 213)의 상태에 좌우되는 바운더리 스캐닝 기능을 제어하기 위한 다수의 신호(215,216,224 및 225)를 발생한다.
테스트 데이타(TDI : 212)는 다음 3가지 경로를 통해 TAP 제어기(201)에 의해 지시되는 동작 조건에 기초하여 직렬 데이타로서 입력되고 테스트 데이타 출력(TD0 : 227)로서 출력된다. 제 1 경로는 LSI 기능 블럭(1)과 신호 입/출력부 사이에 설치된 입/출력 셀(207,208) 및 테스트 데이타 출력(227)에 대한 직렬 라인(219,222 및 226)을 통하여 설치된 경로이다. 제 2 경로는 바이패스(205)와 테스트 데이타 출력(227)에 대한 직렬 라인(220, 222 및 226)을 통해 설치된 경로이다. 제 3 경로는 명령어 레지스터와 테스트 데이타 출력(227)에 대한 직렬 라인(223, 226)을 통해 설치된 경로이다.
제어 신호(221, 224)에 좌우되는 3개의 경로를 선택하기 위해 멀티플렉서(209,210)이 사용된다. 버퍼(211)은 제어 신호(225)에 따라 멀티플렉서(210)의 출력(226)을 테스트 데이타 출력(227)로 유도하도록 사용된다.
명령어 디코더(203)은 바운더리 레지스터부(204) 및 멀티플렉서(209)에 대한 제어 신호(221)을 발생시키기 위해 명령어 레지스터(206)으로부터 명령어(217)을 디코드한다. 레지스터(228,229)는 테스트 데이타 입력(212)와 테스트 모드 신호(213)을 각각 인입한다.
바운더리 스캐닝 기능의 동작은 동작 타이밍 차트의 형태로 제 10 도에 예시되어 있다. 제 10 도에서, 파선 위에 예시된 각 신호의 우측 끝은 파선 아래에 예시된 대응 신호의 좌측 끝과 연속된다. 테스트 데이타 입력(212)의 데이타 IR은 클럭 신호(214)와 동기하여 명령어 레지스터(202)에 공급된다. 이때에, TAP 제어기(201)은 명령어 레지스터(202) 내의 데이타 IR에 의해 설정된 명령어 기록을 제어하기 위해 명령어 레지스터 제어 신호(216)을 발생한다. 명령어 레지스터(202)에 기록된 명령(217)은 명령어 디코더(203)에 출력된다. 명령어 디코더(203)은 TAP 제어기(201)로부터의 타이밍 신호(215)에 따라 바운더리 레지스터부(204)에 제어 신호(218)을 출력한다.
명령을 실행한 후, 테스트 데이타 입력(212) 상의 데이타 DR은 입력 셀(207) 및 출력 셀(208)로 차례대로 이동된다. 이때에, 입/출력 셀(207,208)의 출력 단자는 지정 데이타를 반복적으로 출력하고 출력 단자에 접속된 입력 단자의 레벨을 판독한다. 이렇게 하므로써, 회로 기판 상의 납땜부 장애, 패턴 파손 등을 점검할 수 있다.
멀티플렉서(209,210)은 명령어 디코더(203) 및 TAP 제어기(201)의 출력으로 선택 신호(221,224)에 의해 선택된다. 버퍼(211)은 테스트 데이타 출력(227)이 TAP 제어기(201)의 인에이블링 신호(225)에 따라 활성화되는가를 결정한다.
이 바운더리 스캐닝 기능의 중요한 기능은 입/출력 셀(207,208)에 있는 것들이다. 입/출력 셀(207,208)은 LSI 기능 블럭(1)과 입/출력 핀(도시되지 않음) 사이에 설치되어 출력 데이타를 제어하고 회로 기판 상의 납땜부 장애 및 패턴 파손을 검출하기 위한 입력 데이타를 샘플링하기 위한 기능이 제공되어 있다.
이 바운더리 스캐닝 기능을 실현하기 위해, 적어도 4개의 단자, 즉, 테스트 데이타 입력(212), 테스트 모드 선택 신호(213), 테스트 클럭 신호(16) 및 테스트 데이타 출력(227)를 또한 필요로 한다. 또한, 제 9 도에 도시되지 않았지만 테스트 리세트 단자가 사용될 수 있다.
상기 기술된 2개의 기능은 유용하고 상호 독립적이다. 장래에는, 이들 2개의 기능을 갖는 LSI가 증가될 것이다. 그러나, 한편, 직렬 버스 기능을 갖춘 LSI는 적어도 3개의 단자를 필요로 하고, 바운더리 스캐닝 기능을 갖춘 LSI는 적어도 4개, 그러나 5개의 단자도 가능하다. 또한, 2개의 기능을 LSI에 포함시키려면, 적어도 7개 가능하면 8개의 단자가 추가로 포함될 필요가 있다. 이것은 LSI 패키지의 크기를 증가시킨다. 또한, 추가된 단자를 설치하기 위해 유용한 단자를 제거할 필요성을 잠재적으로 야기시킨다. 또한, 추가 단자에 사용되는 배선 패턴을 제공하고 레이 아웃을 설계할 때 곤란함을 일으키게 된다.
본 발명의 목적은 직렬 버스 기능과 바운더리 스캐닝 기능을 결합시키기 위해 필요한 추가 단자의 수를 감소시킬 수 있는 대규모 집적 회로를 제공하는 것이다.
상기 기술된 목적 및 다른 목적을 달성하기 위해 본 발명에 따른 대규모 집적 회로는 집적 회로로서 초기 회로 기능을 갖는 집적 회로 기능 블럭 ; 클럭 신호를 수신하기 위한 클럭 단자, 동작 지정 신호로서 직렬 버스 비지 신호를 수신하는 버스 비지 단자, 및 직렬 데이타를 수신하는 직렬 데이타 단자를 포함하고 집적 회로 기능 블럭의 내부 기능을 설정 및 변경하기 위한 직렬 버스 기능 블럭 ; 및 클럭 신호를 수신하는 클럭 단자, 동작 지정 신호로서 리세트 모드 선택 신호를 수신하기 위한 테스트 모드 선택 단자 및 테스트 데이타를 수신하기 위한 테스트 데이타 단자를 포함하고 회로 기판 상에 설치한 후 집적 회로 기능 블럭의 배선을 점검하기 위한 바운더리 스캐닝 기능 블럭, 및 2개의 클럭 단자, 버스 비지 단자와 테스트 모드 선택 단자, 및 직렬 데이타 단자와 테스트 데이타 단자로 구성되는 단자들 중 적어도 한 쌍이 공동 단자로 구성되도록 결합된 직렬 버스 기능 블럭과 바운더리 스캐닝 기능 블럭을 포함한다.
양호한 구조에서, 적어도 버스 비지 단자와 테스트 모드 선택 단자로 구성되는 제 1 쌍 및 직렬 데이타 단자와 테스트 데이타 단자로 구성되는 제 2 쌍은 공통 단자로 형성되고, 이 장치는 또한, 직렬 버스 기능 블럭과 바운더리 스캐닝 기능 블럭 중 하나를 선택적으로 활성화하는 선택 신호를 수신하기 위한 선택 단자 ; 선택 신호가 직렬 버스 기능 블럭의 활성화에 대한 요구를 표시할 때 직렬 버스 기능 블럭을 활성화하고 바운더리 스캐닝 기능 블럭을 활성화하기 위한 수단, 및 선택 신호가 바운더리 스캐닝 기능 블럭의 활성화에 대한 요구를 표시할 때 바운더리 스캐닝 기능 블럭을 할성화시키고 직렬 버스 블럭을 비활성화하기 위한 수단을 포함한다.
대규모 집적 회로 장치는 또한, 선택 신호가 직렬 버스 기능 블럭을 활성화할 때 제 1 쌍의 공통 단자에 공급된 신호 및 제 2 쌍의 공통 단자에 공급된 신호의 바운더리 스캐닝 기능 블럭에 대한 공급을 차단하기 위한 수단, 및 선택 신호가 바운더리 스캐닝 기능 블럭을 활성화할 때 제 1 쌍의 공통 단자에 공급된 신호 및 제 2 쌍의 공통 단자에 공급된 신호의 직렬 버스 기능 블럭에 대한 공급을 차단하기 위한 수단을 포함한다.
또한, 양호한 구성에서, 적어도 버스 비지 단자와 테스트 모드 선택 단자로 구성되는 제 1 쌍 및 직렬 데이타 단자와 테스트 데이타 단자로 구성되는 제 2 쌍은 공통 단자로 구성되고, 또한 이 장치는 바운더리 스캐닝 기능 블럭이 비활성화된 상태 중에 특정 어드레스를 나타내는 제 2 작의 공통 단자에 공급되는 신호를 검출하기 위한 직렬 버스 기능 블럭에 제공된 어드레스 검출 수단, 제 1 쌍의 공통 단자로부터 바운더리 스캐닝 기능 블럭에 공급되는 신호를 유효하게 하기 위한 어드레스 검출 수단의 검출 출력에 응답하는 유효화 제어 수단, 및 자체 기능을 활성화시키고 직렬 기능 블럭의 기능을 비활성화시키기 위한 유효화 제어 수단의 실시에 응답하고 바운더리 스캐닝 기능 블럭에 제공된 활성화 제어 수단을 포함한다.
이 경우에, 활성화 제어 수단은 유효화 제어 수단에 의한 유효화에 응답하여 자체 기능을 활성화시키기 위해 활성화 신호를 발생시키도록 구성된다. 직렬 버스 기능 블럭은 활성화 신호에 응답하여 어드레스 검출 수단의 검출 기능을 비활성화하기 위한 수단을 포함할 수 있다. 또한, 활성화 제어 수단은 선정된 기간 동안 실시 수단에 의해 제 1 쌍의 공통 단자에 공급된 신호가 유지될 때 자체의 기능을 비활성화하기 위한 비활성화 신호를 발생하도록 구성된다. 또한, 유효화 제어 수단은 활성화 신호를 데이타 입력으로, 어드레스 검출 수단이 검출 출력을 리세트 입력으로 취하는 D형 플립 플롭과 D형 플립 플롭의 출력을 한 입력으로, 제 1 쌍의 공통 단자에 공급된 신호를 다른 입력으로 취하는 OR 게이트를 포함한다.
본 발명의 양호한 실시예는 첨부된 도면, 특히 제 1 도 내지 제 6 도를 참조하여 다음에 상세히 설명될 것이다.
제 1 도는 본 발명에 따른 대규모 집적 회로 장치(LSI)의 제 1 실시예를 도시하는 블럭도이다. LSI는 본래의 LSI 회로 기능을 갖는, LSI 기능 블럭(1), 바운더리 스캐닝 기능 블럭(2) 및 직렬 버스 기능 블럭(3)으로 구성된다. 이들 3개의 블럭은 통합된다. 입력 신호(4)와 출력 신호(5)는 LSI 기능 블럭(1)에 제공된다. 바운더리 스캐닝 기능 블럭(2)는 제 9 도에 도시된 것과 동일한 구조를 가지며 납땜부 장애, 패턴 파손, 및 오 장착을 점검함으로써 고장 부위를 식별하기 위한 IEEE 1149.1의 규정에 의해 표준화된 바운더리 스캐닝 기능을 갖는다. 바운더리 스캐닝 기능 블럭(2)은 입/출력 셀에 대한 출력인 셀 출력 신호(12) 및 입/출력셀로부터의 입력인 셀 입력 신호(13)으로 LSI 기능 블럭(1)에서의 입/출력 셀을 제어한다. 한편, 제 3 도에 도시한 바와 같이, 직렬 버스 기능 블럭(3)은 상기 기술된 제 7 도에 예시된 구조물에 부가하여 D형 플립 플롭 및 인버터(120,121)를 포함하고 LSI 기능 블럭 연산 회로에 대한 계수와 제어 신호(14)를 통한 필터 계수 등을 설정 및 변경하기 위한 기능이 제공되어 있다.
본 발명에서, 클럭 단자(8) [제 7 도의 클럭 단자(113) 및 제 9 도의 테스트 클럭 단자(214)에 대응함]은 클럭 신호를 수신하기 위해 양 블럭(2,3)에 공통으로 사용된다. 또한, 데이타 단자(7)[제 7 도의 직렬 데이타 단자(109) 및 제 9 도의 테스트 데이타 입력 단자(212)에 대응함]은 데이타 신호를 수신하기 위해 양 블럭(2,3)에 공통으로 사용된다. 또한, 제어 단자(6)[제 7 도의 버스 비지 단자(112) 및 제 9 도의 테스트 모드 선택 단자(213)에 대응함]은 동작 지정 신호인 제어 신호를 수신하기 위해 양 블럭(2,3)에 공통으로 사용된다. 제어 단자(6)은 인입 레지스터(31)에 의해 인입되어, OR 게이트(33)을 통해 바운더리 스캐닝 기능 블럭(2)의 테스트 모드 선택 회로(10)[제 9 도의 TMS(213)에 대응함]으로 기능을 행하며, 직렬 버스 기능 블럭(3)의 버스 비지 단자[제 7 도의 SIB(112)에 대응함]에 직접 접속된다. 인입 레지스터(32)에 의해 인입된 데이타 단자(7)은 바운더리 스캐닝 기능 블럭(2)에 대한 테스트 모드 입력 단자[제 9 도의 TDI(212)에 대응함]로서 기능을 하고 직렬 버스 기능 블럭(3)에 대해 직렬 데이타 단자[제 7 도의 SID(109)에 대응함]로서 또한 기능을 한다. 클럭 단자(8)은 바운더리 스캐닝 기능 블럭(2)에 대해 [제 9 도의 TCK(214)에 대응함] 테스트 클럭 단자로서 기능을 하고 직렬 버스 기능 블럭(3)에 대해 클럭 단자[제 7 도의 SIK(113)에 대응함]로서 기능을 한다.
제어 신호(9)를 인에이블하는 바운더리 스캐닝 기능 블럭은 직렬 버스 블럭(3)에서 발생하여 하나의 입력으로 OR 게이트(33)에 공급된다. 한편, 직렬 버스 블럭 동결 신호(15)는 바운더리 스캐닝 기능 블럭(2)에서 발생되어 직렬 버스 기능 블럭(3)에 입력된다. 직렬 버스 동결 신호(15)로서 TAP(Test Access Port) 제어기(201)[제 9 도의 TAP 제어기(201)과 동일]에 의한 제어 신호 그룹(216) 중 하나로서 발생되는 리세트 신호(15)가 사용된다.
TAP 제어기(201)의 제어 신호 그룹(216)의 내용은 IEEE 1149.1에 정의되고 제 2도에 도시되어 있다. 그중에, 리세트 신호(15)는 5개의 테스트 클럭 TCK[8(214)]에 대응하는 기간 동안 테스트 모드 선택 신호(TMS)(6)이 하이 레벨로 유지되면서 하이 레벨에서 로우 레벨로 변환시켜, 바운더리 스캐닝 기능 블럭(2)의 상태를 인에이블 상태로부터 리세트 상태로 변환하기 위해 채택된다. 리세트 신호는 직렬 버스 기능 블럭 동결(SB 동결) 신호(15)로서 또한 사용된다.
제 3 도는 제 7 도의 회로에 가산되는 직렬 버스 기능 블럭(3)의 추가 부분을 도시하는 블럭도이다. 바운더리 스캐닝 기능 블럭(2)로부터의 SB 동결 신호(15)는 인버터(120)을 통한 어드레스 디코더(102)에 대한 디코드 금지 신호로서 기능을 한다. 또한, SB 동결 신호(15)는 D형 플립 플롭(D-FF)(119)에 대한 데이타 입력으로 기능을 한다. 어드레스 디코더(102)는 직/병렬 컨버터(101)의 병렬 어드레스(110)의 (000000000)과 같은 특정 어드레스 일때 디코딩 출력(122)를 하이 레벨로 변환하고, 하이 레벨 디코딩 출력을 인버터(121)을 경유하여 D-FF(119)의 리세트 입력에 공급한다. 이 D-FF(119)의 Q 출력이 바운더리 스캐닝 기능 블럭 인에이블링 제어 신호(BS 제어 신호)로서 제 1도의 OR 게이트(33)에 대한 입력으로 된다. 클럭[214(8)은 D-FF(119)의 클럭 입력에 인가된다.
제 4 도는 제 1 도~제 3 도의 회로의 동작을 도시하는 타이밍 차트이다. 전원을 온시킨 후, 클럭은 클럭 단자(8)에 인가된다. 데이타 단자(7) 및 제어 단자(6)은 모두 하이 레벨로 제어된다. 제어 단자(6)을 하이 레벨로 유지하면서 경과 기간이 5개의 클럭에 대한 대응 기간에 도달할 때, 바운더리 스캐닝 기능 블럭(2)내의 TAP 제어기(201)의 리세트 신호(15)는 로우 레벨로 된다. 이때에, 바운더리 스캐닝 기능 블럭(2)는 리세트 되어 디스에이블 상태로 하강된다. 이 리세트 신호가 SB 동결 신호(15)로 또한 사용되므로, 어드레스 디코더(102)는 제 3도에 도시된 바와 같이 인버터(120)을 통해 인에이블되고, D-FF(119)의 데이타 입력을 하이 레벨 입력에서 Q 출력(9)의 하이 레벨 출력으로 변환한다. 그 다음, 하이 레벨이 Q 출력(9)에서 출력된다. 그러므로, 제어 신호(BS 제어 신호)(9)를 인에이블링하는 바운더리 스캐닝 기능 블럭은 테스트 모드 선택 신호(6)의 연속되는 변화가 OR 게이트(33)을 경유하여 바운더리 스캐닝 기능 블럭(2)에 전달되지 않도록 하이 레벨로 된다.
즉, 전원 온으로부터 5개의 클럭 신호의 길이에 대응하는 기간 후에, 바운더리 스캐닝 기능 블럭(2)는 리세트되어 디스에이블 상태로 유지되며, 역으로, 직렬 버스 기능 블럭(3)은 인에이블된 상태로 된다. 이 상태는 제 4도의 타임(to)로 도시되어 있다.
이 상태에서, 데이타 단자(7)에서의 데이타 신호가 (000000000)으로 될 때, 데이타 신호는 인에이블된 상태에서 어드레스 디코더(102)에 의해 검출된다. 그 다음, 어드레스 디코더(102)는 D-FF(119)를 리세트하기 위해 하이 레벨 디코딩 출력(122)를 출력한다. 이렇게 함으로써, 바운더리 스캐닝 기능 블럭 인에이블링 제어 신호(BS 제어 신호)는 OR 게이트(33)을 통해 테스트 모드 선택 신호(TMS)(6)를 바운더리 스캐닝 기능 블럭(2)에 입력하게 하도록 로우 레벨[타임(t1)]로 된다. 이와 관련하여, TAP 제어기(201)(제 2도)는 바운더리 스캐닝 기능 블럭(2)를 인에이블하고 직렬 버스 기능 블럭(3)을 동결(디스에이블)시키기 위해 테스트 클럭{TCK(8)[타임(t2)]}의 리딩 에지에서 테스트 모드 선택 회로(10)의 로우 레벨을 샘플링할 때 각 신호(15)를 로우 레벨에서 하이 레벨로 변환한다.
그러므로, 타임(t2)후에, 바운더리 스캐닝 기능 블럭(2)는 테스트 데이타 입력(TDI)(7)을 인가하고, 테스트 데이타 출력(TDO)(11)로부터 데이타를 출력하는 것과 같은 바운더리 스캐닝 기능 블럭(2)의 기능을 수행하도록 테스트 모드 선택 신호(TMS)(6)의 입력에 따른 동작을 개시한다.
다음에, 테스트 모드 선택 신호[6(10)]이 적어도 5개의 클럭 기간에 대응하는 기간 동안 하이 레벨로 유지될 때, TAP 제어기(201)의 리세트 신호(15)를 리세트함으로써 바운더리 스캐닝 기능 블럭(2)를 디스에이블시키도록 하이 레벨에서 로우 레벨[타임(t3)]로 변환된다. 이 리세트 신호가 SB 동결 신호(15)의 기능을 하므로, 어드레스 디코더(102)는 제 3 도에서 인버터(120)을 통해 인에이블되고, D-FF(119)의 데이타 입력은 Q 출력의 레벨을 하이로 하도록 하이 레벨로 된다. 따라서, 바운더리 스캐닝 기능 인에이블링 제어신호(BS 제어 신호)가 하이 레벨[타임(t4)]로 되어 테스트 모드 선택 신호(6)의 연속되는 변화가 OR 게이트(33)을 통해 바운더리 스캐닝 기능 블럭(2)에 결코 전달되지 않게 된다. 즉, 타임(t4)후에 바운더리 스캐닝 기능 블럭(2)가 리세팅에 의해 디스에이블 상태로 유지되고, 직렬 버스 기능 블럭(3)은 직렬 버스 기능을 행하기 위해 인에이블 상태로 유지된다.
제 5도는 본 발명에 따른 LSI의 양호한 실시예의 응용으로 회로의 실시예를 도시하고 있다. 도시된 실시예에서, 2개의 LSI(18A,18B)는 제어기(19)에 의해 제어된다. 제 1도의 구성 요소에 대한 참조 부호가 동일요소를 나타낸다. 제 5도에서, 직렬 버스/바운더리 스캐닝 제어기(19)는 2개의 입력으로 인가되고 직렬 데이타(SID)(23)을 2개의 입력 AND 게이트(35B) 중 하나의 입력으로 인가하기 위해 테스트 데이타 출력(TDO)(24) 및 직렬 데이타(SID)(23)을 발생한다. AND 게이트(35A, 35B)의 각 출력(7A,7B)는 LSI(18A,18B)의 데이타 단자 SID(TDI)에 접속된다. 또한, 제어기(19)는 LSI(18A,18B)의 각 제어 단자(6A,6B)에 인가하기 위해 버스 비지 신호(SIB)/테스트 모드 선택 신호(TMS)를 발생시킨다. 제어기(19)는 또한 LSI(18A,18B)의 각 클럭 단자(8A,8B)에 인가하기 위해 클럭(SIK)/테스트 클럭(TCK)을 발생한다.
LSI(18A)의 테스트 데이타 출력(TDO)(11A)는 AND 게이트(35B)의 다른 입력의 기능을 한다. LSI(18B)의 테스트 데이타 출력(TDO)(11B)는 제어기(19)에 대한 테스트 데이타 입력(TDI)로서 기능을 한다. 참조 번호(34A,34B 및 36)은 인입 레지스터이다.
전원을 턴온할 때, 제어기(19)는 테스트 모드 선택 신호(버스 비지 신호)(6A,6B)를 하이 레벨로 되게 하고 5개의 클럭(8A,8B)에 대응하는 기간 동안 하이 레벨로 유지한다. 그후에, LSI(18A,18B)내의 바운더리 스캐닝 기능 블럭(2)는 기능이 리세트되어 디스에이블 상태로 된다. 그다음, 직렬 버스 기능 블럭(3)은 직렬 버스 제어를 행하기 위해 인에이블 된다. 이때에, 모든 테스트 데이타 출력(TDO)(24,11A 및 11B)는 인입 레지스터(34A,34B 및 36)에 의해 하이 레벨로 유지된다.
이 상태에서, 제어기(19)는 각 LSI(18A,18B)의 각 데이타 단자(7A,7B)에 인가하기 위한 직렬 데이타(SID)(23)을 발생할 수 있거나, 바운더리 스캐닝 기능 블럭(2)를 인에이블시키고 직렬 버스 기능 블럭(3)을 디스에이블시키기 위한 주 어드레스에 (000000000)을 출력함으로써 바운더리 스캐닝 기능을 인에이블시킨다.
제 6도는 본 발명에 따른 대규모 집적 회로 장치의 제 2실시예를 도시하는 블럭도이다. 제 1도의 구성 요소에 대한 동일 참조 번호가 동일 요소를 나타낸다. 도시된 실시예에서, 바운더리 스캐닝 기능 블럭 인에이블링 제어 신호(9)와 직렬 버스 기능 블럭 동결(SB 동결) 신호(15)는 생략되고 대신에, 외부 선택 신호(16)이 부가된다. 선택 신호(16)은 인버터(37)을 통해 OR 게이트(33)에 입력된다. 그 다음, 선택 신호(16)과 직렬 버스 비지 신호(SIB)(6)은 OR 게이트(38)의 2개의 입력으로 된다. OR 게이트(38)의 출력(17)은 직렬 버스 기능 블럭(3)에 대한 직렬 버스 비지 신호(SIB)로서 기능을 한다.
초기에, 선택 신호(16)이 로우 레벨로 유지되고, 바운더리 스캐닝 기능 블럭(2)의 테스트 모드 선택 입력(10)은 인버터(37)의 영향과 OR 게이트(33)에 의해 하이 레벨로 일정하게 유지된다. 그러므로, 바운더리 스캐닝 기능 블럭(2)는 리세트 및 디스에이블 상태로 유지된다. 버스 비지 신호(6)이 OR 게이트(38)을 경유하여 신호(17)로서 직렬 버스 기능 블럭(3)에 입력되므로, 직렬 버스 기능 블럭(3)은 동작을 개시한다.
한편, 선택 신호(16)이 하이 레벨로 될 때, 버스 비지 신호(6)은 OR 게이트(38)에 의해 하이 레벨로 된다. 그러므로, 직렬 버스 기능 블럭(3)에 대한 버스 비지 신호(17)은 직렬 버스 기능 블럭(3)이 동작을 종료하도록 하이 레벨로 된다. 이 때에, 테스트 모드 선택 신호(TMS)(6)은 바운더리 스캐닝 기능 블럭(2)가 동작을 개시하도록 OR 게이트(33)의 출력단(10)에 출력된다.
상기 기술된 제 2실시예에서, 선택 단자(16)이 증가되지만, 직렬 버스 기능 블럭(3)(제 3도의 회로에 추가됨)에서 회로 설계의 변경은 불필요하게 된다.
본 발명이 대표적인 실시예에 관하여 예시되고 기술되어 있지만, 본 분야에 숙련된 자는 본 발명의 원리 및 영역에서 벗어나지 않고서, 전술한 변경 및 다른 변경, 생략 및 부가를 행할 수 있다는 것을 이해하여야 한다. 그러므로, 본 발명은 상기 기술된 특정 실시예에 한정되지 않고 첨부된 특허 청구의 범위에 기술된 특징과 동등하고 내포된 영역내에서 실시될 수 있는 모든 가능한 실시예를 포함한다.
즉, 상기 기술된 제 1 및 제 2실시예에서는 본 분야에 숙련된 자에게는 다수의 변경이 명백하게 이해될 수 있다. 즉, 하나의 공통 클럭 단자, 버스 비지 상태 및 테스트 모드 선택용의 하나의 공통 제어 단자, 또는 하나의 공통 데이타 단자를 갖는 LSI를 형성하는 것이 가능하다. 간단히 설명하면, 전술한 회로는 3개 세트의 단자 사이에 적어도 한 세트의 단자를 공통으로 하기 위해 변경될 수 있다.
상기 기술된 바와 같이, 본 발명에 따르면, 직렬 버스 기능 및 바운더리 스캐닝 기능에 필요한 단자가 공통으로 제작되므로, LSI 그 자체의 본래 기능에 대한 단자에 부가되는 부가 단자의 수를 최소화할 수 있다. 그러므로, LSI 패키지의 크기의 증가를 방지할 수 있게 된다.

Claims (8)

  1. 집적 회로로서 본래 회로 기능을 갖는 집적 회로 기능 블럭, 클럭 신호를 수신하기 위한 클럭 단자, 동작 지정 신호로서 직렬 버스 비지 신호를 수신하는 버스 비지 단자 및 직렬 데이타를 수신하는 직렬 데이타 단자를 포함하고 집적 회로 기능 블럭의 내부 기능을 설정 및 변경하기 위한 직렬 버스 기능 블럭 및 클럭 신호를 수신하는 클럭 단자, 동작 지정 신호로서 리세트 모드 선택 신호를 수신하기 위한 테스트 모드 선택 단자 및 테스트 데이타를 수신하기 위한 테스트 데이타 단자를 포함하고 회로 기판 상에 설치한 후 집적 회로 기능 블럭의 배선을 점검하기 위한 바운더리 스캐닝 기능 블럭을 포함하되, 상기 직렬 버스 기능 블럭 및 상기 바운더리 스캐닝 기능 블럭은 한 쌍 이상의 단자가 상기 2개의 클럭 단자로 이루어지도록 결합되어 있고, 상기 버스 비지 단자와 상기 테스트 모드 선택 단자, 및 상기 직렬 데이타 단자와 상기 테스트 데이타 단자가 공통 단자로 형성되어 있는 것을 특징으로 하는 대규모 집적 회로 장치.
  2. 제 1 항에 있어서, 상기 버스 비지 단자와 상기 테스트 모드 선택 단자로 이루어지는 제 1 쌍 및 상기 직렬 데이타 단자와 상기 테스트 데이타 단자로 이루어지는 제 2 쌍이 공통 단자로 형성되고 상기 직렬 버스 기능 블럭과 상기 바운더리 스캐닝 기능 블럭 중 하나를 선택적으로 활성화시키기 위한 선택 신호를 수신하기 위한 선택 단자, 상기 선택 신호가 상기 직렬 버스 기능 블럭의 활성화 요구를 나타낼 때 상기 직렬 버스 기능 블럭을 활성화시키고 상기 바운더리 스캐닝 기능 블럭을 비활성화시키기 위한 수단 및 상기 선택 신호가 상기 바운더리 스캐닝 기능 블럭의 활성화 요구를 나타낼 때 상기 바운더리 스캐닝 기능 블럭을 활성화시키고 상기 직렬 버스 기능 블럭을 비활성화시키기 위한 수단을 포함하는 것을 특징으로 하는 대규모 집적 회로 장치.
  3. 제 2 항에 있어서, 상기 선택 신호가 상기 직렬 버스 기능 블럭을 활성화시킬 때 상기 제 1 쌍의 상기 공통 단자에 공급된 신호 및 상기 제 2 쌍의 상기 공통 단자에 공급된 신호의 상기 바운더리 스캐닝 기능 블럭에 대한 공급을 차단하기 위한 수단 및 상기 선택 신호가 상기 바운더리 스캐닝 기능 블럭을 활성화시킬 때 상기 제 1 쌍의 상기 공통 단자에 공급된 신호 및 상기 제 2 쌍의 상기 공통 단자에 공급된 신호의 상기 직렬 버스 기능 블럭에 대한 공급을 차단하기 위한 수단을 포함하는 것을 특징으로 하는 대규모 집적 회로 장치.
  4. 제 1 항에 있어서, 상기 버스 비지 단자와 상기 테스트 모드 선택 단자로 이루어지는 제 1 쌍 및 상기 직렬 데이타 단자와 상기 테스트 단자로 이루어지는 제 2쌍은 공통 단자로 형성되고 상기 바운더리 스캐닝 기능 블럭이 비활성화된 상태 동안 특정 어드레스를 나타내는 상기 제 2 쌍의 상기 공통 단자에 공급되는 신호를 검출하기 위한 상기 직렬 버스 기능 블럭에 제공되는 어드레스 검출 수단, 상기 제 1쌍의 상기 공통 단자로부터 상기 바운더리 스캐닝 기능 블럭에 공급되는 신호를 유효하게 하기 위해 상기 어드레스 검출 수단의 검출 출력에 응답하는 유효화 제어 수단 및 그 자체의 기능을 활성화시키고 상기 직렬 버스 기능 블럭의 기능을 비활성화시키기 위해 상기 바운더리 스캐닝 기능 블럭에 제공되고 상기 유효화 제어 수단의 유효화에 응답하는 활성화 제어 수단을 포함하는 것을 특징으로 하는 대규모 집적 회로 장치.
  5. 제 4 항에 있어서, 상기 활성화 제어 수단은 상기 유효화 제어 수단에 의한 유효화에 응답하여 자체의 기능을 활성화시키기 위한 활성화 신호를 발생시키도록 구성되는 것을 특징으로 하는 대규모 집적 회로 장치.
  6. 제 5 항에 있어서, 상기 직렬 버스 기능 블럭이 상기 활성화 신호에 응답하여 상기 어드레스 검출 수단의 상기 검출 기능을 비활성화시키기 위한 수단을 포함하는 것을 특징으로 하는 대규모 집적 회로 장치.
  7. 제 5 항에 있어서, 상기 활성화 제어 수단은 상기 유효화 수단을 통해 상기 제 1 쌍의 상기 공통 단자에 공급되는 신호가 선정된 기간 동안 유지될 때 그 자체의 기능을 비활성화 시키기 위해 비활성화 신호를 발생시키도록 구성되는 것을 특징으로 하는 대규모 집적 회로 장치.
  8. 제 5항에 있어서, 상기 유효와 제어 수단은 데이타 입력으로서 상기 활성화 신호를 취하고, 리세트 입력으로서 상기 어드레스 검출 수단의 상기 검출 출력을 취하는 D형 플립 플롭 및 하나의 입력으로서 D형 플립 플롭의 출력을 취하고 다른 입력으로서 상기 제 1 쌍의 상기 공통 단자에 공급되는 신호를 취하는 OR 게이트를 포함하는 것을 특징으로 하는 대규모 집적 회로 장치.
KR1019930004140A 1992-03-19 1993-03-18 대규모 집적 회로 장치 Expired - Fee Related KR970011582B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP6392992 1992-03-19
JP92-063929 1992-03-19

Publications (2)

Publication Number Publication Date
KR930020652A KR930020652A (ko) 1993-10-20
KR970011582B1 true KR970011582B1 (ko) 1997-07-12

Family

ID=13243536

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930004140A Expired - Fee Related KR970011582B1 (ko) 1992-03-19 1993-03-18 대규모 집적 회로 장치

Country Status (4)

Country Link
US (1) US5341380A (ko)
EP (1) EP0565866B1 (ko)
KR (1) KR970011582B1 (ko)
DE (1) DE69331404T2 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5377199A (en) * 1993-06-30 1994-12-27 Intel Corporation Boundary test scheme for an intelligent device
JP3333036B2 (ja) * 1994-03-17 2002-10-07 富士通株式会社 試験装置、試験装置を備えたシステムおよび試験方法
JP2671817B2 (ja) * 1994-08-26 1997-11-05 日本電気株式会社 半導体集積回路の検査方法
US6804725B1 (en) * 1996-08-30 2004-10-12 Texas Instruments Incorporated IC with state machine controlled linking module
KR100413763B1 (ko) * 2001-07-13 2003-12-31 삼성전자주식회사 탭드 코아 선택회로를 구비하는 반도체 집적회로

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4488259A (en) * 1982-10-29 1984-12-11 Ibm Corporation On chip monitor
NL8502476A (nl) * 1985-09-11 1987-04-01 Philips Nv Werkwijze voor het testen van dragers met meerdere digitaal-werkende geintegreerde schakelingen, drager voorzien van zulke schakelingen, geintegreerde schakeling geschikt voor het aanbrengen op zo'n drager, en testinrichting voor het testen van zulke dragers.
JPS62164140A (ja) * 1986-01-14 1987-07-20 インタ−ナショナル　ビジネス　マシ−ンズ　コ−ポレ−ション デ−タ処理システムの試験方法
JPH0683291B2 (ja) * 1988-02-12 1994-10-19 日本電気株式会社 シリアル通信方式
US5225772A (en) * 1990-09-05 1993-07-06 Schlumberger Technologies, Inc. Automatic test equipment system using pin slice architecture
US5130988A (en) * 1990-09-17 1992-07-14 Northern Telecom Limited Software verification by fault insertion
US5198759A (en) * 1990-11-27 1993-03-30 Alcatel N.V. Test apparatus and method for testing digital system

Also Published As

Publication number Publication date
KR930020652A (ko) 1993-10-20
EP0565866A2 (en) 1993-10-20
DE69331404D1 (de) 2002-02-07
US5341380A (en) 1994-08-23
EP0565866B1 (en) 2002-01-02
DE69331404T2 (de) 2002-08-29
EP0565866A3 (en) 1997-11-05

Similar Documents

Publication Publication Date Title
US6861866B2 (en) System on chip (SOC) and method of testing and/or debugging the system on chip
US5568492A (en) Circuit and method of JTAG testing multichip modules
KR100303618B1 (ko) 셀프-타임식메모리어레이를갖는완전테스트가능한칩
US7013415B1 (en) IC with internal interface switch for testability
KR930011423B1 (ko) 시험방법, 시험회로 및 시험회로를 갖는 반도체 집적회로
US11307251B1 (en) Circuit and testing circuit thereof
KR970051420A (ko) 반도체 메모리장치의 병렬테스트회로
JP4211010B2 (ja) 集積回路
KR970011582B1 (ko) 대규모 집적 회로 장치
US20040250165A1 (en) Semiconductor memory device permitting boundary scan test
EP1061375B1 (en) Semiconductor device including macros and its testing method
JP3094983B2 (ja) システムロジックのテスト回路およびテスト方法
JPH0799383B2 (ja) 大規模集積回路装置
EP0142562B1 (en) Pipeline system for microprogram control unit
KR970001358B1 (ko) 입/출력 영역에 배치된 시험제어회로를 갖는 반도체 집적회로 장치
KR100295348B1 (ko) 반도체 집적 회로
JPH117800A (ja) 半導体装置及びそのモニタバーンイン方法
KR100188101B1 (ko) 바운더리 스캔 개념을 이용한 대규모 집적회로 테스트 방법
KR100214070B1 (ko) 양방향성 바운더리 스캔 장치
KR20080039702A (ko) 시스템온칩 및 그 테스트 방법
KR20090103718A (ko) 스캔 제어 방법 및 장치
JPH06300821A (ja) コントローラ内蔵のｌｓｉ
JPH0389178A (ja) 半導体集積回路
JPS648381B2 (ko)
JPS6210389B2 (ko)

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

A201 Request for examination
P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

G160 Decision to publish patent application
PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R14-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

FPAY Annual fee payment

Payment date: 20031013

Year of fee payment: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20041022

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20041022

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000