KR970001311B1 - Differential amplifier - Google Patents
Differential amplifier Download PDFInfo
- Publication number
- KR970001311B1 KR970001311B1 KR1019940013480A KR19940013480A KR970001311B1 KR 970001311 B1 KR970001311 B1 KR 970001311B1 KR 1019940013480 A KR1019940013480 A KR 1019940013480A KR 19940013480 A KR19940013480 A KR 19940013480A KR 970001311 B1 KR970001311 B1 KR 970001311B1
- Authority
- KR
- South Korea
- Prior art keywords
- power supply
- supply voltage
- node
- voltage
- output terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45183—Long tailed pairs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/471—Indexing scheme relating to amplifiers the voltage being sensed
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
내용 없음.No content.
Description
본 발명은 차동 증폭기에 관한 것으로, 특히 전원 전압 변화를 감지한 신호에 의해 상기 차동 증폭기의 커런트 싱크 회로의 동작을 조절함으로써 전원 전압 강하에 따른 차동 증폭기의 커먼 모드 레인지(Commom Mode Rang)를 조절할 수 있도록 한 차동 증폭기에 관한 것이다.The present invention relates to a differential amplifier, and in particular, by adjusting the operation of the current sink circuit of the differential amplifier by a signal detecting a change in the power supply voltage, the common mode range of the differential amplifier (Commom Mode Rang) according to the power supply voltage drop can be adjusted. So that it relates to one differential amplifier.
도 1은 종래의 차동 증폭기 회로도로써, 전원 전압 (Vcc)과 출력단(Vout) 사이에 커런트 미러(Current mirror)구조를 갖는 2개의 P-모스 트랜지스터(Q1,Q2)와, 각각의 게이트로 입력되는 2개의 입력신호(Vg1,Vg2)에 의해 상기 출력단(Vout)으로 흐르는 전류를 제어하는 소오스가 결합된 구조의 N-모스 트랜지스터(Q3,Q4)와, 상기 N-모스 트랜지스터(Q3,Q4)의 소오스와 접지 전압(Vss)사이에 접속되어 Iss전류를 구동하는 커런트 싱크(102)로 구성되어 있다.FIG. 1 is a circuit diagram of a conventional differential amplifier, and includes two P-MOS transistors Q1 and Q2 having a current mirror structure between a power supply voltage Vcc and an output terminal Vout, and inputted to respective gates. The N-MOS transistors Q3 and Q4 and the N-MOS transistors Q3 and Q4 have a combined structure for controlling a current flowing to the output terminal Vout by two input signals Vg1 and Vg2. A current sink 102 is connected between the source and the ground voltage Vss to drive the Iss current.
상기 구성에 의한 회로의 동작을 간단히 살펴보면, 먼저 제1입력 신호(Vg1)가 제2입력 신호(Vg2)보다 클 경우 제3N-모스 트랜지스터(Q3)를 통하여 접지단으로 흐르는 전류가 상기 제4 N-모스 트랜지스터(Q4)를 통하여 접지단으로 흐르는 전류보다 크므로 상기 출련다자(N1)로 출력되는 출력전압(Vout)은 '로우'가 된다. 반대로, 제1입력신호(Vg1)가 제2입력 신호(Vg2)보다 작을 경우 제3 N-모스 트랜지스터(Q3)를 통하여 접지단으로 흐르는 전류가 상기 제4 N-모스 트랜지스터(Q4)를 통하여 접지단으로 흐르는 전류보다 작으므로 상기 출력단자(N1)로 출력되는 출력전압(Vout)은 '하이'가 된다.Referring to the operation of the circuit according to the above configuration, first, when the first input signal Vg1 is greater than the second input signal Vg2, the current flowing through the 3N-MOS transistor Q3 to the ground terminal is transferred to the fourth N. FIG. Since the current flowing through the MOS transistor Q4 to the ground terminal is greater than that, the output voltage Vout output to the tapping terminal N1 becomes 'low'. In contrast, when the first input signal Vg1 is smaller than the second input signal Vg2, a current flowing to the ground terminal through the third N-MOS transistor Q3 is grounded through the fourth N-MOS transistor Q4. Since it is smaller than the current flowing in the stage, the output voltage Vout output to the output terminal N1 becomes 'high'.
그런데, 이러한 구조의 차동 증폭기는 전원 전압의 변동에 대응하는 공통 모드 입력 레인지(CMR; Common Mode input Range) 값을 제공하지 못하는 결점이 있다. 즉, 낮은 전원 전압일 경우 차동 증폭기동작에 필요한 동작전압이 낮아 차동 증폭기가 오동작을 일으킬 수 있으며, 높은 전원 전압의 경우 아풋풋스윙이 커져서 연속적인 데이타 입력시에 차동 증폭기의 출력하는 시간이 늘어나는 결점이 있다.However, a differential amplifier having such a structure has a drawback in that it does not provide a common mode input range (CMR) value corresponding to a change in power supply voltage. That is, at low power supply voltage, the operation voltage required for the differential amplifier operation is low, which may cause the differential amplifier to malfunction.In the case of high power supply voltage, the output swing is increased so that the output time of the differential amplifier increases during continuous data input. There is this.
따라서 본 발명에서는 전원 전압 변화를 감지한 신호에 의해 상기 차동 차동 증폭기의 커런트 싱크 회로의 동작을 조절함으로써 전원 전압 강하에 따른 차동 증폭기의 커먼 모드 레인지(Commom Mode Rang)를 조절할 수 있도록 한 차동 증폭기를 제공하는데에 그 목적이 있다.Therefore, in the present invention, by controlling the operation of the current sink circuit of the differential differential amplifier according to the signal detected the change in the power supply voltage, a differential amplifier for controlling the common mode range (Commom Mode Rang) of the differential amplifier according to the power supply voltage drop The purpose is to provide.
상기 목적을 달성하기 위한, 본 발명의 차동 증폭기는 전원전압과 접지 전압 사이에 접속되어 상기 전원 전압의 변화를 감지한 신호를 출력하는 전원 전압 감지수단과, 전원 전압과 출력단 사이에 커런트 미러 구조를 갖는 제1, 제2 P-모스 트랜지스터와 각각의 게이트로 입력되는 2개의 입력 신호에 의해 상기 출력단으로 흐르는 전류를 제어하는 소오스가 결합된 구조의 제1, 제2 N-모스 트랜지스터로 구성된 입력신호 증폭수단과, 상기 전압 감지수단의 출력신호에 의해 상기 제1,제2 N-모스 트랜지스터의 소오스의 전위를 약 1Vt정도 또는 접지 전위로 유지시키는 커런트 싱크 수단을 구비하였다.In order to achieve the above object, the differential amplifier of the present invention is connected between a power supply voltage and a ground voltage, the power supply voltage sensing means for outputting a signal for detecting a change in the power supply voltage, and a current mirror structure between the power supply voltage and the output terminal. An input signal comprising first and second N-MOS transistors having a structure in which a source for controlling current flowing to the output terminal is coupled by first and second P-MOS transistors having two input signals input to respective gates. And amplifying means and current sinking means for maintaining the potential of the source of the first and second N-MOS transistors at about 1 Vt or the ground potential by the output signal of the voltage sensing means.
상기 목적을 달성하기 위한, 본 발명의 다른 차동 증폭기는 전원전압과 접지 전압 사이에 접속되어 상기 전원 전압의 변화를 감지한 신호를 출력하는 전원 전압 감지수단과, 스위칭 동작에 의해 전원 전압을 전송하는 스위치 수단과, 상기 스위치 수단 의 드레인 단자에 일측의 단자가 각각 공통으로 접속되고 게이트로 제1, 제2 입격신호가 각각 인가되는 제1, 제2 N-모스 트랜지스터와 상기 제1, 제2 N-모스 트랜지스터와 제1노드 사이에 접속된 래치 구조를 갖는 제3, 제4 N-모스 트랜지스터로 구성된 입력신호 증폭수단과, 상기 전압 감지수단의 출력 신호에 의해 상기 제1노드의 전위를 약 1Vt정도 또는 접지 전위로 유지시키는 커런트 싱크수단을 구비하였다.In order to achieve the above object, another differential amplifier of the present invention is connected between a power supply voltage and a ground voltage, the power supply voltage sensing means for outputting a signal for detecting a change in the power supply voltage, and transmitting the power supply voltage by a switching operation. First and second N-MOS transistors, and the first and second N, to which switch means and terminals of one side are commonly connected to drain terminals of the switch means, respectively, and first and second input signals are applied to gates, respectively. -An input signal amplifying means composed of third and fourth N-MOS transistors having a latch structure connected between the MOS transistor and the first node, and an output signal of the voltage sensing means, the potential of the first node being about 1 Vt; Current sink means for maintaining at a degree or ground potential was provided.
제1도는 종래의 차동 증폭기의 회로도.1 is a circuit diagram of a conventional differential amplifier.
제2도는 본 발명의 실시예에 따른 차동 증폭기의 블럭도.2 is a block diagram of a differential amplifier according to an embodiment of the present invention.
제3도는 도 2에 도시된 전압 감지부의 상세회로도.FIG. 3 is a detailed circuit diagram of the voltage sensing unit shown in FIG. 2.
제4도는 도 2에 도시된 차동 증폭기의 제1상세회로도.4 is a first detailed circuit diagram of the differential amplifier shown in FIG.
제5도는 도 2에 도시된 차동 증폭기의 제2상세회로도.5 is a second detailed circuit diagram of the differential amplifier shown in FIG.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
100,401 : 커런트 미러부 101,402,501 : 입력부100,401: current mirror 101,402,501: input
200 : 전압 감지부 210 : 전원 전압 감지부200: voltage detector 210: power voltage detector
220 : 비교부 230 : 드라이버부220: comparison unit 230: driver unit
300 : 커런트 싱크부 400 : 입력신호 증폭부300: current sink 400: input signal amplifier
500 : 차동증폭기 502 : 소오스 커플 페이 크로스 래칭부500: differential amplifier 502: source couple pay cross latching unit
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.Hereinafter, with reference to the accompanying drawings will be described in detail the present invention.
도 2는 본 발명의 실시예에 따른 차동 증폭기의 블럭도로서, 전압 감지부(200)와 커런트 싱크부(300)와 입력신호 증폭부(400)로 구성된다. 상기 전압 감지부(200)는 전원 전압(Vcc)을 기준 전압(Vref)과 비교하여 상기 전원 전압의 벼화를 감지한 신호를 출력하는 것으로, 이 전압 감지부(200)의 출력신호(det)에 의해 상기 커런트 싱크부(300)가 동작되어 상기 증폭부(400)가 동작을 제어하게 된다.2 is a block diagram of a differential amplifier according to an exemplary embodiment of the present invention, and includes a voltage sensing unit 200, a current sink 300, and an input signal amplifier 400. The voltage sensing unit 200 outputs a signal that detects the deterioration of the power supply voltage by comparing the power supply voltage Vcc with a reference voltage Vref, and outputs a signal to the output signal det of the voltage detection unit 200. The current sink 300 is operated to control the operation of the amplifier 400.
그러면, 본 발명의 실시예에 의한 차동 증폭기의 동작을 도 3 내지 도 5에 도시된 전압 감지부(200)와 커런트 싱크부(300) 및 증폭부(400)의 회로를 보면서 설명하기로 한다.Then, the operation of the differential amplifier according to the embodiment of the present invention will be described with reference to the circuits of the voltage sensing unit 200, the current sink unit 300, and the amplifier 400 shown in FIGS. 3 to 5.
도 3은 도 2에 도시된 전압 감지부(200)의 상세회로도로서, 전원 전압(Vcc)과 접지 전원(Vss)사이에 분압기 구조로 접속된 전원 전압 감지부(210)와, 상기 전압 감지부 (210)의 출력 신호(N4)와 기준 전압(Vref)을 비교증폭하는 비교부(220)와 상기 비교부(220)의 출력단과 출력 단자 사이에 홀수개로 직렬접속된 인버터(G1~G3)로 구성된 드라이버부(230)로 구성된다. 상기 전원 전압 감지부(210)는 전원전압(Vcc)과 제4노드(N4) 사이에 접속된 제1저항(R1)과, 상기 제4노드(N4)와 접지 전압(Vss)사이에 접속된 제2저항(R2)과, 상기 제2저항(R2)과 접지 전압(Vss)사이에 접속되며 게이트로 전원 전압(Vcc)이 인가되는 제5 N-모스 트랜지스터(Q5)로 구성된다.FIG. 3 is a detailed circuit diagram of the voltage sensing unit 200 shown in FIG. 2, and includes a power supply voltage sensing unit 210 connected between a power supply voltage Vcc and a ground power supply Vss in a voltage divider structure, and the voltage sensing unit. A comparator 220 for comparing and amplifying the output signal N4 and the reference voltage Vref of 210 and an inverter G1 to G3 connected in series in an odd number between the output terminal and the output terminal of the comparator 220. The driver unit 230 is configured. The power supply voltage detector 210 is connected between a first resistor R1 connected between the power supply voltage Vcc and the fourth node N4 and between the fourth node N4 and the ground voltage Vss. A fifth N-MOS transistor Q5 is connected between the second resistor R2, the second resistor R2, and the ground voltage Vss, and the power supply voltage Vcc is applied to the gate.
상기 제5 N-모스 트랜지스터(Q5)가 턴-온되면 전원 전압단(Vcc)에서 접지 전압단(Vss)으로 전류가 흐르게 되어 상기 제1저항(R1)과 제2저항(R2)값에 상응하는 전위가 제4노드(N4)로 유기된다.When the fifth N-MOS transistor Q5 is turned on, current flows from the power supply voltage terminal Vcc to the ground voltage terminal Vss to correspond to the values of the first resistor R1 and the second resistor R2. Potential is induced to the fourth node N4.
상기 비교부(220)는 제4노드(N4)의 전위와 기준 전압(Vref)을 비교 증폭한 신호를 출력하는 차동 증폭기의 구성을 갖는다.The comparison unit 220 has a configuration of a differential amplifier for outputting a signal obtained by comparing and amplifying the potential of the fourth node N4 and the reference voltage Vref.
낮은 전원 전압(Vcc)인 경우(Vn4Vref조건인 경우), 제 8 N-모스 트랜지스터(Q8)에서의 전류 흐름이 제 9 N-모스 트랜지스터(Q9)보다 작아져서 상기 비교부(302)의 출력 노드(N5)신호는 '로직하이'상태를 유지하게 된다. 그리고 높은 전원 전압인 경우 (Vn4Vref조건인 경우), 상기 제 8 트랜지스터(Q8)에서의 전류흐름이 제9 트랜지스터(Q9)보다 커져서 상기 출력 노드(N5)의 신호는 '로직하이' 상태를 갖는다.In the case of the low power supply voltage Vcc (in the condition of Vn4Vref), the current flow in the eighth N-MOS transistor Q8 becomes smaller than that of the ninth N-MOS transistor Q9, so that the output node of the comparator 302 (N5) signal will remain 'logic high'. In the case of a high power supply voltage (Vn4Vref condition), the current flow in the eighth transistor Q8 is greater than that of the ninth transistor Q9 so that the signal of the output node N5 has a logic high state.
상기 드라이버부(230)는 3개의 인버터(G1,G2,G3)로 구성되어 상기 비교부(302)에서 유기된 제5노드(N5)의 신호를 부하량에 따른 인버터 접속으로 전체칩에서 결정되는 출력신호(det)의 부하량에 따라 결정할 수 있다.The driver 230 is composed of three inverters G1, G2, and G3, and outputs the signal of the fifth node N5 induced by the comparator 302 from the entire chip by inverter connection according to the load amount. It can be determined according to the load of the signal det.
도 4는 도 2에 도시된 차동 증폭기(500)의 제1상세회로도로서, 전원전압과 출력단(Vout)사이에 커런트 미러 구조를 갖는 2개의 P-모스 트랜지스터(Q10,Q11)의 각각의 게이트로 입력되는 2개의 입력신호(Vg3,Vg4)에 의해 상기 출력단(Vout)으로 흐르는 전류를 제어하는 소오스가 결합된 구조의 N-모스 트랜지스터(Q12,Q13)로 구성된 입력신호 증폭부(400)와, 상기 전압 감지부(200)의 출력신호에 의해 상기 N-모스 트랜지스터(Q12,Q13)의 소오스의 전위를 약 1Vt정도 또는 접지 전위로 유지시키는 커런트 싱크부(300)로 구성되어 있다.FIG. 4 is a first detailed circuit diagram of the differential amplifier 500 shown in FIG. 2, and is connected to the gates of two P-MOS transistors Q10 and Q11 having a current mirror structure between a power supply voltage and an output terminal Vout. An input signal amplifier 400 including N-MOS transistors Q12 and Q13 having a source coupled structure for controlling a current flowing to the output terminal Vout by two input signals Vg3 and Vg4 input thereto; The current sink 300 is configured to maintain the potential of the source of the N-MOS transistors Q12 and Q13 at about 1 Vt or the ground potential by the output signal of the voltage sensing unit 200.
상기 커런트 미러(401)와 입력부(402)로 구성된 입력신호 증폭부(400)는 2개의 입력신호(Vg3,Vg4)의 차가 N-모스 트랜지스터(Q12 및 Q13)의 드레인에게 각각 증폭되어 출력되는 차동 증폭기이며, 트랜지스터(Q10 내지 Q14)는 전원 전압의 변동에 따라 커먼 모드 입력 레인지(CMR; Common Mode input Range) 및 아웃풋 스윙 값이 변하는 특징이 있다. 따라서 상기 N-모스 트랜지스터(Q12 내지 Q13)의 공통 소오스인 제9노드(N9)의 전위를 전원 전압의 변동에 따라 적절하게 조절하기 위해 구현된 본 발명의 커런트 싱크부(300)를 설명하기로 한다.The input signal amplifier 400 including the current mirror 401 and the input unit 402 has a differential in which the difference between the two input signals Vg3 and Vg4 is amplified and output to the drains of the N-MOS transistors Q12 and Q13, respectively. The amplifiers Q10 to Q14 have a characteristic in which a common mode input range (CMR) and an output swing value change according to a change in a power supply voltage. Therefore, the current sink 300 of the present invention implemented to appropriately adjust the potential of the ninth node N9, which is a common source of the N-MOS transistors Q12 to Q13, in accordance with the change in the power supply voltage. do.
상기 커런트 싱크부(300)는 전원 전압(Vcc)과 제10노드(N10) 사이에 접속되며 게이트가 상기 전압 감지부(200)의 출력단자(det)에 연결된 제16 P-모스 트랜지스터(Q16)와, 상기 제 9노드(N9)와 제10노드(N10)사이에 접속되며 게이트가 상기 전압 감지부(200)의 출력단자(det)에 연결된 제 15 N-모스 트랜지스터(Q15)와 상기제9노드(N9)와 접지 전압(Vss)사이에 접속되며 게이트가 상기 제10노드(N10)에 연결된 제14 N-모스 트랜지스터(Q14)로 구성된다.The current sink unit 300 is connected between a power supply voltage Vcc and a tenth node N10 and a sixteenth P-MOS transistor Q16 having a gate connected to an output terminal det of the voltage detector 200. And a fifteenth N-MOS transistor Q15 and a ninth connected between the ninth node N9 and the tenth node N10 and whose gate is connected to an output terminal det of the voltage sensing unit 200. A fourteenth N-MOS transistor Q14 is connected between the node N9 and the ground voltage Vss and has a gate connected to the tenth node N10.
상기 전압 감지부(200)의 출력 신호(det)는 상기 제16 P-모스 트랜지스터(Q16)와 제 15 N-모스 트랜지스터(Q15)의 게이트에 공통으로 인가하여 상기 트랜지스터(Q16,Q15)의 도통 상태를 결정한다. 그로인하여 상기 제10노드(N10)의 전위가 결정되면 이 노드(N10)에 게이트가 접속된 N-모스 트랜지스터(Q14)가 동작을 하게 된다.The output signal det of the voltage sensing unit 200 is applied to the gates of the sixteenth P-MOS transistor Q16 and the fifteenth N-MOS transistor Q15 in common to conduct the transistors Q16 and Q15. Determine the status. As a result, when the potential of the tenth node N10 is determined, the N-MOS transistor Q14 having a gate connected to the node N10 operates.
즉, 높은 전원 전압(예를 들어 6V)인 경우 상기 전압 감지기(200)의 출력신호(det)는 '하이(High)'를 갖게 됨으로, 상기 P-모스 트랜지스터(Q16)는 턴-오프되고 상기 N-모스 트랜지스터(Q15)는 턴-온된다. 따라서 상기 제9모드(N9)의 전위는 1VT정도(Q150.2V, Q140.7V)의 전위를 가지게 되고 상기 커런트 싱크부(300)는 다이오드 구조가 되어 아웃풋 스윙을 조절할 수 있다. 반면에, 낮은 전원 전압인 경우 상기 전압 감지부(200)의 출력신호(det)는 로우(Low)를 유지하여 상기 제15 N-모스 트랜지스터(Q15)는 턴-오프되고 상기 제16 P-모스 트랜지스터(Q16)가 턴-온 되어 상기 제10노드(N10)의 전위를 전원 전위(Vcc)로 만든다. 따라서 상기 제10노드(N10)에 의해 제14 N-모스 트랜지스터(Q14)가 턴-온되어 상기 제9노드(N9)의 전위를 접지 전위(Vss)근처의 전압을 형성하여 낮은 전원 전압에서 문제되는 CMR값을 개선할 수 잇다.That is, in the case of a high power supply voltage (for example, 6V), the output signal det of the voltage detector 200 has a 'high', so that the P-MOS transistor Q16 is turned off and the N-MOS transistor Q15 is turned on. Therefore, the potential of the ninth mode N9 is about 1V T (Q15). 0.2V, Q14 0.7V) and the current sink 300 has a diode structure to adjust an output swing. On the other hand, in the case of a low power supply voltage, the output signal det of the voltage detector 200 is kept low so that the fifteenth N-MOS transistor Q15 is turned off and the sixteenth P-MOS Transistor Q16 is turned on to make the potential of the tenth node N10 the power source potential Vcc. Therefore, the 14th N-MOS transistor Q14 is turned on by the tenth node N10 to form a voltage near the ground potential Vss by forming the potential of the ninth node N9 at a low power supply voltage. The CMR value can be improved.
본 발명의 커런트 싱크부(300)는 여러 가지 형태의 증폭기를 구성하는데 있어서 커런트 싱크로 사용될 수 있다.The current sink 300 of the present invention may be used as a current sink in configuring various types of amplifiers.
도 5는 도 2에 도시된 차동 증폭기(500)의 제2상세회로도로서, 입력신호 증폭부(400)는 전원 전압(Vcc)과 제11노드(N11) 사이에 접속되며 게이트로 제어 신호(φs)가 인가되는 제17 N-모스 트랜지스터(Q17)와, 상기 제11노드(N11)와 제12노드(N12) 사이에 접속되며 게이트로 제1입력신호(Vg5)가 인가되는 제18 N-모스 트랜지스터(Q18)와, 상기 제 11노드(N11)와 제13노드(N13) 사이에 접속되며 게이트로 제2입력신호(Vg6)가 인가되는 제19 N-모스 트랜지스터(Q19)와, 상기 제12노드(N12)와 제14노드(N14)사이에 접속되며 게이트가 상기 제13노드(N13)에 연결된 제20 N-모스 트랜지스터(Q20)와, 상기 제13노드(N13)와 상기 제14노드(N14) 사이에 접속되며 게이트가 상기 제12노드(N12)에 연결된 제21 N-모스 트랜지스터(Q21)로 구성된다. 그리고 커런트 싱크부(300)는 전원 전압(Vcc)과 제15노드(N15) 사이에 접속되며 게이트가 상기 전압 감지부(200)의 출력단자(det)에 연결된 제24 P-모스 트랜지스터(Q24)와, 상기 제14노드(N14)와 제15노드(N15) 사이에 접속되며 게이트가 상기 전압 감지기(200)의 출력단자(det)에 연결된 제23N-모스 트랜지스터(Q23)와, 상기 제14노드(N14)와 접지 전압(Vss)사이에 접속되며 게이트가 상기 제15노드(N15)에 연결된 제22 N-모스 트랜지스터(Q22)로 구성된다.FIG. 5 is a second detailed circuit diagram of the differential amplifier 500 shown in FIG. 2, wherein the input signal amplifier 400 is connected between the power supply voltage Vcc and the eleventh node N11 and has a gate control signal φs. Is connected between a seventeenth N-MOS transistor Q17 to which N is applied, and an eleventh node N11 and a twelfth node N12, and an eighteenth N-MOS transistor to which a first input signal Vg5 is applied to a gate. A nineteenth N-MOS transistor Q19 connected between a transistor Q18 and the eleventh node N11 and a thirteenth node N13 and to which a second input signal Vg6 is applied to a gate; A 20th N-MOS transistor Q20 connected between a node N12 and a fourteenth node N14 and a gate connected to the thirteenth node N13, the thirteenth node N13, and the fourteenth node ( A 21-th N-MOS transistor Q21 connected between N14 and a gate thereof is connected to the twelfth node N12. In addition, the current sink 300 is connected between the power supply voltage Vcc and the fifteenth node N15, and a twenty-fourth P-MOS transistor Q24 having a gate connected to an output terminal det of the voltage detector 200. And a twenty-third N-MOS transistor Q23 connected between the fourteenth node N14 and the fifteenth node N15 and whose gate is connected to an output terminal det of the voltage sensor 200. A twenty-second N-MOS transistor Q22 is connected between the N14 and the ground voltage Vss and has a gate connected to the fifteenth node N15.
상기 회로에 도시된 커런트 싱크부(300)의 구성 및 동작은 도 4에 도시된 커런트 싱크부(300)의 구성 및 동작과 동일한 것으로 그 동작 설명은 생략하기로 한다. 그리고, 도 4에서는 커런트 미러(401)를 갖는 차동 증폭기 구조였으나, 도 5에서는 래치구조를 갖는 차동 증폭기의 구성을 나타내었다. 상기 동작 설명은 도 4의 것과 그 원리가 동일한 것이므로, 여기서는 생략하기로 한다.The configuration and operation of the current sink 300 shown in the circuit are the same as the configuration and operation of the current sink 300 shown in FIG. 4, and the description thereof will be omitted. In FIG. 4, the differential amplifier structure having the current mirror 401 is illustrated. In FIG. 5, the configuration of the differential amplifier having the latch structure is illustrated. Since the operation description is the same as that of FIG. 4, the description thereof will be omitted.
상기한 바와 같이, 본 발명에 의한 차동 증폭기를 사용하게 되면 전원 전압이 변동되더라도 차동 증폭기의 커런트 싱크에 의해 광대역 전원 전압에서 안전하게 동작할 수 있는 효과가 있다(CMR값 조절). 즉, 높은 전원 전압의 경우 아웃풋 스윙을 조정하여 스피드 지연을 감소시킬 수 있고, 낮은 전원 전압일 경우 차동 증폭기의 오동작을 방지할 수 있는 효과가 있다.As described above, the use of the differential amplifier according to the present invention has an effect of safely operating at the wideband power supply voltage due to the current sink of the differential amplifier even if the power supply voltage is changed (CMR value adjustment). That is, in the case of a high power supply voltage, the output delay can be reduced by adjusting the output swing, and in the case of a low power supply voltage, a malfunction of the differential amplifier can be prevented.
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940013480A KR970001311B1 (en) | 1994-06-15 | 1994-06-15 | Differential amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940013480A KR970001311B1 (en) | 1994-06-15 | 1994-06-15 | Differential amplifier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960003071A KR960003071A (en) | 1996-01-26 |
| KR970001311B1 true KR970001311B1 (en) | 1997-02-05 |
Family
ID=19385326
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940013480A Expired - Fee Related KR970001311B1 (en) | 1994-06-15 | 1994-06-15 | Differential amplifier |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR970001311B1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100662517B1 (en) * | 2005-03-15 | 2006-12-28 | 한양대학교 산학협력단 | Operational Transconductance Amplifier with Current Sink |
| KR100745989B1 (en) * | 2005-09-26 | 2007-08-06 | 삼성전자주식회사 | Differential amplifier |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101743715B1 (en) | 2015-08-19 | 2017-06-05 | 동아정밀공업(주) | Aging vessel equipped with a push cap |
-
1994
- 1994-06-15 KR KR1019940013480A patent/KR970001311B1/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100662517B1 (en) * | 2005-03-15 | 2006-12-28 | 한양대학교 산학협력단 | Operational Transconductance Amplifier with Current Sink |
| KR100745989B1 (en) * | 2005-09-26 | 2007-08-06 | 삼성전자주식회사 | Differential amplifier |
| US7564272B2 (en) | 2005-09-26 | 2009-07-21 | Oki Semiconductor Co., Ltd. | Differential amplifier |
Also Published As
| Publication number | Publication date |
|---|---|
| KR960003071A (en) | 1996-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5886546A (en) | Current/voltage converter, sense amplifier and sensing method using same | |
| JP3334548B2 (en) | Constant current drive circuit | |
| EP0434090B1 (en) | C-MOS differential sense amplifier | |
| KR0164385B1 (en) | Sense Amplifier Circuit | |
| US4670675A (en) | High gain sense amplifier for small current differential | |
| KR20020081054A (en) | Semiconductor integrated circuit | |
| US7394295B2 (en) | Sense amplifier | |
| US5834974A (en) | Differential amplifier with reduced current consumption | |
| JPH0667744A (en) | Constant-voltage circuit | |
| JPH11272346A (en) | Current source | |
| US5369614A (en) | Detecting amplifier with current mirror structure | |
| US4604732A (en) | Power supply dependent voltage reference circuit | |
| US6653892B2 (en) | Squelch circuit to create a squelch waveform for USB 2.0 | |
| US4751405A (en) | Externally programmable, process and temperature insensitive threshold receiver circuit | |
| US6133764A (en) | Comparator circuit and method | |
| KR100419015B1 (en) | Current sense amplifier | |
| US7304527B1 (en) | Fuse sensing circuit | |
| KR970001311B1 (en) | Differential amplifier | |
| US6028458A (en) | Differential amplifier with input signal determined standby state | |
| KR0147712B1 (en) | Bit line circuit for low voltage operating of sram | |
| US5479114A (en) | Three-value input buffer circuit | |
| KR100246335B1 (en) | Inner constant voltage circuit for memory device | |
| KR19980024247A (en) | Current mode sense amplifier | |
| KR100597419B1 (en) | Integrated circuit including current sense amplifier | |
| US7737781B2 (en) | Differential amplifier and input circuit using the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
St.27 status event code: A-0-1-A10-A12-nap-PA0109 |
|
| PA0201 | Request for examination |
St.27 status event code: A-1-2-D10-D11-exm-PA0201 |
|
| R17-X000 | Change to representative recorded |
St.27 status event code: A-3-3-R10-R17-oth-X000 |
|
| PG1501 | Laying open of application |
St.27 status event code: A-1-1-Q10-Q12-nap-PG1501 |
|
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
St.27 status event code: A-1-2-D10-D21-exm-PE0902 |
|
| P11-X000 | Amendment of application requested |
St.27 status event code: A-2-2-P10-P11-nap-X000 |
|
| P13-X000 | Application amended |
St.27 status event code: A-2-2-P10-P13-nap-X000 |
|
| G160 | Decision to publish patent application | ||
| PG1605 | Publication of application before grant of patent |
St.27 status event code: A-2-2-Q10-Q13-nap-PG1605 |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
St.27 status event code: A-1-2-D10-D22-exm-PE0701 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
St.27 status event code: A-2-4-F10-F11-exm-PR0701 |
|
| PR1002 | Payment of registration fee |
St.27 status event code: A-2-2-U10-U11-oth-PR1002 Fee payment year number: 1 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 4 |
|
| R17-X000 | Change to representative recorded |
St.27 status event code: A-5-5-R10-R17-oth-X000 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R13-asn-PN2301 St.27 status event code: A-5-5-R10-R11-asn-PN2301 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 5 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R13-asn-PN2301 St.27 status event code: A-5-5-R10-R11-asn-PN2301 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 6 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 7 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 8 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 9 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 10 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 11 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 12 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 13 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20110126 Year of fee payment: 15 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 15 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |
St.27 status event code: A-4-4-U10-U13-oth-PC1903 Not in force date: 20120206 Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE |
|
| PN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R13-asn-PN2301 St.27 status event code: A-5-5-R10-R11-asn-PN2301 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R13-asn-PN2301 St.27 status event code: A-5-5-R10-R11-asn-PN2301 |
|
| PC1903 | Unpaid annual fee |
St.27 status event code: N-4-6-H10-H13-oth-PC1903 Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE Not in force date: 20120206 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R13-asn-PN2301 St.27 status event code: A-5-5-R10-R11-asn-PN2301 |
|
| P22-X000 | Classification modified |
St.27 status event code: A-4-4-P10-P22-nap-X000 |