[go: up one dir, main page]

KR960036143A - 박막트랜지스터의 구조 및 제조방법 - Google Patents

박막트랜지스터의 구조 및 제조방법 Download PDF

Info

Publication number
KR960036143A
KR960036143A KR1019950004615A KR19950004615A KR960036143A KR 960036143 A KR960036143 A KR 960036143A KR 1019950004615 A KR1019950004615 A KR 1019950004615A KR 19950004615 A KR19950004615 A KR 19950004615A KR 960036143 A KR960036143 A KR 960036143A
Authority
KR
South Korea
Prior art keywords
gate electrode
semiconductor layer
forming
region
substrate
Prior art date
Application number
KR1019950004615A
Other languages
English (en)
Other versions
KR0144173B1 (ko
Inventor
한병율
Original Assignee
문정환
엘지 반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지 반도체 주식회사 filed Critical 문정환
Priority to KR1019950004615A priority Critical patent/KR0144173B1/ko
Publication of KR960036143A publication Critical patent/KR960036143A/ko
Application granted granted Critical
Publication of KR0144173B1 publication Critical patent/KR0144173B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H10D30/6715—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes characterised by the doping profiles, e.g. having lightly-doped source or drain extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0316—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral bottom-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6732—Bottom-gate only TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile

Landscapes

  • Thin Film Transistor (AREA)

Abstract

본 발명은 반도체 소자 구조 및 제조방법에 관한 것으로, 특히 박막 트랜지스터의 소오스와 드레인형성을 위한 불순물 이온 마스크의 미스어라인을 방지하는데 적당하도록 한 박막트랜지스터의 구조 및 제조 방법에 관한 것이다.
본 발명의 목적을 달성하기 위한 박막트랜지스터의 구조는 기판위에 형성된 게이트전극, 상기 게이트전극 상측과 상기 게이트전극 타측이 상기 기판위에 형성된 제1반도체층, 상기 게이트전극 상측의 일부영역에 접촉창을 가지고, 상기 제1반도체층 위에 형성된 제1절연막, 상기 접속창과 상기 제1절연막위에 형성된 제2반도체층, 상기 게이트전극 타측의 제1반도체층에 형성된 소오스영역, 상기 제2반도체층에 형성된 드레인영역. 상기 게이트전극 상측의 제1반도체에 형성된 채널영역, 상기 채널영역과 상기 드레인영역의 수직거리에 형성된 옵셋영역을 포함하여 구성되어지고, 본 발명의 박막트랜지스터 제조방법은 기판위에 게이트전극을 형성하는 공정과, 상기 기판과 상기 게이트전극위에 제1절연층과 제1반도체층을 차례로 형성하는 공정과, 상기 게이트전극의 타측에 제1반도체층 소오스영역을 형성하는 공정과, 상기 게이트전극 상측영역에 접촉창을 가진 제2절연막을 형성하는 공정과, 상기 제2절연막과 상기 접촉창위에 제2반도체를 형성하고, 상기 제2도전층에 불순물 이온을 주입하는 공정과, 상기 게이트전극의 일측의 상기 제2반도체층, 제2절연막, 그리고 제1반도체층을 식각하는 공정을 포함하여 이루어짐을 특징으로 한다.

Description

박막트랜지스터의 구조 및 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 2도는 본 발명의 박막트랜지스터 공정단면도.

Claims (2)

  1. 기판위에 형성된 게이트전극, 상기 게이트전극 상측과, 상기 게이트전극 타측이 상기 기판위에 형성된 제 1반도체층, 상기 게이트전극 상측의 일부영역이 접촉창을 가지고, 상기 제 1반도체층위에 형성된 제 1절연막, 상기 접촉창과 상기 제 1절연막위에 형성된 제 2반도체층, 상기 게이트전극 타측의 제 1반도체층에 형성된 소오스영역, 상기 제 2반도체층에 형성된 드레인영역, 상기 게이트전극 상측의 제 1반도체에 형성된 채널영역, 상기 채널영역과 상기 드레인영역의 수직거리에 형성된 옵셋영역을 포함하여 이루어짐을 특징으로 하는 박막트랜지스터의 구조.
  2. 기판위에 게이트전극을 형성하는 공정과, 상기 기판과 상기 게이트전극위에 제 1절연층과 제 1반도체층을 차례로 형성하는 공정과, 상기 게이트전극의 타측의 제 1반도체층, 소오스영역을 형성하는 공정과, 상기 게이트전극 상측영역에 접촉창을 가진 제 2절연막을 형성하는 공정, 상기 제 2절연막과 상기 접촉창위에 제 2반도체층을 형성하고, 상기 제 2도전층에 불순물이온을 주입하는 공정, 상기 게이트전극의 일측의 상기 제 2반도체층, 제 2절연막 그리고 제 1반도체층을 식각하는 공정을 포함하여 이루어지는 것을 특징으로 하는 박막트랜지스터의 구조.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950004615A 1995-03-07 1995-03-07 박막트랜지스터의 구조 및 제조방법 KR0144173B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950004615A KR0144173B1 (ko) 1995-03-07 1995-03-07 박막트랜지스터의 구조 및 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950004615A KR0144173B1 (ko) 1995-03-07 1995-03-07 박막트랜지스터의 구조 및 제조방법

Publications (2)

Publication Number Publication Date
KR960036143A true KR960036143A (ko) 1996-10-28
KR0144173B1 KR0144173B1 (ko) 1998-07-01

Family

ID=38657423

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950004615A KR0144173B1 (ko) 1995-03-07 1995-03-07 박막트랜지스터의 구조 및 제조방법

Country Status (1)

Country Link
KR (1) KR0144173B1 (ko)

Also Published As

Publication number Publication date
KR0144173B1 (ko) 1998-07-01

Similar Documents

Publication Publication Date Title
KR960036041A (ko) 고내압 트랜지스터 및 그 제조방법
KR930005257A (ko) 박막 전계효과 소자 및 그의 제조방법
KR960012564A (ko) 박막 트랜지스터 및 그 형성방법
KR960024604A (ko) 이중 채널 박막트랜지스터 및 그 제조방법
KR910010731A (ko) 반도체장치 및 그 제조방법
KR960036143A (ko) 박막트랜지스터의 구조 및 제조방법
KR970054438A (ko) 경사진 게이트 산화막을 갖는 전력용 모스 소자 및 그 제조 방법
KR940016927A (ko) 트렌치(Trench) 구조를 이용한 수직 채널을 갖는 모스트랜지스터(MOS-FET) 제조방법
KR940012653A (ko) 박막트랜지스터 제조방법
KR960036142A (ko) 박막트랜지스터 구조 및 제조방법
KR940010387A (ko) 반도체 소자 제조방법
KR970054497A (ko) 박막 트랜지스터 제조방법
KR960043290A (ko) 이중 게이트 전극 구조의 박막 트랜지스터 및 그 제조 방법
KR960006086A (ko) 이중 채널을 갖는 트랜지스터 및 그 제조방법
KR960035918A (ko) 반도체 소자의 얕은 접합 형성방법
KR960043170A (ko) 반도체 소자 제조방법
KR950021745A (ko) 반도체 장치의 모스형 전계효과 트랜지스터(mosfet) 제조방법
KR950024332A (ko) 반도체 소자의 제조방법
KR970023887A (ko) 모스펫 제조방법
KR960026973A (ko) 박막트랜지스터 제조방법
KR970030905A (ko) 트랜지스터 제조방법
KR950015658A (ko) 반도체소자 제조방법
KR960039443A (ko) 비휘발성 반도체 메모리장치 및 그 제조방법
KR970030504A (ko) 반도체 장치의 제조방법
KR950024331A (ko) 반도체 소자 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19950307

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19950307

Comment text: Request for Examination of Application

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19980319

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19980416

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19980416

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20010316

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20020315

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20030318

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20040326

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20050318

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20060320

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20060320

Start annual number: 9

End annual number: 9

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20080610