[go: up one dir, main page]

KR960019603A - 박막 트랜지스터의 제조방법 - Google Patents

박막 트랜지스터의 제조방법 Download PDF

Info

Publication number
KR960019603A
KR960019603A KR1019940031515A KR19940031515A KR960019603A KR 960019603 A KR960019603 A KR 960019603A KR 1019940031515 A KR1019940031515 A KR 1019940031515A KR 19940031515 A KR19940031515 A KR 19940031515A KR 960019603 A KR960019603 A KR 960019603A
Authority
KR
South Korea
Prior art keywords
semiconductor layer
gate electrode
forming
insulating film
manufacturing
Prior art date
Application number
KR1019940031515A
Other languages
English (en)
Other versions
KR0156116B1 (ko
Inventor
한상범
Original Assignee
문정환
금성일렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 금성일렉트론 주식회사 filed Critical 문정환
Priority to KR1019940031515A priority Critical patent/KR0156116B1/ko
Publication of KR960019603A publication Critical patent/KR960019603A/ko
Application granted granted Critical
Publication of KR0156116B1 publication Critical patent/KR0156116B1/ko

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/67Thin-film transistors [TFT]
    • H10D30/6728Vertical TFTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B10/00Static random access memory [SRAM] devices
    • H10B10/12Static random access memory [SRAM] devices comprising a MOSFET load element
    • H10B10/125Static random access memory [SRAM] devices comprising a MOSFET load element the MOSFET being a thin film transistor [TFT]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/01Manufacture or treatment
    • H10D30/021Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/67Thin-film transistors [TFT]
    • H10D30/6729Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6733Multi-gate TFTs
    • H10D30/6734Multi-gate TFTs having gate electrodes arranged on both top and bottom sides of the channel, e.g. dual-gate TFTs

Landscapes

  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 박막 트랜지스터 제조방법에 관한 것으로, 특히 고집적 SRAM메모리 소자에 적당하도록 한 P-MOS 박막 트랜지스터의 제조방법에 관한 것이다.
이와 같은 본 발명의 박막 트랜지스터의 제조방법은 기판상에 절연막과 제1반도체층을 차례로 증착하는 공정과, 상기 제1반도체층을 패터닝하여 제1게이트전극을 형성하는 공정과, 패터닝된 1차 게이트전극과 노출된 절연막상에 1차 게이트 절연막과 제2반도체층을 차례로 증착하는 공정과, 상기 제2반도체층을 에치백하여 상기 제1게이트전극 측면에 활성 반도체층을 형성하는 공정과, 전면에 2차 게이트 절연막과 제3반도체층을 형성하는 공정과, 활성 반도체층의 양측이 노출되고 활성 반도체층을 중심으로 제1게이트전극과 대향되도록 상기 제3반도체층을 선택적으로 식각하여 제2게이트전극을 형성하는 공정과, 상기 제2게이트전극을 마이크로 이용하여 활성 반도체층에 불순물 이온주입하여 소오스/드레인영역을 형성하는 공정을 포함하여 이루어진 것이다.

Description

박막 트랜지스터의 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 박막 트랜지스터의 공정단면도.

Claims (1)

  1. 기판상에 절연막과 제1반도체층을 차례로 증착하는 공정과, 상기 제1반도체층을 패터닝하여 제1게이트전극을 형성하는 공정과, 패터닝된 1차 게이트전극과 노출된 절연막상에 1차 게이트 절연막과 제2반도체층을 차례로 증착하는 공정과, 상기 제2반도체층을 에치백하여 상기 제1게이트전극 측면에 활성 반도체층을 형성하는 공정과, 전면에 2차 게이트 절연막과 제3반도체층을 형성하는 공정과, 활성 반도체층의 양측이 노출되고 활성 반도체층을 중심으로 제1게이트전극과 대향되도록 상기 제3반도체층을 선택적으로 식각하여 제2게이트전극을 형성하는 공정과, 상기 제2게이트전극을 마이크로 이용하여 활성 반도체층에 불순물 이온주입하여 소오스/드레인영역을 형성하는 공정을 포함하여 이루어짐을 특징으로 하는 박막 트랜지스터의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940031515A 1994-11-28 1994-11-28 박막 트랜지스터의 제조방법 KR0156116B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940031515A KR0156116B1 (ko) 1994-11-28 1994-11-28 박막 트랜지스터의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940031515A KR0156116B1 (ko) 1994-11-28 1994-11-28 박막 트랜지스터의 제조방법

Publications (2)

Publication Number Publication Date
KR960019603A true KR960019603A (ko) 1996-06-17
KR0156116B1 KR0156116B1 (ko) 1998-12-01

Family

ID=19399257

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940031515A KR0156116B1 (ko) 1994-11-28 1994-11-28 박막 트랜지스터의 제조방법

Country Status (1)

Country Link
KR (1) KR0156116B1 (ko)

Also Published As

Publication number Publication date
KR0156116B1 (ko) 1998-12-01

Similar Documents

Publication Publication Date Title
KR960012564A (ko) 박막 트랜지스터 및 그 형성방법
KR970024305A (ko) 액정표시장치용 박막 트랜지스터 기판의 제조방법
KR960019603A (ko) 박막 트랜지스터의 제조방법
KR960035905A (ko) 드레인 오프셋 구조의 박막 트랜지스터 제조 방법
KR960036142A (ko) 박막트랜지스터 구조 및 제조방법
KR910005441A (ko) 실리사이드를 사용한 매설 접촉 형성방법
KR970052785A (ko) 반도체 소자 제조방법
KR940012653A (ko) 박막트랜지스터 제조방법
KR970003964A (ko) 모스 (mos) 트랜지스터 제조 방법
KR970052835A (ko) 코발트 실리사이드막을 이용한 트랜지스터 형성방법
KR920017251A (ko) 다이오드 결합형 에스램 셀의 제조방법
KR950024331A (ko) 반도체 소자 제조방법
KR960035797A (ko) 반도체 소자의 콘택형성방법
KR970054501A (ko) 저도핑 드레인 구조의 박막 트랜지스터 제조 방법
KR970054189A (ko) 반도체장치 제조방법
KR960043290A (ko) 이중 게이트 전극 구조의 박막 트랜지스터 및 그 제조 방법
KR960035926A (ko) 저도핑 드레인 구조의 박막 트랜지스터 제조 방법
KR960012516A (ko) 스태틱 랜덤 억세스 메모리 소자 및 그 제조방법
KR970013111A (ko) 저전압 및 고전압용 모오스 트랜지스터의 제조공정
KR920011562A (ko) Ldd구조의 트랜지스터 제조방법
KR960026973A (ko) 박막트랜지스터 제조방법
KR960035902A (ko) 저도핑 드레인 구조의 박막 트랜지스터 제조 방법
KR970053895A (ko) 씨모스(cmos) 소자의 구조 및 제조방법
KR960019741A (ko) 에스램(sram) 셀 및 그 제조방법
KR970054191A (ko) 반도체장치 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19941128

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19941128

Comment text: Request for Examination of Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19980126

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19980629

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19980720

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19980720

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20010618

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20020618

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20030620

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20040618

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20050621

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20060619

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20060619

Start annual number: 9

End annual number: 9

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20080610