[go: up one dir, main page]

KR960015325B1 - 쌍극자 전위 장벽을 갖는 전계효과 트랜지스터 - Google Patents

쌍극자 전위 장벽을 갖는 전계효과 트랜지스터 Download PDF

Info

Publication number
KR960015325B1
KR960015325B1 KR1019930014486A KR930014486A KR960015325B1 KR 960015325 B1 KR960015325 B1 KR 960015325B1 KR 1019930014486 A KR1019930014486 A KR 1019930014486A KR 930014486 A KR930014486 A KR 930014486A KR 960015325 B1 KR960015325 B1 KR 960015325B1
Authority
KR
South Korea
Prior art keywords
layer
impurity
field effect
effect transistor
doping
Prior art date
Application number
KR1019930014486A
Other languages
English (en)
Other versions
KR950004605A (ko
Inventor
조현룡
권영세
Original Assignee
한국전기통신공사
조백제
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전기통신공사, 조백제 filed Critical 한국전기통신공사
Priority to KR1019930014486A priority Critical patent/KR960015325B1/ko
Publication of KR950004605A publication Critical patent/KR950004605A/ko
Application granted granted Critical
Publication of KR960015325B1 publication Critical patent/KR960015325B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

내용없음.

Description

쌍극자 전위 장벽을 갖는 전계효과 트랜지스터
제 1 도는 일반적인 금속 반도체 전계효과 트랜지스터의 단면구조도,
제 2 도는 종래의 델타도핑 또는 펄스도핑 층을 갖는 금속 반도체 트랜지스터의 단면 구조도,
제 3 도는 본 발명의 일 실시예에 따른 금속 반도체 전계효과 트랜지스터의 단면 구조도,
제 4 도는 제 3 도의 실시예에 따른 금속 반도체 전계효과 트랜지스터의 페르미 준위에 대한 전도대 전위분포 예시도,
제 5 도는 본 발명에 따른 실시예에 따른 금속 산화물 반도체 전계효과 트랜지스터의 단면 구조도.
* 도면의 주요부분에 대한 부호의 설명
1 : 반절연 기판 2 : 완충층
3 : 반도체층 4 : 소오스 전극
5,5' : 게이트 전극 6 : 드레인 전극
7,7' : 채널층 8 : 캡층
9,10 : 도핑층 11 : 스페이서층
12 : 게이트 산화막
본 발명의 초고주파용 집적회로 및 고속 디지틀 집적회로 응용에 있어서 비선형 특성의 감소와 전달특성을 향상시킬 수 있는 금속반도체 전계효과 트랜지스터(FET)에 관한 것으로, 특히 초고주파용 선형 증폭기와 고속 디지틀 집적회로용 기본 소자인 쌍극자전위장벽을 갖는 전계효과 트랜지스터에 관한 것이다.
최근의 사용 집적회로들은 그 동작주파수가 매우 높은 영역에서의 응융이 요구되고 있으며 이를 위하여 짧은 게이트를 갖는 FET의 개발 및 연구가 활발히 진행되어 오고있는데, 짧은 게이트는 집적도가 동작 주파수를 높이는데 가장 직접적인 요소가 된다.
종래의 일반적인 금속 반도체 전계효과 트랜지스터를 제 1 도를 통하여 설펴보면 다음과 같다.
도면에 도시된 바와 같이 종래의 금속 반도체 전계효과 트랜지스터는 반절연 기판(1) 상에 완충층(2)과 반도체층(3)을 형성하여 이루어지는데, 이 반도체층(3)은 상기 완충층(2) 상에 형성된 채널층(7)과 상기 채널층(7) 상에 형성된 캡층(8)으로 구성된다. 그리고 상기 캡층(8)상에 소오스 전극(4), 쇼트키(Schottky) 게이트전극(5) 및 드레인 전극(6)을 각각 형성한 구조를 갖는다.
그러나 상기 종래의 금속반도체 전계효과 트랜지스터는 완충층과 채널인 N형 반도체층 사이에 전위차가 낮아서 비교적 많은 양의 전류가 완충층을 통하여 흐르는 현상이 생기며, 게이트 길이가 짧은 소자에서의 이러한 기판전류는 비선형특성을 크게하고 문턱전압의 변화를 증가시키는 문제점이 있었다.
상기 종래의 문제점을 개선하기 위한 노력의 일환으로 다른 구조의 금속반도체 전계효과 트랜지스터가 제안된 받아 있으며, 이는 제 2 도에 도시된 바와 같이 델타(δ)도핑 또는 펄스도핑 구조를 갖도록 되어 있다.
델타(δ)도핑 또는 펄스도핑 FET는 상기 제 1 도에 도시된 채널층(7) 영역 하부에 높은 불순물 주입 농도를 갖는 델타도핑(δn) 또는 펄스도핑층(9)을 추가로 형성하게 되는데, 이때 상기 반도체층(3)의 불순물 농도는 상기 제 1 의 불순물 농도보다 일반적으로 낮게 형성한다.
이렇게 하여 형성된 상기 델타(δ)도핑 또는 펄스도핑 FET는 높은 불순물 농도를 갖는 채널에 많은 양의 전자를 제한하여 높은 포화전류와 포화전류영역에서의 비선형특성을 개선할 수 있고, 또한 델타도핑층은 아주 좁은 전위물을 형성하여 일반적인 FET의 전자와는 다른 이차원 전자 가스를 형성하여 전계에 따른 전자의 이동도도 비교적 높게 나타난다.
그리하여 상기 단일층으로 구성된 불순물 도핑을 갖는 종래의 FET는 포화 드레인 전압에서 포화전류가 크고 비교적 전류의 변화량이 적다는 이점을 가지고 있으나, 전자의 이동도가 낮고, 불순물이 도핑된 영역에서 전자의 흐름이 주로 일어나므로 근본적으로 트랜지스터의 성능을 향상시키는데는 많은 제한이 따르며, 더욱이 우수한 선형특성을 요구하는 초고주파용 선형 증폭기에서의 응용에는 부적합한 문제점을 가지고 있다.
따라서, 본 발명은 높은 포화전류를 가지면서 선형특성이 양호하고, 불순물의 농도가 낮은 채널영역을 형성시켜, 그 채널영역에서 전자를 효과적으로 제한함으로써 전달특성, 특히 전달 콘덕턴스와 주파스 특성이 향상된 쌍극자 전위 장벽을 갖는 전계효과 트랜지스터를 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명은, 반도체층 내에 채널을 형성하여 인가된 전위에 의해 전류를 흐르게 하는 전계효과 트랜지스터에 있어서, 상기 반도체층 영역내의 하부에 형성되되 상기 반도체층과 동일한 불순물 형태의 높은 불순물 농도를 갖으며, 채널 영역에 전하를 공급하기 위해 형성되는 제 1 불순물 도핑층과 ; 상기 제 1 불순물 도핑층 하부에 소정의 간격을 두고 형성되되 상기 제 1 불순물 도피층과 다른 불순물로 도핑되어 전하의 이동을 제한하기 위한 높은 전위장벽을 형성하는 제 2 불순물 도핑층을 포함하고 있는 것을 특징으로 한다.
이하, 첨부도면 제 3 도를 참조하여 본 발명의 일 실시예를 상세히 살펴보면 다음과 같다.
본 발명은 두개의 델타도핑 또는 펄스도핑층을 갖는 FET로서, 도면에 도시된 바와 같이 반절연 기판(1)상에 완충층(2)을 형성한다.
상기 반도체층(3)은 높은 불순물 농도를 갖는 제 1 델차도핑(δp) 또는 펄스도피층(10), 불순물이 도핑되지 않은 스페이서층(11), 제 2 델타도핑(δn) 또는 펄스도핑층(9), 불순물이 도핑되지 않은 채널층(7'), 캡층(8)으로 차례로 구성되어 지는데, 상기 제 1 델타도핑(δp) 또는 펄스도핑층(10)과 제 2 델타도핑(δn) 또는 펄스도핑층(9)의 불순물은 서로 다른 불순물형으로 이루어지고, 상기 제 1 델타도핑(δp) 또는 펄스도핑층(10)은 캡층(8)과 동일한 불순물형으로 구성된다.
본 도면에서는 P형 도핑층(δp) 위에 N형 도핑층(δn) 을 형성하여 쌍극자형태의 두 불순물 도핑층을 형성한 것을 도시해 주고 있으나 다른 형의 캡층(8)에서는 서로 반대형 불순물로 형성할 수도 있다.
그리고 그 이외에는 상기 종래와 마찬가지로 소오스 전극(4), 쇼트키(Schottky) 게이트 전극(5), 드레인전극(6)이 상기 캡층(8)상에 각각 형성된다.
이어서, 상기 본 발명의 동작 상태를 살펴본다.
상기 본 발명은 불순물 농도가 낮은 채널영역에 델타도핑 또는 펄스도핑에 의해 형성된 전자 가스를 분리할 수 있는 구조를 형성한 것으로, 좁은 채널영역에 모인 전자는 불순물에 의한 영향이 거의 없으며, 상기 제 1 델타도핑이나 펄스도핑층(9)은 이차원 전자가스를 형성하여 전자의 이동도를 높이고 제 2 델타도핑이나 펄스도핑층(10)은 높은 전위 장벽으로 전자를 제한하게 된다.
이렇게 형성된 이차원 전자 분포를 전도대의 페르미준위 따른 전위상태가 함께 제 4 도에 보여주고 있다.
제 4 도에 도시된 바와 같이 불순물이 주입되지 않은 스페이서층(11)은 양쪽 불순물 주입층(9, 10)의 전하량에 의해 완전히 공립되어 전도대 전위는 직선형태의 높은 전위장벽을 형성한다. 이러한 전위 분포를 수직 방향의 전계를 형성하고 따라서 상기 제 1 델타도핑이나 펄스도피층(9)의 전자는 위쪽으로 힘을 받게 된다.
결국 전자는 도핑되지 않은 채널층(7')영역으로 움직이게 된다. 한편, 채널층(7')영역위의 N형 캡층(8)은 금속 게이트에 의한 쇼트키 전위방벽에 의하여 거의 공핍된다. 이러한 공핍층은 전자를 아래쪽으로 밀어내는 전계를 형성함으로써 전자는 제 4 도의 잔자분포도에 나타나 있듯이 주요 채널영역에 모이게 된다.
이러한 구조는 채널층(7') 영역의 불순물 농도가 낮으므로 불순물에 의한 산란현상이 줄어들어서 전자의 이동특성이 향상되게 된다. 즉, 전자의 이동도 및 이동속도가 증가하게 되고, 따라서 소자는 높은 전달 콘덕턴스 및 높은 출력전류를 나타낼 수 있고 기판과 채널영역 사이의 높은 전위장벽에 의해 기판전류가 줄어들고 문턱전압의 전달특성이 매우 향상되게 된다.
또한 본 발명의 다른 실시예를 제 5 도를 통하여 상세히 살펴보면, 제 5 도는 일반적인 MOSFET의 구조를 나타낸 것으로, 도면 부호 5'는 게이트 전극, 12는 게이트산화막을 나타내며, 그 이외의 도면 부호는 상기 제 3 도 및 제 4 도의 경우와 동일하다.
본 실시예는 상기 전술한 실시예에와 마찬가지로 반도체층(3) 영역내에 쌍극형태의 두 불순물 도핑층(δp, δn)을 MOSFET에 형성한 것으로, 다양한 전계효과 트랜지스터에 적용할 수 있음을 보여주고 있다.
상기와 같이 이루어지는 본 발명은 다음과 같은 효과가 있다.
단채널효과를 감소시켜 포화전류 영역에서 선형특성이 우수하고, 기판전류의 감소에 따라 문턱전압 근처에서의 전달특성이 변화가 크며, 효과적인 전위 우물을 형성할 수 있어 전자의 농도가 큰 이차원 전자가스를 형성할 수 있으며, 또한 구조면에 있어서도 일반적인 MOSFET와 차이가 없으므로 기존의 공정을 그대로 사용할 수 있는 효과가 있다. 더욱이, 선형특성이 우수하므로 초고주파용 성형증폭기에의 응용에 적합하며, 높은 전달특성과 포화전류를 가지므로 고성능 초고주파용 전력증폭기의 적용 및 문턱전류 근처에서 전달특성이 좋으므로 초고속 디지탈 집적회로에 응용할 수 있는 효과가 있다.

Claims (7)

  1. 반도체층(3) 내에 채널영역을 형성하여 인가된 전위에 의해 전류를 흐르게 하는 전계효과 트랜지스터에 있어서, 상기 반도체층(3) 영역내의 하부에 형성되되 상기 반도체층(3)과 동일한 불순물형태의 높은 불순물 농도를 갖으며, 채널영역에 전하를 공급하기 위하여 형성되는 제 1 불순물 도핑층(9) ; 및 상기 제 1 불순물 도핑층(9) 하부에 소정의 간격을 두고 형성되되 상기 제 1 불순물 도핑층(8)과 다른 불순물로 도핑되어 전하의 이동을 제한하기 위한 높은 전위장벽을 형성하는 제 2 불순물 도핑층(10)을 포함하고 있는 특징으로 하는 쌍극자 전위 장벽을 갖는 전계효과 트랜지스터.
  2. 제 1 항에 있어서, 상기 반도체층(3)은 높은 불순물 농도를 갖는 제 2 불순물 도핑층(10) ; 상기 제 2 불순물 도핑층(10)상에 형성되되 불순물이 도핑되지 않은 스페이서층(11) ; 상기 스페이서층(11) 상에 형성되되 불순물이 도핑된 제 1 불순물 도핑층(9) ; 상기 제 1 불순물 도핑층(9) 상에 형성되되 불순물이 도핑되지 않은 채널층(7') ; 및 상기 채널층(7')상에 형성되는 캡층(8)이 차례로 형성된 다층구조인 것을 특징으로 하는 쌍극자 전위 장벽을 갖는 전계효과 트랜지스터.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 반도체층(3)은 반절연기판(1) 상에 형성되어지는 완충층(2)상에 형성된 것을 특징으로 하는 쌍극자 전위 장벽을 갖는 전계효과 트랜지스터.
  4. 제 1 항 또는 제 2 항에 있어서, 상기 제 1 불순물 도핑층(9)과 제 2 불순물 도핑층(10)은 델타 도핑층인 것을 특징으로 하는 쌍극자 전위 장벽을 갖는 전계효과 트랜지스터.
  5. 제 1 항 또는 제 2 항에 있어서, 상기 제 1 불순물 도핑층(9)과 제 2 불순물 도핑층(10)은 펄스 도핑층인 것을 특징으로 하는 쌍극자 전위 장벽을 갖는 전계효과 트랜지스터.
  6. 제 1 항 또는 제 2 항에 있어서, 상기 반도체층(3)은 P형, 제 1 불순물 도핑층(9)은 P형, 제 2 불순물 도핑층(10)은 N인 것을 특징으로 하는 쌍극자 전위 장벽을 갖는 전계효과 트랜지스터.
  7. 제 1 항 또는 제 2 항에 있어서, 상기 반도체층(3)은 N형, 제 1 불순물 도핑층(9)은 N형, 제 2 불순물 도핑층(10)은 P형인 것을 특징으로 하는 쌍극자 전위 장벽을 갖는 전계효과 트랜지스터.
KR1019930014486A 1993-07-28 1993-07-28 쌍극자 전위 장벽을 갖는 전계효과 트랜지스터 KR960015325B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930014486A KR960015325B1 (ko) 1993-07-28 1993-07-28 쌍극자 전위 장벽을 갖는 전계효과 트랜지스터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930014486A KR960015325B1 (ko) 1993-07-28 1993-07-28 쌍극자 전위 장벽을 갖는 전계효과 트랜지스터

Publications (2)

Publication Number Publication Date
KR950004605A KR950004605A (ko) 1995-02-18
KR960015325B1 true KR960015325B1 (ko) 1996-11-07

Family

ID=19360283

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930014486A KR960015325B1 (ko) 1993-07-28 1993-07-28 쌍극자 전위 장벽을 갖는 전계효과 트랜지스터

Country Status (1)

Country Link
KR (1) KR960015325B1 (ko)

Also Published As

Publication number Publication date
KR950004605A (ko) 1995-02-18

Similar Documents

Publication Publication Date Title
Duan et al. A high-performance gate engineered InGaN dopingless tunnel FET
US4471366A (en) Field effect transistor with high cut-off frequency and process for forming same
US20080303095A1 (en) Varying mugfet width to adjust device characteristics
KR20010032538A (ko) 전계효과 트랜지스터
US4605945A (en) Semiconductor device
US5151757A (en) Heterojunction field-effect transistor
US4807001A (en) Heterojunction field-effect device
US4903091A (en) Heterojunction transistor having bipolar characteristics
JP2897736B2 (ja) 化合物半導体電界効果トランジスタ
KR960015325B1 (ko) 쌍극자 전위 장벽을 갖는 전계효과 트랜지스터
US6246093B1 (en) Hybrid surface/buried-channel MOSFET
US5107314A (en) Gallium antimonide field-effect transistor
JPS63244779A (ja) 電界効果トランジスタ
JPH05175494A (ja) トンネルトランジスタ
JP2553673B2 (ja) 電界効果トランジスタ
JPS6276565A (ja) 電界効果型トランジスタ
JP3054216B2 (ja) 半導体装置
JPS6196770A (ja) 半導体装置
JPS6327062A (ja) Ｍｉｓ型電界効果トランジスタ
JPS62283672A (ja) 電界効果トランジスタ及びその製造方法
JP3245657B2 (ja) ヘテロ接合型電界効果トランジスタ
JPS62209864A (ja) 半導体装置
JP2000036591A (ja) 半導体装置
JP2768794B2 (ja) 半導体装置
JPH01162378A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19930728

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19930728

Comment text: Request for Examination of Application

PG1501 Laying open of application
G160 Decision to publish patent application
PG1605 Publication of application before grant of patent

Comment text: Decision on Publication of Application

Patent event code: PG16051S01I

Patent event date: 19961015

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19970128

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19970204

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19970204

End annual number: 3

Start annual number: 1

PR1001 Payment of annual fee

Payment date: 19990629

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20000629

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20011004

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20020927

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20030930

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20040930

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20051031

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20061017

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20071102

Start annual number: 12

End annual number: 12

PR1001 Payment of annual fee

Payment date: 20081107

Start annual number: 13

End annual number: 13

FPAY Annual fee payment

Payment date: 20091109

Year of fee payment: 14

PR1001 Payment of annual fee

Payment date: 20091109

Start annual number: 14

End annual number: 14

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee