KR960014496B1

KR960014496B1 - 강 유전성 액정 패널의 구동 방법

Info

Publication number: KR960014496B1
Application number: KR1019930020706A
Authority: KR
Inventors: 다까지 누마오
Original assignee: 샤프 가부시끼가이샤; 쯔지 하루오
Priority date: 1992-10-08
Filing date: 1993-10-07
Publication date: 1996-10-16
Anticipated expiration: 2013-10-07
Also published as: KR940010748A; JPH06118385A; TW223694B; EP0596607B1; US5477235A; EP0596607A1; DE69311058D1

Abstract

내용없음.

Description

강 유전성 액정 패널의 구동 방법

제1도는 FLCD를 이용한 표시 시스템의 개략적인 구성을 도시하는 블럭도.

제2도는 FLC 패널의 개략적인 구성을 도시하는 단면도.

제3도는 FLCD의 개략적인 구성을 도시하는 평면도.

제4도는 표시 시스템으로 입력되는 퍼스널 컴퓨터의 출력 신호를 도시하는 파형도.

제5도는 제4도의 표시 데이타를 매트릭스 형태로 도시하는 설명도.

제6도는 제4도의 표시 데이타를 매트릭스 형태로 도시하는 설명도.

제7도는 FLCD에 표시할 데이타를 매트릭스 형태로 도시하는 설명도.

제8도는 FLCD에 표시해 있는 데이타와 표시할 데이타의 차이를 매트릭스 형태로 도시하는 설명도.

제9도는 제8도의 데이타를 4화소마다 묶어서 매트릭스 형태로 도시하는 설명도.

제10A도는 FLC 분자의 상태를 유리 기판에서 본 도면.

제10B도는 스메틱(smectic) 상(相)에서의 FLC 분자의 상태를 도시한 도면.

제11A-B도는 종래예에서 이용되는 주사 전극과 신호 전극과 화소에 인가되는 전압파형을 도시하는 파형도.

제12도는 종래예의 표시 시스템에서 이용되는 표시 제어 장치의 개략적인 구성을 도시하는 블럭도.

제13도는 종래예에서 이용되는 표시 제어 장치의 동작을 설명하기 위한 타이밍도.

제14도는 종래예에서 이용되는 표시 제어 장치의 동작을 설명하기 위한 타이밍도.

제15도는 종래예에 있어서 몇 개의 주사 전극과 신호 전극과 화소에 인가되는 전압 파형을 도시하는 파형도.

제16도는 본 발명의 실시예에서 이용되는 BDH사가 제조한 가유전성 액정 SCE-8의 전압 메모리 펄스폭 특성을 도시하는 도면.

제17도는 본 발명의 실시예에서 이용되는 FLCD의 개략적인 구성을 도시하는 평면도.

제18도는 본 발명의 일실시예에서 이용되는 표시 제어 장치의 개략적인 구성을 도시하는 블럭도.

제19도는 본 발명의 실시예의 표시 제어 장치의 동작을 설명하기 위한 타이밍도.

제20도는 본 발명의 실시예의 표시 제어 장치의 동작을 설명하기 위한 타이밍도.

제21a-b도는 본 발명의 실시예에서 이용되는 주사 전극과 신호 전극과 화소에 인가되는 전압 파형을 도시하는 파형도.

제22도는 본 발명의 실시예에 있어서 몇개의 주사 전극과 신호 전극과 화소에 인가되는 전압 파형을 도시하는 파형도.

제23a-b도는 본 발명의 실시예에서 이용할 수 있는 주사 전극과 신호 전극과 화소에 인가되는 전압 파형의 몇개의 예를 나타내는 파형도.

제24a-b도는 본 발명의 실시예에서 이용할 수 있는 주사 전극과 신호 전극과 화소에 인가되는 전압 파형의 몇개의 예를 나타내는 파형도.

제25a-b도는 본 발명의 실시예에서 이용할 수 있는 주사 전극과 신호 전극과 화소에 인가되는 전압 파형의 몇개의 예를 나타내는 파형도.

제26a-b도는 본 발명의 실시예에서 이용할 수 있는 주사 전극과 신호 전극과 화소에 인가되는 전압 파형의 몇개의 예를 나타내는 파형도.

제27도는 본 발명의 실시예에서 이용하는 표시 제어 장치에 있어서의 입력 제어 회로의 개략적인 구성을 도시하는 블럭도.

제28도는 본 발명의 실시예에서 이용하는 표시 제어 장치에 있어서의 출력 제어 회로의 개략적인 구성을 도시하는 블럭도.

제29도는 본 발명의 실시예에서 이용하는 표시 제어 장치에 있어서의 데이타 메모리 회로의 개략적인 구성을 도시하는 블럭도.

제30도는 본 발명의 실시예에서 이용하는 표시 제어 장치에 있어서의 그룹 메모리 회로의 개략적인 구성을 도시하는 블럭도.

제31도는 본 발명의 실시예에서 이용하는 표시 제어 장치에 있어서의 트랜스 메모리 회로의 개략적인 구성을 도시하는 블럭도.

제32도는 본 발명의 실시예에서 이용하는 표시 제어 장치에 있어서의 구동 제어 회로의 개략적인 구성을 도시하는 블럭도.

제33도는 제27도의 입력 제어 회로에 있어서의 ICHS 회로의 구성을 도시하는 회로도.

제34도는 제27도의 입력 제어 회로에 있어서의 ICID 회로의 구성을 도시하는 회로도.

제35도는 제27도의 입력 제어 회로에 있어서의 ICVC 회로의 구성을 도시하는 회로도.

제36도는 제28도의 출력 제어 회로에 있어서의 OCHS 회로의 구성을 도시하는 회로도.

제37도는 제28도의 출력 제어 회로에 있어서의 OCGC 회로의 구성을 도시하는 회로도.

제38도는 제28도의 출력 제어 회로에 있어서의 OCVC 회로의 구성을 도시하는 회로도.

제39도는 제29도의 데이타 메모리 회로에 있어서의 MIN 회로의 구성을 도시하는 회로도.

제40도는 제29도의 데이타 메모리 회로에 있어서의 DMOUT 회로의 구성을 도시하는 회로도.

제41도는 제30도의 그룹 메모리 회로에 있어서의 GMIN 회로의 구성을 도시하는 회로도.

제42도는 제30도의 그룹 메모리 회로에 있어서의 GMOUT 회로의 구성을 도시하는 회로도.

제43도는 제31도의 트랜스 메모리 회로에 있어서의 TMIN 회로의 구성을 도시하는 회로도.

제44도는 제31도의 트랜스 메모리 회로에 있어서의 TMOUT 회로의 구성을 도시하는 회로도.

제45도는 제32도의 구동 제어 회로에 있어서의 DCVC 회로의 구성을 도시하는 회로도.

제46도는 유전 이방성이 부(負)인 강 유전성 액정의 전압 메모리 펄스폭 특성의 온도 의존성을 도시하는 도면.

*도면의 주요 부분에 대한 부호의 설명

1 : FLC 패널 2 : 퍼스널 컴퓨터

3 : CRT 디스플레이 4,22 : FLCD

5 : 유리 기판 6 : 절연막

7 : 배향막 8 : 봉지제

9 : FLC 10 :편광판

11,23 : 주사측 구동 회로 12,24 : 신호측 구동 회로

13 : 표시 제어 장치 14 : 입력 인터페이스 회로

15 : 표시 메모리 회로 16,31 : 그룹 메모리 회로

17 : 동일/비동일 메모리 회로 18,33 : 입력 제어 회로

19,34 : 출력 제어 회로 20,42,46,50 : 어드레스 전환 회로

21,35 : 구동 제어 회로 26 : 시프트 레지스터

27 : 래치 28 : 아날로그 스위치 어레이

29 : 표시 제어 장치 30 : 데이타 메모리 회로

32 : 트랜스 메모리 회로 36 : ICHS 회로

37 : ICIO 회로 38 : ICVC 회로

39 : OCHS 회로 40 : OCGC 회로

41 : OCVC 회로 43 : DMIN 회로

44,48,52 : RAM 회로 45 : DMOUT 회로

47 : GMIN 회로 49 : GMOUT 회로

51 : TMIN 회로 53 : TMOUT 회로

54 : DCVC 회로 55 : ROM 회로

56 : 래치 회로 57 : 아날로그 스위치 어레이 회로

S : 신호 전극 L : 주사전극

본 발명은 액정 패널의 구동 방법에 관한 것으로, 특히 강유전성 액정(이하, FLC로 약칭)을 이용한 액정 패널의 구동 방법에 관한 것이다.

제2도는 FLC 패널의 개략적인 구성을 도시하는 단면도이다. 2장의 유리 기판(5a 및 5b)는 서로 대향되어 배치되고, 한쪽 유리 기판(5a)의 표면에는 인듐 주석 산화물(이하, ITO로 약칭) 등으로 이루어지는 투명한 신호 전극(S)가 복수개 서로 평행하게 배치되고, 그 위에는 SiO₂등으로 이루어지는 투명한 절연막(6a)로 피복되어 있다. 신호 전극(S)와 대향하는 또 한쪽의 유리 기판(5b)의 표면에는 ITO 등으로 이루어지는 투명한 주사 전극(L)이 신호 전극(S)와 직교하는 방향으로 복수개 서로 평행으로 배치되고, 그 위에는 SiO₂등으로 이루어지는 투명한 절연막(6b)로 피복되어 있다. 각 절연막(6a 및 6b) 상에는 러빙(rubbing)처리 등을 실시한 폴리 비닐 알콜(이하, PVC로 약칭) 등으로 이루어지는 투명한 배향막(7a 및 7b)가 각각 형성되어 있다. 이 2장의 유리 기판(5a 및 5b)는 일부에 주입구를 남기고 봉지체(8)로 접착되고, 그 주입구에서 배향막(7a 및 7b) 사이의 공간내로 진공 주입에 의해 FLC(9)가 도입된 후, 상기 주입구는 봉지제(8)로 봉지된다. 이와 같이 해서 접착된 2장의 유리 기판(5a 및 5b)는 서로 편광축이 직교하도록 배치한 2장의 편광판(10a 및 10b) 사이에 끼워진다.

제3도는 FLC 패널(1)의 주사 전극(L)에 주사측 구동 회로(11)을 접속하고, 신호 전극(S)에 신호측 구동 회로(12)를 접속한 FLC 디스플레이(이하, FLCD로 약칭)(4)의 개략적인 구성을 도시하는 평면도이다. 여기서는 설명을 간단히 하기 위해 주사 전극(L)이 16개, 신호 전극(S)가 16개인 경우, 즉 16×16의 화소로 구성되어 있는 FLCD(4)에 대해 나타내고, 주사 전극(L)의 각각은 부호 L에 첨자 i(i=O~F)를 부가해서 구별하고, 신호 전극(S)의 각각은 부호 S에 첨자 j(j=O~F)를 부가해서 구별한다. 또, 이후의 설명에서는 임의의 주사 전극(L_i)와 임의의 신호 전극(S_j)가 교차하는 부분을 화소로 해서 부호(A_ij)로 나타낸다.

주사측 구동 회로(11)은 주사 전극(L)에 전압을 인가하기 위한 회로이고, 도시하지 않은 어드레스 디코더와 래치와 아날로그 스위치 어레이로 구성되고, 지정된 어드레스(A_x)에 대응하는 주사 전극(L_i)에 선택 전압(V_ci)을 인가하고, 그 이외의 주사 전극(L_k)(k≠i)에 비선택 전압(V_co)를 인가한다. 또, 신호측 구동 회로(12)는 신호 전극(S)에 전압을 인가하기 위한 회로로, 도시하지 않은 시프트 레지스터와 래치와 아날로그 스위치 어레이로 구성되고, 입력 데이타(DATA)가「1」에 대응하는 신호 전극(S)에 유효(active) 전압(V_si)을 인가하고, 입력 데이타(DATA)가「0」에 대응하는 신호 전극(S)에 무효(nonactive) 전압(V_so)를 인가한다.

화소(A_ij)를 구성하는 FLC 분자(101)은 제10B도에 도시하는 바와 같이 분자의 장축 방향과 수직으로 자발 분극(P_s)를 가지고, 주사 전극(L)과 신호 전극(S)의 전위차에서 형성되는 전계(E)와 자발 분극(P_s)의 벡터 적에 비례하는 힘을 받아서 2배의 FLC 경사각(2θ)를 갖는 원추(102)의 표면상을 이동한다. 이 FLC 분자(101)은 제10A도에 도시하는 바와 같이 2개의 안정 상태(104 및 105)를 가지고, 전계(E)에 의해 축(107)까지 이동되면 안정 상태(105)로 되고, 전계(E)에 의해 축(106)까지 이동되면 안정 상태(104)로 되는 성질이 있다. 또, FLC 분자(101)에는 그 주어진 안정 상태가 변화하지 않는 한 전계(E)에 의해 움직여져도 본래의 안정 상태로 복귀하려는 복원력이 작용한다. 그래서, 제2도의 편광판(10a 및 10b)의 한쪽의 편광축을 축(104) 또는 축(105)와 일치시킴으로써, 한쪽의 안정 상태에 있는 FLC 분자로 구성되는 화소가 어두운 표시 상태로 되고, 또 한쪽의 안정 상태에 있는 FLC 분자로 구성되는 화소과 밝은 표시 상태로 된다. 또, 제2도의 편광판(10a 및 10b)의 한쪽의 편광축을 축(104) 또는 축(105)와 일치시키면 편광판(10a 및 10b)를 반드시 직교시키지 않아도 대충의 표시는 얻어진다.

이와 같은 FLCD의 구동 방법으로서 이용되고 있는 것이 제11A도와 제11B도에 도시하는 전압 파형의 조합이다(예를 들면, 일본국 특허 공개(평)제4-134420호 공보 참조).

제11a(1)도에 도시하는 파형은 주사 전극(L_i)로 인가되고, 그 주사 전극상의 화소(A_ij)의 표시 상태를 어두운 표시 상태로 개서하도록 하는 선택 전압(V_CA)이고, 제11A(2)도에 도시하는 파형은 그밖의 주사 전극(L_k)(k≠i)에 인가하고, 그 주사 전극상의 화소(A_kj)의 표시 상태를 개서하지 않도록 하는 비선택 전압(V_CB)이다. 제11A(3)도에 도시하는 파형은 신호 전극(S_j)에 인가되고, 선택 전압(V_CA)가 인가되고 있는 주사 전극(L_i) 상의 화소(A_ij)의 표시 상태를 어두운 표시 상태로 개서하기 위한 개서 전압(V_SC)이고, 제11a(4)도에 도시하는 파형은 신호 전극(S_j)에 인가되어 선택 전압(V_CA)가 인가되고 있는 주사 전극(L_i) 상의 화소(A_ij)의 표시 상태를 개서하지 않기 위한 유지 전압(V_SG)이다. 제11a(5)~(8)도는 실제로 화소로 인가되는 전압 파형을 도시하는 것으로, 그중 제11a(5)도에 도시하는 파형은 주사 전극(L_i)로 선택 전압(V_CA)가 인가되고, 신호 전극(S_j)에 개서 전압(V_SC)가 인가된 때 화소(A_ij)로 인가되는 전압 파형 A-C이고, 제11a(6)도에 도시하는 파형은 주사 전극(L_i)에 선택 전압(V_CA)가 인가되고, 신호 전극(S_j)에 유지 전압(V_SG)가 인가된 때 화소(A_ij)에 인가되는 전압 파형 A-G이고, 제11A(7)도에 도시하는 파형은 주사 전극(L_k)에 비선택 전압(V_CB)가 인가되고, 신호 전극(S_j)에 개서 전압(V_SC)가 인가된 때 화소(A_kj)에 인가되는 전압 파형 B-C이고, 제11a(8)도에 도시하는 파형은 주사 전극(L_k)에 비선택 전압(V_CB)가 인가되고, 신호 전극(S_j)에 유지 전압(V_SG)가 인가된 때 화소(A_kj)에 인가되는 전압 파형 B-G이다.

또, 제11a(1)도에 도시하는 파형은 주사 전극(L_i에 인가되어, 그 주사 전극 상의 화소(A_ij)의 표시 상태를 밝은 표시 상태로 개서하도록 하는 선택 전압(V_CE)이고, 제11b(2)도에 도시하는 파형은 그밖의 주사 전극(L_k)(k≠i)에 인가되어, 그 주사 전극상의 화소(A_kj)의 표시 상태를 개서하지 않도록 하는 비선택 전압(V_CH)이다. 제11b(3)도에 도시하는 파형은 신호 전극(S_j)에 인가되어 선택 전압(V_CE)가 인가되고 있는 주사 전극(L_i)상의 화소(A_ij)의 표시 상태를 밝은 표시 상태로 개서하기 위한 개서 전압(V_SD)이고, 제11B(4)도에 도시하는 파형은 신호 전극(S_j)에 인가되어, 선택 전압(V_CE)가 인가되고 있는 주사 전극(L_i)상의 화소(A_ij)의 표시 상태를 개서하지 않기 위한 유지 전압(V_SH)이다. 제11b(5)-(8)도는 실제로 화소에 인가되는 전압의 파형은 도시하는 것으로, 그중 제11b(5)도에 도시하는 파형은 주사 전극(L_i)에 선택 전압(V_CE)가 인가되고, 신호 전극(S_j)에 개서 전압(V_SD)가 인가된 때 화소(A_ij)에 인가되는 전압 파형 E-D이고, 제11b(6)도에 도시하는 파형은 주사 전극(L_i)에 선택 전압(V_CE)가 인가되고, 신호 전극(S_j)에 유지 전압(V_SH)가 인가된 때 화소(A_ij)에 인가되는 전압 파형 E-H이고, 제11b(7)도에 도시하는 파형은 주사 전극(L_k)에 비선택 전압(V_CF)가 인가되고, 신호 전극(S_j)에 개서 전압(V_SD)가 인가된 때 화소(A_kj)에 인가되고, 신호 전극(S_j)에 유지 전압(V_SH)가 인가된 때 화소(A_kj)에 인가되는 전압 파형 F-H이다.

이러한 구동 방법에서는 현재 FLCD에 표시하고 있는 상태와, 다음에 FLCD에 표시해야 하는 상태의 차이를 검출하여,

1)화소의 표시가 어두운 표시 상태에서 밝은 표시 상태로 변화하는 경우

2)화소의 표시가 밝은 표시 상태에서 어두운 표시 상태로 변화하는 경우

3)화소의 표시가 변화하지 않는 경우

를 구별해서, 1)의 경우에는 선택시에 화소에 제11a(6)도의 전압 파형 A-G와 제11b(5)도의 전압 파형 E-D를 인가하고, 2)의 경우에는 선택시에 화소에 제11a(5)도의 전압 파형 A-C와 제11b(6)도의 전압 파형 E-H를 인가하며, 3)의 경우에는 선택시에 화소에 제11a(6)도의 전압 파형 A-G와 제11b(6)도의 전압 파형 E-H를 인가한다.

이러한 구동 방법을 이용한 표시 제어 장치로서 이용되고 있는 것이 제12도에 도시하는 표시 제어 장치(13)이다.

이러한 표시 제어 장치(13)에서는 FLCD에 표시할 데이타는 제1도에 도시하는 퍼스널 컴퓨터(2)로부터 CRT 디스플레이(3)으로 보내져오는 디지털 RGB 신호(클럭부가)로부터 생성된다. 이 디지털 RGB 신호는 제4도(1)과 제4동(4)에 도시하는 디스플레이(3)으로 출력되는 화상 정보의 1수평 주사 구간분의 주기를 공급하는 수평 동기 신호(HD)와, 제4도(2)에 도시하는 그 정보의 1화면분의 주기를 공급하는 수직 동기신호(VD)와, 제4도(3)과 제4도(5)에 도시하는 그 정보 자체인 표시 데이타(Data)와, 제4도(6)에 도시하는 그 정보를 전송하기 위한 클럭(CLK)로 구성된다. 또, 표시 데이타(Data)는 제4도(3)에서는 1수평 주사 구간 마다 숫자를 첨부해서 구별되고, 제4도(5)에서는 1화소마다 숫자를 첨부해서 구별된다.

이러한 디지털 신호는 8×8 화소분 밖에 없으나 FLCD(4)의 16×16 화소분의 표시가 가능한 이유는 FLCD(4)의 16×16 화소는 주사 전극(L₀~L₇)과 신호 전극(S₀~S₇)로 이루어지는 표시부(P₀)과, 주사 전극(L₀~L₇)과 신호 전극(S₈~S_F)로 이루어지는 표시부(P₁)과, 주사 전극(L₈~L_F)와 신호 전극(S₀~S₇)로 이루어지는 표시부(P₂)와, 주사 전극(L₈~L_F)와 신호 전극(S₈~S_F)로 이루어지는 표시부(P₃)으로 4개의 표시부로 가상적으로 분활되고, 제5도 및 제6도에 도시하는 바와 같이, 제0수평 주사 구분의 데이타에서 그것에 계속하는 제1~제8수평 주사 구분의 데이타가 상기 표시 부분(P₀~P₃)의 어느것과 대응하는지가 지시되기 때문이다.

즉, 제5도 및 제6도에 따라 설명하면, 제0수평 주사 구분의 제3데이타가「명(明)」(사선이 없는 데이타)이고, 제7데이타가「명」이면(제5도는 이것에 상당한다) 다음에 이어지는 제1~제8수평 주사 구분의 데이타는 표시 부분(P₀)에 대응하고, 제0수평 주사 구분의 제3데이타가「명」이고 제4~제7데이타가「암(暗)」(사선이 있는 데이타)이면 다음에 계속하는 제1~제8수평 주사 구분의 데이타는 표시 부분(P₁)에 대응하고, 제0수평 주사 구분의 제3데이타가「암」이고 제7데이타가「명」이면(제6도는 이것에 상당한다) 다음에 계속하는 제1~제8수평 주사 구분의 데이타는 표시 부분(P₂)에 대응하고, 제0수평 주사 구분의 제3데이타가「암」이고 제7데이타가「암」이면 다음에 이어지는 제1~제8수평 주사 구분의 데이타는 표시 부분(P₃)에 대응한다.

표시 제어 장치(13)의 구성은 제12도에 도시하는 블럭도와 같이 된다. 먼저, 퍼스널 컴퓨터(2)에서 출력되는 디지털 RGB 신호를 인터페이스 회로(14)에서 받아서 그 신호를 입력 제어 회로(18)과 표시 메모리 회로(15)로 분배한다.

표시 메모리 회로(15)에는 이미 FLCD(4)에 표시되어 있는 제3도에 도시하는「ABCD」의 데이타가 기록되어 있으나, 제5도에 도시하는「E」의 표시 데이타(Data)가 입력됨으로써, 제7도에 도시하는「EBCD」의 데이타가 기록된다. 또, 이때의 표시 메모리 회로(15)의 데이타 변화를 1화소마다 나타내면 제8도와 같이 된다. 이 표시 메모리 회로(15)의 데이타 변화는 그 화소마다 묶어서(1화소라도 변화가 있으면 변화가 있다고 되어) 천이 데이타(IDF)로서 그룹 메모리 회로(16)과 동일/비동일 메모리 회로(17)로 출력된다.

그룹 메모리 회로(16)에서는 주사 전극(L₀,L₁)이 그룹(G₀)에 대응하고, 주사 전극(L₂,L₃)이 그룹(G₁)에 대응하며,…주사 전극(L_E,L_F)가 그룹 (G₇)에 대응한다. 그 그룹에 대응하는 변이 데이타(IDF)가 하나라도「1」(변화 있음)이면 그 그룹에 대응하는 식별 데이타(GDF)는「1」(변화 있음)로 되고, 그 그룹에 대응하는 변이 데이타(IDF)가 모두「0」(변화 없음)이면 그 그룹에 대응하는 식별 데이타(GDF)는 본래대로 된다. 또, 그 변이 데이타(IDF)에 대응하는 식별 데이타(GDF)가 그룹 변이 데이타(IGDF)로서 동일/비동일 메모리 회로(17)로 출력된다.

동일/비동일 메모리 회로(17)에서는 종횡 2개의 전극 방향의 4화소가 하나의 데이타로서 가록되어 있고, 변이 데이타(IDF)에 대응하는 기록되어 있는 데이타와 그룹 변이 데이타(IGDF)의 논리적과, 그 데이타에 대응하는 변이 데아타(IDF)의 논리합이 제9도와 같이 묶여서(4화소의 논리합중 어느것이 변화가 있으면 변화 있다고) 기록된다.

이상의 입력측의 동작을 제어하는 것이 입력측 제어 회로(18)이다.

또, 출력측 제어 회로(19)는 그룹 메모리 회로(16)으로 어드레스 전환 회로(20)을 통해 그룹 어드레스(OAG_x)를 출력하고, 대응하는 식별 데이타(GDF)를 출력 식별 데이타(OGDF)로서 수취하고, 그 데이타가「1」(변화 있음)이면 그 그룹에 대응하는 주사 전극을 부분 개서 구동하는 것으로 하고, 그 데이타가「0」(변화 없음)이면 다음 그룹의 출력 식별 데이타(OGDF)를 수취한다.

구동 제어 회로(21)에는 표시 메모리 회로(15)에서 데이타(DA)가, 그룹 메모리 회로(16)에서 데이타(RGDF, DGDF)가, 동일/비동일 메모리 회로(17)에서 데이타(DF)가 입력된다. 또, 출력 제어 회로(19)에서 어드레스 전환 회로(20)을 통해서 어드레스(OAC_x)가 입력된다. 이 데이타를 받아서 구동 제어 회로(21)에서는 FLCD(4)의 동작을 제어하는 어드레스 신호(A_x), 표시 데이타(DATA), 전송 클럭(XCLK), 타이밍 신호(YCLK, LP), 구동 전압(V_co,V_ci,V_so,V_si)이 출력된다.

제13도 및 제14도는 표시 제어 장치(13)의 구체적인 동작을 설명하기 위한 타이밍 차트이다. 제13도(1) 및 제 14도(1)은 수평 동기 펄스(HP)이고, 1 선택기간(4to)마다「0」(제13도(1) 및 제14도(1)에서는 로우레벨)으로 되어 있다. 제13도(3) 및 제14도(3)은 구동 모드 H/R이고,「1」(제13도(3) 및 제14도(3)에서는 하이 레벨)인 때 부분 개서 구동에 대응하고,「0」(제13도 및 제14도에서 로우 레벨)인 때 인터레이스 구동에 대응하고 있어서, 1개의 주사 전극을 인터레이스 구동한 후, 2개의 주사 전극을 부분 개서 구동한다. 제13도(2) 및 제14도(2)는 구동 모드(H/R=「1」)인 때, 즉 부분 개서 구동인 때 유효로 되고, 그룹내의 2개의 주사 전극을 구별하기 위한 어드레스(DAC_o)이다. 제13도(4) 및 제14도(4)는 구동 모드(H/R)과 조합해서 제11A도의 전압 파형의 조합과 제11b도의 전압 파형의 조합을 전환하기 위한 전압 모드(E/W)이다. 제13도(5) 및 제14도(5)는 인터레이스 구동인 때 유효로 되는 주사 전극을 나타내는 어드레스(RAC_x)이고, 시간(0~4to 또는 12to~16to) 등의 사이의 제13도(8) 및 제14도(8)의 어드레스(OAC_x)에 반영되어 있다. 제13도(6) 및 제14도(6)은 각 그룹에 대응하는 출력 식별 데이타(OGDF)가「변화 있음」인지「변화 없음」인지를 조사하기 위한 어드레스(DAC_x)이고, 제13도(7) 및 제14도(7)을 출력측 제어 회로(19)에서 어드레스 전환 회로(20)을 통해 그룹 메모리 회로(16)으로 출력되는 어드레스(OAG_x)에 반영되어 있다. 제13도(8) 및 제14도(8)은 출력측 제어 회로(19)에서 어드레스 전환 회로(20)을 통해 표시 메모리 회로(15)와 동일/비동일 메모리 회로(17)과 구동 메모리 회로(21)로 출력되는 어드레스(OAC_x)로, 예를 들면 시간(12to~16to)으로 인터레이스 구동용 어드레스「2」를 출력한 후, 부분 개서 구동용 어드레스「0」과「1」을 출력한다.

이하, 제13도 및 제14도에 따라 표시 제어 장치(13)의 동작을 설명한다. 시간(t=0~4to) 동안에, 출력 제어 회로(19) 및 어드레스 전화 회로(20)에 의해 표시 메모리 회로(15)와 동일/비동일 메모리 회로(17)에서 주사 전극(L_D)에 대응하는 표시 데이타(DA)와 변이 데이타(DF)가 어드레스 전환 회로(20)에서 어드레스(OAC=「D」)가, 출력 제어 회로(19)에서 구동 모드(H/R=「0」)과 전압 모드(E/W=「1」)이 구동 제어 회로(21)로 출력된다. 또, 동시에, 출력 제어 회로(19) 및 어드레스 전환 회로(20)에 의해 그룹 메모리 회로(16)의 그룹(G₄~G₆)의 출력 식별 데이타(OGDF)가 인식되나 이들 데이타는「변화 없음」이다.

그 사이에, 입력 제어 회로(18)에 의해 표시 메모리(15)의 기록 데이타가 제3도에 도시하는「ABCD」상태에서 제7도에 도시하는「EBCD」의 상태로 변화하고, 동일/비동일 메모리 회로(17)의 기록 데이타는 모두「변화 없음」의 상태에서 제9도에 사선으로 나타낸 데이타가「변화 있음」의 상태로 변화하고, 그룹 메모리 회로(16)의 식별 데이타(GDF)는 모두「변화 없음」의 상태에서 그룹(G₀~G₃)이「변화 있음」의 상태로 된다. 그후, 표시 메모리 회로(15)의 기록 데이타는 제7도에 도시하는「EBCD」의 상태가 계속하는 것으로 한다.

시간(t=4to~8to) 사이에, 출력 제어 회로(19) 및 어드레스 전환 회로(20)에 의해 표시 메모리 회로(15)와 동일/비동일 메모리 회로(17)에서 주사 전극(L_A)에 대응하는 표시 데이타(DA)와 변이 데이타(DF)가, 어드레스 전환 회로(20)에서 어드레스(OAC=「A」)가, 출력 제어 회로(19)에서 구동 모드(H/R=「1」)과 전압 모드(E/W=「1」)이 구동 제어 회로(21)로 출력된다. 또, 동시에, 출력 제어 회로(19) 및 어드레스 전환 회로(20)에 의해 그룹 메모리(16)의 그룹(G₇,G₀)의 출력 식별 데이타(OGDF)가 확인되지만, 그룹(Go)의 데이타가「변화 있음」이므로, 여기서 출력 식별 데이타(OGDF)의 확인은 중지된다. 그래서, 다음에 부분 개서 구동되는 것을 그룹(Go)에 대응하는 주사 전극(L₀,L₁)로 된다.

시간(t=8to~12to) 사이에, 출력 제어 회로(19) 및 어드레스 전환 회로(20)에 의해 표시 메모리 회로(15)와 동일/비동일 메모리(17)에서 주사 전극(L_B)에 대응하는 표시 데이타(DA)와 변이 데이타(DF)가 어드레스 전환 회로(20)에서 어드레스(OAC=「A」가, 출력 제어 회로(19)에서 구동 모도(H/R=「1」과 전압 모드(E/W=「1」)이 구동 제어 회로(21)로 출력된다.

시간(t=12to~16to) 사이에, 출력 제어 회로(19) 및 어드레스 회로(20)에 의해 표시 메모리(15)와 동일/비동일 메모리(17)에서 주사 전극(L₂)에 대응하는 표시 데이타(DA)와 변이 데이타(DF)가 어드레스 전환 회로(20)에서 어드레스(OAC=「2」)가, 출력 제어 회로(19)에서 구동 모드(H/R=「0」)과 전압 모드(E/W=「0」)이 구동 제어 회로(21)로 출력된다. 또, 동시에 출력 제어 회로(19) 및 어드레스 전환 회로(20)에 의해 그룹 메모리 회로(16)에서 그룹(G₁)에 대응하는 식별 데이타(RGDF)와, 그룹(G₀)에 대응하는 식별 데이타(DGDF)가 구동 제어 회로(21)로 출력되고, 그룹 메모리 회로(16)에 기록되어 있는 그룹(G₀)에 대응하는 식별 데이타(GDF)는「변화 없음」으로 복귀 된다.

시간(t=16to~20to) 사이에, 출력 제어 회로(19) 및 어드레스 전환 회로(20)에 의해 표시 메모리 회로(15)와 동일/비동일 메모리 회로(17)에서 주사 전극(L₀)에 대응하는 표시 데이타(DA)와 변이 데이타(DF)가, 어드레스 전환 회로(20)에서 어드레스(OAC=「0」)이, 출력 제어 회로(19)에서 구동 모드(H/R=「1」)과 전압 모드(E/W=「0」)이 구동 제어 회로(21)로 출력된다. 또, 동시에, 출력 제어 회로(19) 및 어드레스 전환 회로(20)에 의해 그룹 메모리 회로(16)의 그룹(G₁)의 출력 식별 데이타(OGDF)가 확인되지만, 그룹(G₁)의 데이타가「변화 있음」이므로, 여기서 출력 식별 데이타(OGDF)의 확인은 중지된다. 그래서, 다음에 부분 개서 구동되는 것을 그룹(G₁)에 대응하는 주사 전극(L₂,L₃)으로 된다.

시간(t=20to~24to)사이에, 출력 제어 회로(19) 및 어드레스 전환 회로(20)에 의해 표시 메모리 회로(15)와 동일/비동일 메모리 회로(17)에서 주사전극(L₁)에 대응하는 표시 데이타(DA)와 변이 데이타(DF)가 어드레스 전환 회로(20)에서 어드레스(OAC=「1」)이, 출력 제어 회로(19)에서 구동 모드(H/R=「1」)과 전압 모드(E/W=「0」)이 구동 제어 회로(21)로 출력된다.

이하 이러한 동작이 반복된다. 그 결과, 주사 전극(L₀,L₁및 L₂), 신호 전극(S₁,S₂및 S₅), 화소(A₁₁,A₂₁,A₂₂및 A₂₅)로 인가되는 전압을 도시한 것이 제15도이다. 제15도(1)은 주사 전극(L₀)으로 인가되는 전압 파형이고, 제15도(2)는 주사 전극(L₁)에 인가되는 전압 파형이며, 제15도(3)은 주사 전극(L₂)에 인가되는 전압 파형으로서, 제11A도의 전압 파형의 조합을 이용해서 주사 전극(L₂)를 인터레이스 주사한 후, 주사 전극(L₀)을 부분 개서 주사하고, 다음에 L₁을 부분 개서 주사하고, 그후 제11b도의 전압 파형의 조합을 이용해서 주사 전극(L₂)를 인터레이스 주사한 후, 주사 전극(L₀)을 부분 개서 주사하고, 다음에, L₁을 부분 개서 주사한다. 제15(4)도는 신호 전극(S₁)에 인가되는 전압 파형이고, 제15도(5)는 신호 전극(S₂)에 인가되는 전압 파형이며, 제15도(6)은 신호 전극(S₅)에 인가되는 전압 파형이다. 그 결과, 화소(A₁₁)에는 제15도(7)로 표시되는 전압 파형이 인가되고, 화소(A₂₁)에는 제15도(8)로 도시되는 전압 파형이 인가되며, 화소(A₂₂)에는 제15도(9)로 도시되는 전압 파형이 인가되고, 화소(A₂₅)에는 제15도(10)으로 도시되는 전압 파형이 인가된다. 즉, 제15도(7)의 화소(A₁₁)은 부분개서 주사 기간에 제11a도의 파형 A-C가 인가되어 어두운 안정 상태로 변화한다.

제15도(8)의 화소(A₂₁)은 인터레이스 주사 기간에 제11A도의 파형 A-C가 인가되어 어두운 안정 상태가 유지된다. 제15도(9)의 화소(A₂₂)는 인터페이스 주사 기간에 제11B도의 파형 E-D가 인가되어 밝은 안정 상태가 유지된다.

일본국 특허 공개(평)제4-134420호 공보에 나타나는 이와 같은 구동 방법에 따르면 부분 개서 구동에 따르는 플리커(flicker)가 감지되 않고, FLCD의 메모리성이 좋으며 인터레이스 주사에 따르는 플러커도 감지되지 않아서 응답 속도가 느린 액정 재료를 이용해도 표시 용량에 제한이 없는 디스플레이가 제작된다.

그러나, 응답 속도가 느린 액정 재료를 이용한 경우, 예를 들면 FLC′91 학회에서 RSRE로부터 The JORES/ALVEY Ferroelectric Multiplexing Scheme로서 발표된 논문에서 이용되어온 BDH사 제품의 SCE-8을 이용한 경우, 이 액정의 특성은 제11도의 전압 3Va/2=30V인 때 메모리 펄스폭(ta)가 약70㎲이므로, 부분개서 구동의 대상으로 되는 주사 전극의 수가 200개이면, 부분 개서 주사에 필요로하는 시간(T_p)는

T_p=70㎲×6×200×(3/2)=126㎳

로 된다. 또, 부분 개서 구동의 대상으로 되는 주사 전극의 수가 증가하면, 부분 개서 주사에 필요로 되는 시간(T_p)는 길어져서, 표시하고 있는 화면이 표시시키고자 하는 화상에 추종할 수 없게 된다.

본 발명은 이와 같은 부분 개서 주사에 필요한 시간을 조금이라도 단축해서, 표시하고 있는 화면을 표시시키고 싶은 화상에 의해 추종시킬 수 있는 구동방법을 제공하는 것을 목적으로 한다.

본 발명의 강유전성 액정 패널의 구동 방법은 서로 교차하는 방향으로 배열된 복수의 주사 전극과 복수의 신호 전극 사아에 쌍안정성의 강 유전성 액정을 삽입하고, 주사 전극에 선택 접압 또는 비선택 전압을 선택적으로 인가함과 동시에, 또 신호 전극에 개서 전압 또는 유지 전압을 선택적으로 인가해서 주사 전극과 신호 전극이 교차하는 영역의 각 화소의 표시를 변화시키도록 한 액정 패널의 구동 방법에 있어서, 모든 주사 전극을 복수개의 주사 전극으로 이루어지는 복수의 그룹으로 분할하고, 현재 표시되어 있는 제1표시 데이타와 계속 표시되는 제2표시 데이타에 기초하여 표시를 변화시킬 화소를 포함하는 그룹을 선택하며, 선택된 그룹에 관해서는 제1주사와 제2주사를 행함으로써 제2표시 데이타에 의한 표시를 개서하고, 선택되지 않은 그룹에서는 비선택 전압을 인가해서 현재의 표시를 유지하며, 제1주사에서는 전체 주사 전극에 선택전압을 동시에 인가하고, 표시를 변화시켜야 할 화소에 대응하는 신호 전극에는 개서 전압을 인가해서 화소의 액정을 제1안정 상태로 하고, 다른 신호 전극에는 유지 전압을 인가해서 화소의 액정을 현재의 안정상태로 유지하고, 제2주사에서는 제1주사가 종료된 그룹의 주사 전극에 차례로 선택 전압을 인가하고, 액정을 제2안정 상태로 유지해야할 화소에 대응하는 신호 전극에 개서 전압을 인가하고, 유지 전압을 그 밖의 신호 전극으로 인가해서 대응하는 화소의 액정을 현재의 안정 상태로 유지하는 것을 특징으로 한다.

또, 선택 전압을 인가한 주사 전극과 유지 전압을 이가한 신호 전극으로 구성되는 화소의 투과광량과, 비선택 전압을 인가한 주사 전극과 개서 전압 도는 유지 전압을 인가한 신호 전극으로 구성되는 화소의 투과량이 거의 대등한 것이 좋다.

강 유전성 액정이, 전압-응답 속도 특정 전압에서 최소값을 가진 액정으로 이루어지고 선택 전압을 인가한 주사 전극과 유지 전압을 인가한 신호 전극으로 구성되는 화소에는 그 최소값 이하의 절대값을 가진 양의 전압과 그 최소값 이상의 절대값을 가진 음의 전압, 또는 그 최소값 이하의 절대값을 가진 음의 전압과 그 최소값 이상의 절대값을 가진 양의 전압이 인가되는 것이 좋다.

화소의 표시 상태를 유지하기 위해 필요한 전압을 화소에 주기적으로 인가하는 공정을 더 포함해도 좋다. 본 발명에 따르면, 표시가 변화하는 화소를 포함하는 그룹만이 선택되어 부분 개서가 행해진다. 따라서, 모든 그룹에 대해 개서하는 것에 비해 1화면의 개서에 요하는 시간이 단축된다.

또, 선택된 그룹에 속하는 화소가 부분 개서의 대상으로 되지만, 본 발명에서는 이 화소의 개서가 제1주사와 제2주사의 조합에 의해 행해지므로, 종래의 방법에 비해 더욱 개서에 요하는 시간이 단축된다.

즉, 종래의 경우, 제1주사 모두 선(線) 순차 주사가 행해지기 때문에, 제1주사에서는 그룹에 포함되는 주사선수와 동일 회수의 주사를 행할 필요가 있다. 그러나, 본 발명의 제1주사에서는 선 순차 주사를 하지 않고 동시에 1회의 선택 전압의 인가에 의해 화소의 표시 상태를 일률적으로 한쪽의 표시 상태로 해 버린다. 따라서, 주사에 요하는 시간이 단축된다.

그리고, 제2주사에 의해, 일률적으로 상태가 변경된 화소중 일률적인 표시 상태와 다른 표시 상태로 할 화소의 개서를 선 순차 주사에 의해 행하고, 이것에 의해 화소의 개서가 완료된다.

또, 본 발명의 제1주사에서는 선택된 그룹에 속하는 화소 모두를 일률적으로 개서하는 것이 아니고, 표시가 변화하는 화소를 그룹내에 하나도 갖지 않는 신호 전극 상의 화소는 개서되지 않는다. 이것은 신호 전극에 유지 전압을 인가함으로써 달성된다.

이와 같이 함으로써, 불필요한 화소 표시의 변화를 글력 저감하고 화면의 흔들림을 방지할 수 있다.

또, 부분 개서가 행해지는 그룹이 복수 그룹인 경우, 각 그룹마다 제1과 제2주사를 행해도 좋고, 복수의 그룹을 묶어서 제1과 제2주사를 해도 좋다.

또, 각 그룹마다 제1과 제2주사를 행하는 경우에, 하나의 그룹내에 다수의 주사선이 포함되는 경우에는 하나의 그룹내의 주사선을 다시 복수의 그룹으로 분할해서, 분할된 그룹마다 제1과 제2주사를하여 분할된 그룹의 수만큼 이것을 반복해서 하나의 그룹의 개서를 종료해도 좋다.

종래 기술의 표시 제어 장치(13)에서는, 표시 메모리 회로(5)는 제7도와 같이 16×16 화소 구성으로 되어 있다. 한편, 동일/비동일 메모리 회로(17)은 제9도와 같이 8×8 데이타 구성으로 되어 있다. 이것은「표시되어야 할 상태와 이미 표시되어 있는 상태에 차이가 있는 화소를 개서하면 표시되어야할 상태와 이미 표시되어 있는 상태에 차이가 없는 인접하는 화소를 개서해도 개서하지 않아도 그 부분에서 밝기에 변화가 있었던 것이 인식되므로 표시 품위에 변화가 없다」이므로, 변이 데이타를 1화소마다 가질 필요는 없고 복수의 화소를 묶어서 하나의 변이 데이타로 대응시킬 수 있기 때문이다.

그러나, 종래예의 구동 방법과 같이 주사 전극(L₀,L₁)을 차례로 선택해서 화소를 한쪽의 안정 상태로 개서 또는 유지하는 구동을 한 후, 동일 주사 전극(L₀,L₁)을 차례로 선택해서 화소를 또 한쪽의 안정 상태로 개서하던가 유지하는 구동을 하는 경우의 동작을 설명하면, 1) 제9도에 도시하는 동일/비동일 메모리 회로(17)의 데이타가「변화 있음」(제9도에서 사선부분)인 경우, 예를 들면 제7도에 도시하는 화소(A₀,A₁,A₁0,A₁₁)인 경우, 화소(A₀,A₁)은 밝은 표시 상태로 변화하므로 최초에 주사 전극(L₀)이 선택된 때 개서되고, 다음에 주사 전극(L₀)이 선택된 때 유지된다.

화소(A₁₀)도 밝은 표시 상태를 변화하므로 최초에 주사 전극(L₁)이 선택된 때 개서 되고, 다음에 주사 전극(L₁)이 선택된 때 유지된다. 화소(A₁₁)은 어두운 표시 상태로 변화하므로 최초에 주사 전극(L₁)이 선택된 때 유지되고, 다음에 주사 전극(L₁)이 선택된 때 개서된다.

2)제9도에 도시한 동일/비동일 메모리 회로(17)의 데이타가「변화 없음」(제9도에서 아무런 표시가 없는 부분)인 경우, 예를 들면 제7도에 도시한 화소(A₂,A₃,A₁₂,A₁₃)인 경우, 화로(A₂,A₃)은 표시 상태가 변화하지 않으므로 최초에 주사 전극(L₀)이 선택된 때 유지도고, 다음에 주사 전극(L₀)이 선택된 때 유지된다. 화소(A₁₂,A₁₃)도 표시 상태가 변화하지 않으므로 최초로 주사 전극(L₁)이 선택된 때 유지되고, 다음에 주사 전극(L₁)이 선택된 때 유지된다.

그래서, 제9도에 도시하는 동일/비동일 메모리 회로(17)의 데이타가「변화 있음」인 경우, 예를 들면 제7도에 도시하는 화소(A₀,A₁,A₁₀,A₁₁)인 경우, 1)화소 (A₀,A₁)은 밝은 표시 상태로 변화하므로 최초에 주사 전극(L₀)이 선택된 때 개서되고, 다음에 주사 전극(L₀)이 선택된 때 유지된다. 화소(A₁₀)도 밝은 표시 상태로 변화해야 하므로 최초에 주사 전극(L₁)이 선택된 때 개서되고, 다음에 주사 전극(L₁)이 선택된 때 개서되고, 다음에 주사 전극(L₁)이 선택된 때 유지된다. 화소(A₁₁)은 어두운 표시 상태로 변화 해야 하므로 최초에 주사 전극(L₁)이 선택된 때 개서되고, 다음에 주사 전극(L₁)이 선택괸 때 개서된다. 그리도「표시되어야 할 상태와 이미 표시되어 있는 상태에 차이가 있는 화소를 개서하면, 표시되어야 할 상태와 이미 표시되어 있는 상태에 차이가 없는 인접하는 화소를 개서해도 개서하지 않아도 그 부분에서 밝기에 변화가 있다고 인식되는 것은 동일하다」는 점에서 화면의 표시 품위는 동일해진다.

따라서, 제9도에 도시하는 동일/비동일 메모리 회로(17)의 데이타(DF)를 이용해서 주사 방법을 주사 전극(L₀,L₁)을 동시에 선택하여 화소를 한쪽의 안정 상태로 개서하던가 유지하는 구동(이하, 이러한 주사를 선택적 부분 소거 주사라 한다)을 한 후, 동일한 주사 전극(L₀,L₁)을 차례로 선택해서 화소를 또 한쪽의 안정 상태로 개서하던가 유지하는 부분 개서 주사를 하도록 변경하고, 이하의 규칙에 따라 구동해도 동일한 것으로 된다. 즉, 1) 제9도에 도시하는 동일/비동일 메모리 회로(17)의 데이타가「변화 있음」인 경우, 예를 들면 제7도에 도시하는 화소(A₀,A₁,A₁₀,A₁₁)인 경우, 화소(A₀,A₁,A₁₀,A₁₁)은 표시 상태가 변화할 화소를 포함하므로 최초로 주사 전극(L₀,L₁)이 선택된 때 개서되고, 화소(A₀,A₁)은 밝은 표시 상태로 변화해야 하므로 다음에 주사 전극(L₀)이 선택된 때 유지되고, 화소(A₁₀)도 밝은 표시 상태로 변화해야 하므로 다음에 주사 전극(L₁)이 선택된 때 유지되고, 화소(A₁₁)은 어두운 표시 상태로 변화해야 하므로 다음에 주사 전극(L₁)이 선택된 때 개서된다.

2)제9도에 도시하는 동일/비동일 메모리 회로(17)의 데이타가「변화 없음」인 경우, 예를 들면 제7도에 도시하는 화소(A₁,A₃,A₁₂,A₁₃)인 경우, 화소(A₂,A₃,A₁₂,A₁₃)은 표시 상태가 변화해야 할 화소를 포함하지 않으므로 최초로 주사 전극(L₀,L₁)이 선택된 때 유지되고, 화소(A₂,A₃)은 다음에 주사 전극(L₀)이 선택된 때 유지되고, 화소(A₁₂,A₁₃)은 다음에 주사 전극(L₁)이 선택된 때 유지된다.

또, 상기 설명에서는 간단히 하기 위해 2개의 주사 전극과 2개의 신호 전극으로 구성되는 4화소에 대응해서 1개의 동일/비동일 데이타를 부여했으나, 4개의 주사 전극과 2개의 신호 전극으로 구성되는 8화소에 대응해서 하나의 동일/비동일 데이타를 부여한 경우, 제1주사에서 반드시 4개의 주사 전극으로 동시에 선택 전압을 인가하지 않아도 2개 동시에 2회로 나누어 주사 전극 선택 전압을 인가해도 효과는 있다. 또, 제1주사와 제2주사, 및 다른 주사 전극 그룹의 제1주사와 제2주사를 교대로 행해도 좋다.

본 발명에서 사용되는 FLC 패널의 구성은 종래예의 제2도와 동일하므로 여기서는 그 설명은 생략한다. 단, 본 실시예에서 이용되는 강 유전성 액정은 BDH사가 제조한 SCE-8이고, 배향막은 칫소사가 제조한 PSI-X-7355이다. 이 패널의 전압-메모리 펄스폭 특성은 제16도에 도시하는 바와 같다. (제16도에서는 PSI-X-7355 대신 칫소사가 제조한 배향막 PSI-XS012, PSI-XS014, PVA를 이용한 경우의 데이타도 기재되어 있다.)

전압-메모리 펄스폭 특성이 이와 같이 최소값을 갖는 이유는 제10도의 FLC분자(101)에는 종래예에서 설명한 자발 분극(P_s)와 전계(E)의 벡터 적에 의한 힘외에 분자의 장축 방향과 단축 방향의 유전율의 차(△ε)과 전계(E)의 제곱에 비례한 힘이 작용한다. 즉, FLC 분자에 작용하는 힘은

F=Ko×P_s×E×k₁×△ε×E²……………………(1)

로 된다. 만약 FLC 분자의 유전 이방성(△ε)이 음이면 그 FLC 분자에 작용하는 힘은 어떤 전압에서 최대로 된다. 응답 속도나 메모리 펄스 폭은 FLC 분자에 작용하는 힘에 역비례한다고 생각되므로, FLC 분자에 작용하는 힘이 최대값을 갖는 전계에서 메모리 펄스폭은 최소값을 갖는다고 해석할 수 있다.

본 발명에서 사용되는 FLCD(22)의 구동 회로의 구성은 제17도에 개략적으로 도시하는 평면도와 같이 된다. 즉, FLC 패널(1)의 주사 전극(L)에 주사측 구동 회로(23)이 접속되고, 신호 전극(S)에 신호측 구동 회로(24)가 접속되어 있다.

주사측 구동 회로(23)은 주사 전극(L)에 전압을 인가하기 위한 회로이고, 시프트 레지스터(26a)와 래치(27a)와 아날로그 스위치 어레이(28a)로 구성되고, 입력되는 데이타(YI)가「1」에 대응하는 전극(L₁)에 선택 전압(V_c1)을 인가하고, 입력되는 데이타(YI)가「0」에 대응하는 주사 전극(L_k)(k≠i)에 비선택 전압(V_co)를 인가한다. 또, 신호측 구동 회로(24)는 신호 전극(S)에 전압을 인가하기 위한 회로로, 시프트 레지스터(26b)와 래치(27b)와 아날로그 스위치 어레이(28b)로 구성되고, 입력되는 데이타(XI)가「1」에 대응하는 신호 전극(S_j)에 유효 전압(V_s1)을 인가하고, 입력되는 데이타(YI)가「0」에 대응하는 신호 전극(S_h)(h≠j)에 무효 전압(V_so)를 인가한다.

그런데, 주사측 구동 회로(23)에서 주사 전극(L₁)에 전압(V_c1)을 인가해도, 그 전압은 주사 전극(L₁)의 구동 회로와의 접속단에서의 전압이고, 주사 전극(L)의 말단에서는 그 전압은 감쇄해서

U_c1V_c1

인 전압(U_c1)로 된다. 그래서, 주사 전극(L₁)상의 FLC 분자로 인가되는 전계를 일정하게 하기 위해서는 주사 전극(L₁)의 두께를 말단만큼 두껍게하고, 그 결과 신호 전극과 구동기에 접속된 주사 전극의 말단 사이의 거리(D_v1)과, 주사 전극의 말단과 신호 전극(S_j) 사이의 거리(d_u1)를

U_c1/d_u1=V_c1/d_v1…………………………………(2)

로 되도록 하는 것이 좋다. 이 조건을 만족하면, 전압의 감쇄율은 전압(V_c1)을 인가한 때에도 전압(V_co)를 인가한 때에도 그렇게 다르지 않으므로, 주사측 구동 회로(23)에서 주사 전극(L₁)로 전압(V_co)를 인가한 경우에도 주사 전극(L_i)상의 FLC 분자로 인가되는 전계는 일정해진다. 마찬가지로, 신호측 구동 회로(24)에서 신호 전극(S_j)에 전압(V_s1,V_so)을 인가한 경우도 신호 전극(S_j) 상의 FLC 분자로 인가되는 전계가 일정해지도록 신호 전극(S_j)의 두께를 말단만큼 두껍게 하는 것이 좋다.

이하, 본 발명의 설명에서는 1개의 주사 전극과 1개의 신호 전극에서 1화소를 구성하는 경우에 대해서 설명하겠지만, 1개의 주사 전극과 복수의 신호 전극으로 1화소를 구성하는 일본국 특허 공개(소) 제63-229430호와 같은 경우나, 복수의 주사 전극과 복수의 신호 전극으로 1화소를 구성하는 일본국 특허 공개(평)제2-96118화와 같은 경우에도 본 발명은 적용가능하다.

이하, 본 발명의 구동 방법을 실시하기 위한 표시 제어 장치(29)를 설명하다. 본 발명의 구동 방법을 실행하기 위한 표시 제어 장치(29)의 개략적인 구성은 제18도와 같이 된다. 즉, 표시 제어 장치(29)는 종래와 같이 FLCD(22)에 표시할 데이타를 제1도에 도시하는 퍼스털 컴퓨터(2)에서 CRT 디스플레이(3)으로 보내오는 디지털 RGB(클럭부가)신호로 작성된다. 이디지탈 RGB 신호에 대해서는 종래예에서 설명되어 있으므로 여기서는 그 설명은 생략한다.

표시 제어 장치(29)에 입력된 디지털 RGB 신호는 표시 데이타(Data)가 데이타(DI)로서 데이타 메모리 회로(30)과 입력 제어 회로(33)으로 입력되고, 동기 신호(HD,VD)가 입력 제어 회로(33)으로 입력되고, 클럭(CLK)가 클럭(ICLK)로서 입력 제어 회로(33)과 데이타 메모리 회로(30)과 그룹 메로리 회로(31)과 크랜스 메모리 회로(32)로 입력된다.

데이타 메모리 회로(30)에서는 이미 FLCD(22)에 표시되어 있는 제3도에 도시하는「ABCD」의 데이타가 기록되어 있는데, 제5도에 도시하는「E」의 표시 데이타(DI)가 입력됨으로써, 제7도에 도시하는「EBCD」의 데이타가 새롭개 기록된다.

또, 이때의 데이타 메모리 회로(32)의 데이타 변화를 1화소마다 나타내면 제8도와 같이 된다. 이 데이타 메모리 회로(32)의 데이타 변화는 2화소마다 묶어서(1화소라도 변화가 있으면 변화 있으므로 되어)변이 데이타(IDF)로서 그룹 메모리 회로(31)과 트랜스 메모리 회로(32)로 출력된다.

그룹 메모리 회로(31)에서는 주사 전극(L_0,L₁)이 그룹(G_o)에 대응하고, 주사 전극(L₂,L₃)이 그룹(G₁)에 대응하고, …, 주사 전극(L_E,L_F)가 그룹(G₇)에 대응한다. 그 그룹에 디응하는 변이 데이타(IDF)가 하나라도「1」(변화 있음)이면 그 그룹에 대응하는 식별 데이타(GDFI,GDFO)는「1」(변화 있음)로 되고, 그 그룹에 대응하는 변이 데이타(IDF)가 모두「0」(변화 없음)이면 그 그룹에 대응하는 식별 데이타(GDFI,GDFO)는 본래의 상태로 된다. 또, 그 변이 데이타(IDF)에 대응하는 그룹의 식별 데이타(GDFI)가 그룹 변이 데이타(IGDF)로서 트랜스 메모리 회로(32)로 출력된다.

트랜스 메모리 회로(32)에서는 종횡 2개의 전극 방향의 4화소가 하나의 데이타로서 기록되어 있고(또, 일본국 특허 공개(평)제2-96118호에 적용하는 경우는 1화소가 2개의 주사 전극으로 구성되어 있으므로 트랜스 메모리 회로의 하나의 데이타가 1화소에 대응하고, 데이타 메모리 회로의 4개의 데이타가 1화소에 대응하는 경우도 고려된다), 변이 데이타(IDF)에 대응하는 트랜스 메모리 회로(32)에 기록되어 있는 데이타를 독출하고, 그 데이타와 그룹 변이 데이타(IGDF)와의 노리적을 취해서 그 논리적과 이 변이 데이타(IDF)와의 논리합이 구해지고, 그 논리합이 제9도와 같이 정리되어(4화소의 논리합중 어느 것이 변화있음이면 변화 있다고)기록된다.

이상의 입력측의 동작은 입력 제어 회로(33)에 의해 제어된다.

또, 출력측 제어 회로(34)는 그룹 메모리 회로(310로 그룹 어드레스(GAC)를 출력하고, 대응하는 식별 데이타(GDFO)를 출력 식별 데이타(OGDF)로서 수취하고, 그 데이타가「1」(변화 있음)이면 그 그룹에 대응하는 주사 전극을 부분 개서 구동하도록 하고, 그 데이타가「0」(변화 없음)이면 다음 그룹의 출력 식별 데이타(OGDF)가「1」인지「0」인지를 조사하는 동작을 계속한다.

구동 제어 회로(35)에는 데이타 메모리 회로(30)에서 표시 데이타(QDA)가, 그룹 메모리 회로(31)에서 상태 데이타(RGDF,DGDF)가, 트랜스 메모리 회로(32)에서 변이 데이타(QTR)이, 출력 제어 회로(34)에서 어드레스(OAC), 타이밍 펄스(HP,LEN), 전압 모드(E/WN), 구동 모드(H/RN), 제어 신호(TOG,DGE)가 입력된다.

이들 데이타를 받아서 구동 제어 회로(35)에서는 FLCD(22)의 동작을 제어하는 주사측 데이타(YI), 신호측 데이타(XI), 전송 클럭(CK), 타이밍 신호(LPN), 구동 전압(V_c0,V_c1,V_s0,V_s1)이 출력된다.

제19도 및 제20도는 표시 제어 장치(29)의 동작을 구체적으로 설명하기 위한 타이밍 차트이다. 제19도(1) 및 제20도(1)은 출력 제어 회로(34)에서 구동 제어 회로(35)로 출력되는 수평 동기 펄스(HP)이고, 1선택기간(5t₁)마다「1」로 되어 있다. 제19도(2) 및 제20도(2)는 출력 제어 회로(34)에서 데이타 메모리 회로(30)이, 트랜스 메모리 회로(32), 구동 제어 회로(35)로 출력되는 표시 어드레스(OAC)이고, 1개의 주사 전극(예를 들면, L_D)를 이터레이스 주사용으로 지정한후, 1개의 주사 전극(예를 들면, L_A)를 선택적 부분 소거 주사용으로 지정하고, 또 1개의 주사 전극(예를 들면, L_D)를 인터레이스 주사용으로 지정한 후, 1개의 주사 전극(예를 들면, L_A)를 부분 개서 주사용으로 지정하고, 1개의 주사 전극(예를 들면, L_B)를 부분 개서 주사용으로 지정한다. 제19도(3) 및 제20도(3)은 표시 어드레스(OAC)에 대응해서 데이타 메모리 회로(30)에서 구동 제어 회로(35)로 출력되는 표시 데이타(QDA)에 대응해서 데이타 메모리 회로(30)에서 구동 제어 회로(35)로 출력되는 인터레이스 주사용의 상태 데이타(RGDF)이다.

제19도(5) 및 제20도(5)는 그룹 메모리 회로(31)에서 구동 제어 회로(35)로 출력되는 부분 주사용(부분 개서 주사 및 부분 소거 주사용)의 상태 데이타(DGDF)이다. 제19도(6) 및 제20도(6)은 트랜스 메모리 회로(32)에서 구동 제어 회로(35)로 출력되는 변이 데이타(QTR)이다. 제19도(7) 및 제20도(7)은 출력 제어 회로(34)에서 구동 제어 회로(35)로 출력되는 제어 데이타(TOG)이고, 제19도(8) 및 제20도(8)은 출력 제어 회로(34)에서 구동 제어 회로(35)로 출력되는 전압 모드(E/WN)이고, 양자의 배타적 논리합에 의해 구동 제어 회로(35)에서 출력되는 구동 파형의 조합을 변환한다. 제19도(9) 및 제20도(9)는 출력 제어 회로(34)에서 구동 제어 회로(35)로 출력되는 제어 데이타(DGE)로서,「1」인 때 선택적 부분 소거 주사에 대응한다. 제19도(10) 및 제20도(10)은 출력 제어 회로(34)에서 수동 제어 회로(35)로 출력되는 구동 모드(H/RN)으로서,「0」인때 인터레이스 주사에 대응한다. 제19도(11) 및 제20도(11)은 구동 제어 회로(35)에서 FLCD(22)로 출력되는 신호측 데이타(XI)로서, ( )로 묶인 기간은 선택적 부분 소거 주사 기간에 대응한다. 제19도(12) 및 제20도(12)는 구동 제어 회로(35)에서 FLCD(22)로 출력되는 주사측 데이타(YI)로, 선택적 부분 소거에 대응하는 기간만 2펄스폭으로 되어 있다. 제19도(13) 및 제20도(13)은 구동 제어 회로(35)에서 FLCD(22)로 출력되는 타이밍 신호(LPN)이다. 또, 제19도 및 제20도 0~F로 나타낸 숫자는 주사 전극(L₁)에 대응하고, [0]~[7]로 나타낸 숫자는 그룹 메모리 회로(31)의 그룹(G_m)에 대응한다.

구동 제어 회로(35)는 제어 데이타(TOG)와 전압 모드(E/WN)의 배타적 논리합을 전압 모드(EN/W)로하고, 전압 모드(EN/W)가「1」인때 화소를 한쪽의 안정 상태로 개서하던가 유지하기 위한 전압 파형(V_c0,V_c1,V_s0,V_s1)의 조합을 출력하고, 전압 모드(EN/W)가「0」인때 화소를 도 한쪽의 안정 상태로 개서하던가 유지하기 위한 전압 파형(V_c0,V_c1,V_s0,V_s1)의 조합을 출력한다.

데이타(XI)의 작성 규칙은 구동 모드(H/RN)이「0」인 때 인터레이스 구동에 대응해서, 1) 상태 데이타(RGDF)가「변화 없음」이고 전압 모드(EN/W)가 [1]이며 표시 데이타(QDA)가「1」이면 신호측 데이타(XI)는「1」로 되고, 2)변이 데이타(QTR)이「변화 없음」이고 전압 모드(EN/W)가「1」이며 표시 데이타(QDA)가「1」이면 신호측 데이타(XI)는「1」로 되며, 3) 상태 데이타(RGDF)가「변화 없음」이고 전압 모드(EN/W)가「0」이며 표시 데이타(QDA)가「0」이면 신호측 데이타(XI)는「1」로 되고, 4) 변이 데이타(QTR)이「변화 없음」이고 전압 모드(EN/W)가「0」이며 표시 데이타(QDA)가「0」이면 신호측 데이타(XI)는「1」로 된다.

또, 구동 모드(H/RN)이「1」에서 제어 데이타(DGE)가「1」인 때 선택적 부분소거 구동에 대응하고,

5)상태 데이타(DGDF)가「변화있음」이고 변이 데이타(QTR)이「변화 있음」이면 신호측 데이타(XI)는「1」로 된다.

또, 구동 모드(H/RN)이「1」에서 제어 데이타(DGE)가「0」인 때 부분 개서 구동에 대응하고,

6)제어 데이타(DGE)가「0」이고 상태 데이타(DGDF)가「변화 있음」이며 변이 데이타(QTR)이「변화 있음」이고 전압 모드(EN/W)가「1」이며 표시 데이타(QDA)가「1」이면 신호측 데이타(XI)는「1」로 되고,

7)제어 데이타(DGE)가「0」이고 상태 데이타(DGDF)가「변화 있음」이며 변이 데이타(QTR)이「변화 있음」이고 전압 모드(EN/W)가「0」이며 표시 데이타(QDA)가「0」면 신호측 데이타(XI)는「1」로 된다.

또, 제어 데이타(DGE)가「0」인 때, 표시 어드레스(OAC)의 값에 대응한 타이밍에서 1 클럭폭만큼 주사측 데이타(YI)는「1」로 되고, 1개의 주사 전극이 선택되게 되지만, 제어 데이타(DGE)가「1」인 때, 표시 어드레스(OAC)의 값에 대응한 타이밍과 그 직후의 2클럭폭에서 주사측 데이타(YI)는「1」로 되고, 동일 그룹에 속하는 복수의 주사 전극에 동시에 선택되게 된다.

이하, 제19도 및 제20도에 따라 표시 제어 장치(29)의 동작을 설명한다.

시간(t=0~5t₁)사이에, 출력 제어 회로에서 표시 어그레스(OAC=「D」)가 데이타 메모리 회로(30)과 트랜스 메모리 회로(32)와 구동 제어 회로(35)로 출력되고, 데이타 메모리 회로(30)에서 주사 전극(L_D)에 대응하는 표시 데이타(QDA)가, 그룹 메모리 회로(31)에서 그룹(G₆)에 대응하는 상태 데이타 RGDF=「변화 없음」이나 트랜스 메모리 회로(32)에서 주사 전극(L_D)에 대응하는 변이 데이타(QTR)이 출력되고 출력제어 회로(34)에서 제어 신호(TOG=「0」)과 제어 신호(DGE=「0」)과 구동 모드(H/RN=「0」)과 전압 모드(E/WN=「0」)이 구동 제어 회로(35)로 출력된다. 또, 이들 데이타를 받아서 구동 제어회로(35)에서 FLCD(22)로 1)-4)의 규칙에 따라 신호측 데이타(XI)가 출력되고, 표시 어드레스(OAC=「D」)에 대응한 타이밍에서 주사측 데이타(YI)가 출력된다.

이 사이에, 종래예와 마찬가지로 입력 제어 회로(33)에 의해 데이타 메모리회로(30)의 기록 데이타가 제3도에 도시하는「ABCD」의 상태에서 제7도에 도시하는「EBCD」의 상태로 변화하고, 트랜스 메모리 회로(32)의 기록 데이타는 모두「변화 없음」의 상태에서 제9도에 사선으로 나타낸 데이타가「변화없음」의 상태로 변화하고, 그룹 메모리 회로(31)의 식별 데이타(GDF)는 모두「변화 없음」의 상태에서 그룹(G₀~G₃)이「변화 있음」의 상태로 된다. 그후, 표시 메모리 회로(30)의 기록 데이타는 제7도에 도시하는「EBCD」의 상태가 지속된다.

시간(t=5t₁~10_t1)사이에, 출력 제어 회로에서 표시 어드레스(OAC=「A」)가 데이타 메모리 회로(30)과 트랜스 메모리 회로(32)와 구동 제어 회로(35)로 출력 되고, 데이타 메모리 회로(30)에서 주사 전극(L_A)에 대응하는 표시 데이타(QDA)가 그룹 메모리 회로(31)에서 그룹(G_S)에 대응하는 상태 데이타 DGDF=「변화없음」이, 트랜스 메모리 회로(32)에서 주사 전극(L_A)에 대응하는 변이 데이타(QTR)이 출력되고, 출력 제어 회로(34)에서 제어신호(TOG=「0」)과 제어 신호(DGE=「0」)과 구동 모드(H/RN=「1」)가 전압 모드(E/WN=「0」)이 구동 제어 회로(35)로 출력된다. 또, 이들 데이타를 받아서 구동 제어 회로(35)에서 FLCD(22)로 6),7)의 규칙에 따라 신호측 데이타(XI)가 출력되고, 표시 어드레스(OAC=「A」)에 대응한 타이밍에서 주사측 데이타(YI)가 출력된다.

시간(t=10t₁~15_t1)사이에, 출력 제어 회로에서 표시 어드레스(OAC=「B」)가 데이타 메모리 회로(30)과 트랜스 메모리 회로(32)와 구동 제어 회로(35)로 출력 되고, 데이타 메모리 회로(30)에서 주사 전극(L_B)에 대응하는 표시 데이타(QDA)가 그룹 메모리 회로(31)에서 그룹(G_S)에 대응하는 상태 데이타 DGDF=「변화없음」이, 트랜스 메모리 회로(32)에서 주사 전극(L_B)에 대응하는 변이 데이타(QTR)이 출력되고, 출력 제어 회로(34)에서 제어신호(TOG=「0」)과 제어 신호(DGE=「0」)과 구동 모드(H/RN=「1」)가 전압 모드(E/WN=「0」)이 구동 제어 회로(35)로 출력된다. 또, 이들 데이타를 받아서 구동 제어 회로(35)에서 FLCD(22)로 6),7)의 규칙에 따라 신호측 데이타(XI)가 출력되고, 표시 어드레스(OAC=「B」)에 대응한 타이밍에서 주사측 데이타(YI)가 출력된다.

시간(t=15t₁~20_t1)사이에, 출력 제어 회로에서 표시 어드레스(OAC=「2」)가 데이타 메모리 회로(30)과 트랜스 메모리 회로(32)와 구동 제어 회로(35)로 출력 되고, 데이타 메모리 회로(30)에서 주사 전극(L₂)에 대응하는 표시 데이타(QDA)가 그룹 메모리 회로(31)에서 그룹(G1)에 대응하는 상태 데이타 DGDF=「변화없음」이, 트랜스 메모리 회로(32)에서 주사 전극(L₂)에 대응하는 변이 데이타(QTR)이 출력되고, 출력 제어 회로(34)에서 제어신호(TOG=「1」)과 제어 신호(DGE=「0」)과 구동 모드(H/RN=「1」)이 구동 제어 회로(35)로 출력된다. 또, 이들 데이타를 받아서 구동 제어 회로(35)에서 FLCD(22)로 1),4)의 규칙에 따라 신호측 데이타(XI)가 출력되고, 표시 어드레스(OAC=「2」)에 대응한 타이밍에서 주사측 데이타(YI)가 출력된다. 또, 이 사이에 출력 제어 회로(34)는 그룹 메모리 회로(31)에 기록되어 있는 그룹(G₀)에 대응하는 출력 식별 데이타(OGDF)가「1」(변화있음)인 것을 확인하고 있으므로, 이때 그룹(G₀)에 대응하는 식별 데이타(GDFO)는「변화 없음」으로 복귀되고, 그룹(G₅)에 대응하는 식별데이타(GDFI)는 그룹(G₅)에 대응하는 식별 데이타(GDFO)와 대등해진다.

시간(t=20t₁~25_t1)사이에, 출력 제어 회로에서 표시 어드레스(OAC=「0」)가 데이타 메모리 회로(30)과 트랜스 메모리 회로(32)와 구동 제어 회로(35)로 출력 되고, 데이타 메모리 회로(30)에서 주사 전극(L₀)에 대응하는 표시 데이타(QDA)가 그룹 메모리 회로(31)에서 그룹(G₀)에 대응하는 상태 데이타 DGDF=「변화있음」이, 트랜스 메모리 회로(32)에서 주사 전극(L₀)에 대응하는 변이 데이타(QTR)이 출력되고, 출력 제어 회로(34)에서 제어신호(TOG=「1」)과 제어 신호(DGE=「1」)과 구동 모드(H/RN=「1」)가 전압 모드(E/WN=「1」)이 구동 제어 회로(35)로 출력된다. 또, 이들 데이타를 받아서 구동 제어 회로(35)에서 FLCD(22)로 5)의 규칙에 따라 신호측 데이타(XI)가 출력되고, 표시 어드레스(OAC=「0」과「1」)에 대응한 타이밍에서 주사측 데이타(YI)가 출력된다.

시간(t=25t₁~30_t1)사이에, 출력 제어 회로에서 표시 어드레스(OAC=「2」)가 데이타 메모리 회로(30)과 트랜스 메모리 회로(32)와 구동 제어 회로(35)로 출력 되고, 데이타 메모리 회로(30)에서 주사 전극(L₂)에 대응하는 표시 데이타(QDA)가 그룹 메모리 회로(31)에서 그룹(G₁)에 대응하는 상태 데이타 DGDF=「변화있음」이, 트랜스 메모리 회로(32)에서 주사 전극(L₂)에 대응하는 변이 데이타(QTR)이 출력되고, 출력 제어 회로(34)에서 제어신호(TOG=「1」)과 제어 신호(DGE=「0」)과 구동 모드(H/RN=「0」)가 전압 모드(E/WN=「0」)이 구동 제어 회로(35)로 출력된다. 또, 이들 데이타를 받아서 구동 제어 회로(35)에서 FLCD(22)로 1)~4)의 규칙에 따라 신호측 데이타(XI)가 출력되고, 표시 어드레스(OAC=「2」)에 대응한 타이밍에서 주사측 데이타(YI)가 출력된다.

시간(t=30t₁~35_t1)사이에, 출력 제어 회로에서 표시 어드레스(OAC=「0」)가 데이타 메모리 회로(30)과 트랜스 메모리 회로(32)와 구동 제어 회로(35)로 출력 되고, 데이타 메모리 회로(30)에서 주사 전극(L₀)에 대응하는 표시 데이타(QDA)가 그룹 메모리 회로(31)에서 그룹(G₀)에 대응하는 상태 데이타 DGDF=「변화있음」이, 트랜스 메모리 회로(32)에서 주사 전극(L₀)에 대응하는 변이 데이타(QTR)이 출력되고, 출력 제어 회로(34)에서 제어신호(TOG=「1」)과 제어 신호(DGE=「0」)과 구동 모드(H/RN=「1」)가 전압 모드(E/WN=「0」)이 구동 제어 회로(35)로 출력된다. 또, 이들 데이타를 받아서 구동 제어 회로(35)에서 FLCD(22)로 6),7)의 규칙에 따라 신호측 데이타(XI)가 출력되고, 표시 어드레스(OAC=「0」)에 대응한 타이밍에서 주사측 데이타(YI)가 출력된다.

시간(t=35t₁~40_t1)사이에, 출력 제어 회로에서 표시 어드레스(OAC=「1」)가 데이타 메모리 회로(30)과 트랜스 메모리 회로(32)와 구동 제어 회로(35)로 출력 되고, 데이타 메모리 회로(30)에서 주사 전극(L₁)에 대응하는 표시 데이타(QDA)가 그룹 메모리 회로(31)에서 그룹(G₀)에 대응하는 상태 데이타 DGDF=「변화있음」이, 트랜스 메모리 회로(32)에서 주사 전극(L₁)에 대응하는 변이 데이타(QTR)이 출력되고, 출력 제어 회로(34)에서 제어신호(TOG=「1」)과 제어 신호(DGE=「0」)과 구동 모드(H/RN=「1」)가 전압 모드(E/WN=「0」)이 구동 제어 회로(35)로 출력된다. 또, 이들 데이타를 받아서 구동 제어 회로(35)에서 FLCD(22)로 6),7)의 규칙에 따라 신호측 데이타(XI)가 출력되고, 표시 어드레스(OAC=「1」)에 대응한 타이밍에서 주사측 데이타(YI)가 출력된다.

그런데, 부분 개서 구동에 대응하는 경우, 즉 제19도나 제20도에서 H/RN=「1」인때, 부분 개서 구동하고자 하고 있는 주사 전극(Li)에 대응하는 그룹 메모리회고(31)의 상태 테이타(DGDF)가「변화 없음」이면 5)∼7)의 규칙에서는 신호측 데이타(XI)가「1」호 되는 일은 없다. 즉, 주사 전극(Li)상의 화소(Aij)는 개서되지 않는 것이므로, 표시 어드레스(OAC)에 대응한 주사측 데이타(YI)를 일부러「1」로 하지 않아도 동일하지만, 여기서는 일부러「1」로 하는 경우를 설명했다.

FLCD의 구동 파형으로서 예를 들면 종래예의 제11A도와 제11B도에 도시하는 전압 파형의 조합을 이용할 수도 있으나, 여기에서는 제16도의 전압 메모리 펄스폭 특성을 나타내는 액정 제료를 사용하고 있으므로, 제21A와 제21B도의 구동 파형의 조합을 이용하기로 한다.

즉, 제21a(1)도에 도시하는 파형은 주사 전극(Li)에 인가되고, 그 주사 전극상의 화소(Aij)의 표시 상태를 한쪽의 표시 상태로 개서되도록 하는 선택 전압(V_CA)이고, 제21a(2)도에 도시하는 파형은 그밖의 주사 전극(L_K)(K≠i)에 인가되어 그 주사 전극상의 화소(A_Kj)의 펴시 상태를 개서하지 않도록 하는 비선택 전압(V_CB)이다. 제21A(3)도에 도시하는 파형은 신호 전극(Sj)에 인가되고, 선택전압(Vca)가 인가되고 있는 주사 전극(Li)상의 화소(Aij)의 표시 상태를 한쪽의 표시 상태로 개서하기 위한 개서 전압(V_SC)이고, 제21a(4)에 도시하는 파형은 신호 전극(S_j)에 인가되고, 선택 전안(V_CA)가 인가되고 있는 주사 전극(L_i)상의 화소(A_ij)의 표시 상태를 개서하지 않기 위한 유지 전압(V_SG)이다. 제21a(5)∼(8)도는 실제로 화소에 인가되는 전압의 파형을 도시하는 것으로, 그중 제21a(5)도에 도시하는 파형은 주사전극(L_i)에 선택 전압(V_CA)가 인가되고, 신호전극(S_j)에 개서 전압(V_SC)가 인가된 때 화소(Aij)에 인가되는 전압 파형 A-C이고, 제21a(6)도에 도시하는 파형은 주사 전극(L_K)에 선택 전압(V_CA)가 인가되고, 신호 전극(Sj)에 유지 전압(V_SG)가 인가되 때 화소(A_ij)에 인가되는 전압 파형 A-G이고, 제21a(7)도에 도시하는 파형은 주사 전극(L_K)에 비 선택 전압(V_CB)가 인가되고, 신호 전극(S_i)에 개서 전압(V_SC)가 인가된 때 화소(A_ij)로 인가되는 전압 파형 B-G이다.

또, 제21b(1)도에 도시하는 파형은 주사 전극(Li)에 인가되고, 그 주사전극상의 화소(Aij)의 표시 상태를 또 한쪽의 표시상태로 개서하도록 하는 선택 전압(V_CE)이고, 제21b(2)도에 도시하는 파형은 그밖의 주사 전극(L_K)(k≠1)에 인가되어, 그 주사 전극상의 화소(A_kj)의 표시 상태를 개서하지 않도록 하는 비선택 접압(V_CH)이다. 제21b(3)도에 도시하는 파형은 신호 전극(S_j)에 인가되고, 선택전압(V_CE)가 인가되어 있는 주사 전극(L_i)상의 화소(A_ji)의 표시 상태를 또 한쪽의 표시 상태로 개서하기 위한 개서 전압(V_SD)이고, 제21B(4)도에 도시하는 파형은 신호 전극(S_j)에 인가되고, 선택 전압(V_CB)가 인가되고 있는 주사 전극(L_i)상의 화소(A_ij)의 표시 상태를 개서하지 않기 위한 유지 전압(V_SH)이다. 제21b(5)-(8)도는 실제로 화소에 인가되는 접압의 파형을 도시하는 것으로, 그중 제21b(5)도에 도시하는 파형은 주사 전극(L_i)에 선택 전압(V_CE)가 인가되고, 신호전극(Sj)에서 개서전압(V_SD)가 인가된 때 화소(A_ij)에 인가되는 전압 파형 E-D이고, 제21B(6)도에 도시하는 파형은 주사 전극(L_i)에 선택 전압(V_CE)가 인가되고, 신호 전극(S_j)에 유지전압(V_SH)가 인가된 때 화소(A_ij)에 인가되는 전압 파형 E-H이고 제21B(7)도에 도시하는 파형은 수사전극(L_K)에 비선택 전압(V_CF)가 인가되고, 신호 전압(V_SC)가 인가된 때 화소(A_kj)에 인가되는 전압 파형 F-G이고, 제21B(8)도에 도시하는 파형은 주사 전극(L_K)에 비선택 전압(V_CF)가 인가되고, 신호 전극(S_j)에 유지 전압(V_SH)가 인가된 때 화소(A_Kj)에 인가되는 전압 파형 F-H이다.

이러한 구동 방법과 구동 파형의 조합을 이용해서, 주사 전극(L₀,L₁,L₂), 신호 전극 (S₁,S₂,S₅), 화소(A₁,A₂,A₁₁,A₁₂)에 인가되는 전압을 도시한 것이 제22도 이다. 제22도(1)은 주사 전극(L₀)에 인가되는 전압 파형이고, 제22도(2)는 주사 전극(L₁)에 인가되는 전압 파형이며, 제22(3)도는 주사 전극(L₂)에 인가되는 전압 파형으로, 제21a도의 전압 파형의 조합을 이용해서 주사 전극(L₂)를 인테레이스 주사한 후, 주사 전극(L₀,L₁)을 동시에 선택전 부분 소거 주사하고, 그후 제21B도의 전압 파형의 조합을 이용해서 주사 전극(L를 인터레이스 주사한 후, 주사 전극(L₀)을 부분 개서 주사하고, 다음에 주사 전극 (L₁)을 부분 개서 주사한다. 제22(4)도는 신호 전극(S₁)에 인가되는 전압파형이고, 22(5)는 신호전극(S₂)에 인가되는 전압 파형이며, 제22도(6)은 신호 전극(S₅)에 인가되는 전압 파형이다. 그 결과, 화소(A₁)에는 제22도(7)에 도시된 전압 파형이 인가되고, 화소(A₂)에는 제22(8)도에 도시된 전압 파형이 인가되며, 화소(A₁₁)에는 제22도(9)에 도시된 전압 파형이 인가되고, 화소(A₁₂)에는 제22(10)도에 도시된 전압파형이 인가되는 전압 파형이다. 즉, 제9도에 도시하는 트랜스 메모리(32)의 데이타가「변화 있음」이고, 제7도에 도시하는 데아타 메모리(30)의 데이타가 밝은 표시 상태인 제22도(7)의 화소(A₁)로는 선택적 부분 소거 기간에 제22a도의 파형 A-C가 인가되어 일단 어두운 표시 상태로 된 후, 부분 개서 기간에 제22b도의 파형E-H가 인가되어 그 표시상태가 유지된다. 또, 제9도에 도시하는 트랜스 메모리 회로(32)의「변화 없음」인 제22도(8)의 화소(A₂)나 제22도(10)의 화소(A₁₂)로는 선택적 부분 소거 기간에 제22a도의 파형 A-G가 인가되어 그 표시 상태가 유지되고, 부분 개서 기간에 제22b도의 파형 E-H가 인가되어 그 표시 상태가 유지된다. 이렇게 해서, 제9도의 표시에 나타내는 트랜스 메모리 회로(32)의 데이타가「변화 없음」인 화소(A₂,A₁₂)등으로는 표시를 유지하는 제22a도의 파형 A-G나 제22B도의 파형 E-H가 인가될 뿐이므로, 표시에 변화가 없는 화소를 개서함으로써 기인하는 플리커가 발생하지 않는다. 또, 그 화소 자체는 표시에 변화가 없어도 인접하는 화소의 표시에 변화가 있는 화소(A₁)등은 개서되나, 그와 같은 화소에서 발생되는 플리커는 입접하는 화소(A₁₁)등의 표시 상태가 변화함으로써 눈에 띠지 않게 된다.

이와 같은 이치로, 복수의 주사 전극을 동시에 선택해도 표시에 변화가 없는 화소를 개서함으로써 기인하는 플리커가 발생하지 않고, 또 복수의 주사 전극에 동시에 선택 전압을 인가함으로써 부분 주사 기간을 단축할 수 있는 구동이 가능해진다. 또, 구동 제어 회로(33)에서 출력되 전압(V_C1,A_C0,V_S1,V_S0)는 전압 모드(EN/W)가「1」인때 화소를 한쪽의 안정 상태로 개서하던가 유지하기 위한 전압 파형의 조합으로서 제21b도의 전압 파형(V_CE)를 V_C1,V_CF를 V_CO,V_SD를V_S1,V_SH를 V_SO로서 출력하고, 전압 모드(EN/W)가「0」인 때의 화소를 또 한쪽의 안정 상태로 개서하던가 유지하기 위한 전압 파형의 조합으로서 제21a도의 전압 파형(V_CA)를 V_C1,V_CB를 V_CO,V_SC를 V_S1,V_SG를 V_SO로서 출력한다.

이상의 실시예에 있어서, 제22a도의 파형A-C를 화소를 어두운 상태로 하는 전압으로서 취급했으나, FLCD의 어두운 상태와 밝은 표시 상태는 편광판의 조정 방법에 의존하므로, 제22a도의 파형A-C가 화소를 밝은 상태로 하는 전압으로 되는 경우도 있을 수 있다.

물론, 제21도에 도시한 전압 파형의 조합 대신에, 제23도∼제26도에 도시하는 전압 파형의 조합을 이용해도 좋다. 또, 제23∼제26도의 전압 파형의 조합 효과는 제21도의 전압 파형의 조합과 동일하므로, 여기서는 그 설명은 생략한다. 또, 제21도와 제23도∼제26도의 전압 파형의 조합은 파형의 반복 회수 4호의 전압 파형의 조합으로 된다. 이와 같이 반복 회수는 임의로 결정되지만, 여기서는 도면을 간단히 하기 위해 반복 회수 2회의 전압 파형의 조합을 도시하였다.

그런데, 제21a(6)도의 전압(V₀/2와 -V₁-V₀)으로 이루어지는 전압 파형을 인가한 화소의 투과광량은 제21a(7)이나 (8)도의 전압(V₀/2와 -V₀/2)으로 이루어지는 전압 파형을 인가한 화소의 투과광량과 동일 해지도록 결정된다.

이것은 제16도의 전압 메모리 펄스폭 특성을 나타내는 액정 재료를 사용한 경우, 전압(V₀/2)와 동일한 힘을 FLC 분자로 공급하는 전압(V₁+V₀)이 존재하기 때문에, 전압(V₀/2와 -V₀/2)의 조합을 인가한 경우에도, 전압(V₀/2와 -V₁-V₀)의 조합을 인가한 경우에도 FLC 분자로 공급되는 힘은 거의 동일해서 FLC 분는 동일하게 움직이므로 투사 광량은 거의 대등해지기 때문이다.

또, FLCD의 메모리 펄스폭의 온도 의존성은 크므로, 제21도의 전압 파형의 조합의 사간폭(t₁)이나 펄스 인가 회수를 그 메모리 펄스폭의 온도 의존성에 맞추어 변화시켜야 한다. 그러나, 제16도의 메모리 펄스폭이 최소로 되는 전압의 온도 의존성은 제46도에 도시하는 바와 같이 그렇게 크지 않다. 또, 제46도는 액정 재료로서 상기 SCE-8에 화합물 A를20% 첨가한 경우의 예이나, SCE-8 단독의 경우에도 동일하다. 그래서, 전압(V₁+V₀)을 온도에 무관하게 일정하게 하고, 전압 V₀/2)을 온도에 따라 변화시킴으로써, 제21a(6)도의 전압파형을 인가한 화소의 투과광량을 제21A(7)이나 (8)도의 전압 파형을 인가한 화소의 투과광량과 동일하게 알 수 있다. 이것은 제21b도나 제23도, 제24도에서도 동일하다. 또, 제25도, 제26도에서는 전압(V₀/2)대신 전압(V₀-V₂)를 변환시키면 플리커가 현저하지 않은 표시가 얻어진다.

이하, 본 발명의 구동 방법을 실시하기 위한 표제 제어장치(29)의 구성의 한 예를 나타낸다.

제27도는 입력 제어 회로(33)의 개략적인 구성을 도시하는 블럭도, 입력 제어 회로(33)은 ICHS회로(36)과 ICVC회로(38)로 구성되어 있다.

제28도는 출력 제어 회로(34)의 개략적인 구성을 도시하는 블럭도로, 출력 제어회로(34)는 OCHS회로(39)와 OCGC회로(40)과 OCVC회로(41)로 구성되어 있다.

제29도는 데아타 메모리 회로(30)의 개략적인 구성을 도시하는 블럭도로, 데이타 메모리 회로(34)는 어드레스 전환 회로(42)와 DMIN회로(43)과 RAM회로(44)와 DMOUT회로(45)구성된다.

제30도는 그룹 메모리 회로(31)의 개략적인 구성을 되시하는 블럭도로, 그룹 메모리 회로(31)은 어드레스 전환 회로(46)과 GMIN회로(47)과 RAM회로(48)과 GMOUT회로(49)로 구성된다.

제31도는 트랜스 메로리 회로(32)의 개략적인 구성을 도시하는 블럭도로, 구동 제어회로(32)는 어드레스 전환 회로(50)과 TMIN회로(51)과 RAM회로(52)와 TMOUT회로(53)을 구성된다.

제32도는 구동 제어 회로(35)의 개략적인 구성을 도시하는 블럭도로, 구동 제어회로(32)는 DCVE회로(54)와 ROM회로(55)와 래치회러(56)아날로그 스위치 어레이 회러(57)로 구성되어 있다.

또, 이하에 본 실시예의 16×16화소의 FLCD(22)용으로 작성한 각 회로의 구체적인 구성을 나타낸다.

ICHS회로(36)의 구성은 제33도에 도시하는 바와 같고, 1개의 D타입의 플립플롭(이하, DFF로 약칭)(108)과 2개의 NOT게이트(109a 및 109b)와 1개의 카운터(110)과 1개의 NAND게이트(111)과 1개의 ANT게이트(112)로 구성된다.

ICIO회로(37)의 구성은 제34도에 도시하는 바와 같고 2개의 DFF(114a 및 114b)와 7개의 NOT게이트(115a-115g)와 1개의 NAND게이트(116)과 1개의 카운터(117)과 2개의 엔에이블 단자 부착 DFF(이하, EDFF로 약칭)(118a 및 118b)와 9개의 AND게이트(119a-119i)와 2개의 OR게이트(120a-120b)로 구성된다.

ICVC회로(38)의 구성은 제35도에 도시하는 바와 같고, 3개의 DFF(121a-121c)와 4개의 NOT게이트(122a-122b)와 3개의 AND게이트(123a-123c)와 2개의 카운터(124a 및 124b)로 구성된다.

OCHS회로(39)의 구성은 제36도에 도시하는 바와 같고, 2개의 카운터(125a 및 125b)와 1개의 NAND게이트(126)과 1개의 NOT게이트(127)과 1개의 EDFF(128)로 구성된다.

OCGC회로(40)의 구성은 제37도에 도시하는 바와 같고, 2개의 카운터(129a 및 129b)와 1개의 시프트 레지스터(130)과 2개의 NAND게이트(131a 및 131b)와 3개의 NOT게이트(132a-132c)와 3개의 OR게이트(133a-133c)와 2개의 NOR게이트(134a 및 134b)와 5개의 AND게이트(135a-135e)로 구성된다.

OCVC회로(41)의 구성은 제38도에 도시하는 바와 같고, 2개의 카운터(136a-136b)와 1개의 NAND외로(137)과 1개의 NOT게이트(138)과 1개의 EDFF(139)와 1개의 2입력 전환 회로(140)과 2개의 4입력 전환 회로(141a 및 141b)로 구성된다.

DMIN회로(43)의 구성은 제39도에 도시하는 바와 같고, 1개의 시프트레지스터(142)와 3개의 EDFF(143a-143c)와 1개의 3출력 회로(144)와 4개의 NOT게이트(145a-145b)와 4개의 배타적 논리합(이하, XOR게이트로 약칭)(146a-146d)아 2개의 OR게이트(147a 및 147b)로 구성된다.

DMOUT회로(45)의 구성은 제40도에 도시하는 바와 같고, 1개의 로드 기능이 있는 시프트 레지스터(148)로 구성된다.

GMIN회로(47)의 구성은 제41도에 도시하는 바와 같고, 5개의 NOT게이트(149a-149e)와 4개의 OR게이트(150a-150d)와 1개의 NAND게이트(151)과 2개의 3출력 회로(152a 및 152b)와 3개의 EDFF(153a-153c)와 1개의 2입력 전환 회로(154)로 구성된다.

GMOUT회로(49)의 구성은 제42도에 도시하는 바와 같고, 2개의 OR게이트(155a 및 155b)와 3개의 EDFF(156a-156c)로 구성된다.

TMIN회로(51)의 구성은 제43도에 도시하는 바와 같고, 4개의 NOT게이트(157a-157d)와 8개의 AND게이트(158a-158h)와 2개의 OR게이트(159a-159d)와 1개의 3출력 회로(160)과 2개의 EDFF(161a 및 161b)로 구성된다.

TMOUT회로(53)의 구성은 제44도에 도시하는 바와 같고, 1개의 로드 기능이 있는 시프트 레지스터(162)와 2개의 2입력 전환회로(163a-167b)와 1개의 카운터(164)로 구성된다.

DCVC회로(554)의 구성은 제45도에 도시하는 바와 같고, 3개의 edff(165A-165C)와 5개의 NOT게이트(166a-166e)와 2개의 OR게이트(167a-167b)와 1개의 AND 게이트(168)과 1개의 XOR게이트(169)와 4개의 카운터(170a-170d)와 1개의 시프트 레지스터(171)과 1개의 DFF(172)와 이하의 논리식을 만족하는 게이트 어레이(173)으로 구성된다.

DATA=_H/RN×_RGDF×EN/W×QDA

+_H/RN×_RGDF×_EN/W×QDA

+_H/RN×_QTR×EN/W×QDA

+_H/RN×_QTR×_EN/W×_QDA

+H/RN×DGE×DGDF×QTR

+H/RN×_DGE×DGDF×QTR×EN/W×QDA

+H/RN×_DGE×DGDF×QTR×_EN/W×_QDA

단, -H/RN은「0」인때「1」이고, RGDF, DGDF, QTR은「변화 있음」인 때「1」이다.

이상의 실시예는 설명을 간단히 하기 위해 16×16화소의 FLCD(22)에 대해 기재했으나, 실제로는 1024×1024화소의 FLCD를 이용하고, 4주사 전극과 4신호 전극으로 구성되는 16화소에 대응하여 하나의 변이 데이타를 대응시키고, 4개의 주사전극을 부분 개서 구동할 때 마다 1개의 주사 전극을 16:1의 비월 구동했다. 또, 이 경우 하나의 그룹에 4개의 주사 전극이 대응하고 있으나 8개의 주사 전극이 대응하도록 할 수도 있다.

또, 제21도나 제23도 내지 제26도의 전압파형의 반복 회수를 4회 이상으로 해서 각 도면의 (7)이나 (8)의 바이어스 파형의 주파수를 높게 하면, FLCD의 유전 이방성이 음이기 때문에, FLCD를 얻을 수 있다

본 발명에 따르면, 하나의 변이 데이타에 N개의 주사 전극상의 화소가 대응하고 있는 경우, 주사 전극상의 화소를 한쪽의 안정 상태로 개서하기 위한 선택 시간의 길이를 t₁로 하면, 본 발명의 구동 방법을 이용하여 N개의 주사 전극의 부분 개서 구도을 위한 시간(T_N)은

T_N=(1+N)×t_L‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥(3)

로 되고, 종래의 구동 방법을 이용해서 N개의 주사 전극을 부분 개서 구동하기 위한 시간(T_P), 즉

T_P=2×N×t_L‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥(4)

을 보다 짧게 할 수 있다.

Claims

서로 교차하는 방향으로 배열된 복수의 주사 전극과 복수의 신호 전극 사이에 쌍안정성의 강 유전성 액정을 삽입하고, 주사 전극에 선택 전압 또는 비선택 전압을 선택으로 인가함과 동시에, 또 신호 전극에 개서 전압 또는 유지 전압을 선택적으로 인가해서 주사 전극과 신호전극이 교차하는 영역의 각 화소의 표시를 변화시키도록 한 액정 패널의 그동 방법에 있어서, 모든 주사 전극을 복수개의 주사 전극으로 이루어지는 복수의 그룹으로 분할하는 공정, 현재 표시되어 있는 제1표시 데이타와 계속 표시되는 제2표시 데이타에 기초하여 표시를 변화시킬 화소를 포함하는 그룹을 선택하는 공정, 선택된 그룹에 관해서는 제1주사와 제2주사를 행함으로써 제2표시 데이타에 의한 표시를 개서하는 공정, 및 선택돼지 않은 그룹에서는 비선택 전압을 인가해서 현재의 표시를 유지하는 공정을 포함하고, 제1주사에서는 전체 주사 전극에 선택 전압을 동시에 인가하고, 표시를 변화시켜야 할 화소에 대응하는 신호 전극에는 개서 전압을 인가해서 화소의 액정을 제1안정 상태로 하고, 다른 신호 전극에는 유지 전압을 인가해서 화소의 액정을 현재의 안정 상태로 유지하고, 제2주사에서는 제1주사가 종료된 그룹의 주사 전극에 차례로 선택 전압을 인가하고, 액정을 제2안정 상태로 유지해야할 화소에 대응하는 신호 전극에 개서 2전압을 인가하고, 유지 전압을 그밖의 신호전극으로 인가해서 대응하는 화소의 액정을 현재의 안정 상태로 유지하는 것을 특징으로 하는 강 유전성 액정 패널의 구동 방법.
제1항에 있어서, 선택 전압이 인가되는 주사 전극과 유지 전압이 인가되는 신호전극으로 구성되는 화소의 투과광량과, 비선택 전압이 인가되는 주사 전극과 개서 전압 또는 유지 전압이 인가되는 신호 전국으로 구성되는 화소의 투과광량이 같은 것을 특징으로 하는 강유전선 액정 패널의 구동 방법.
제2항에 있어서, 강유전성 액정이, 전압-응답 속도 특성이 특정 전압에서 최소값을 갖는 액적으로 이루어지고, 선택 전압이 인가되는 주사 전극과 유지 전압이 인가되는 신호 전극으로 구성되는 화소에는 최소값 이하의 절대값을 가진 양전압과 최소값 이상의 절대값을 가진 음 전압, 또는 최소값 이하의 절대값을 가진 음 전압과 최소값이상의 절대값을 가진 양 전압이 인가되는 것을 특징으로 하는 가유전성 액정 패널의 구동 방법.
제1항 제2항 제3항중 어느 한 항에 있어서, 화소의 표시 상태를 유지하기 위해 필요한 전압을 화소에 주기적으로 인가하는 공정을 더 포함하는 것을 특징으로 하는 강유전성 액정 패널의 구동방법.