[go: up one dir, main page]

KR960005555A - 위상비교회로 및 피엘엘(pll)회로 - Google Patents

위상비교회로 및 피엘엘(pll)회로 Download PDF

Info

Publication number
KR960005555A
KR960005555A KR1019950022848A KR19950022848A KR960005555A KR 960005555 A KR960005555 A KR 960005555A KR 1019950022848 A KR1019950022848 A KR 1019950022848A KR 19950022848 A KR19950022848 A KR 19950022848A KR 960005555 A KR960005555 A KR 960005555A
Authority
KR
South Korea
Prior art keywords
signal
control signal
detection
generated
phase
Prior art date
Application number
KR1019950022848A
Other languages
English (en)
Other versions
KR0184337B1 (ko
Inventor
요오이찌 젠노
세이지 히구라시
Original Assignee
슈즈이 다께오
니흥 빅타 가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP6196106A external-priority patent/JP2858537B2/ja
Priority claimed from JP6197260A external-priority patent/JP2940406B2/ja
Application filed by 슈즈이 다께오, 니흥 빅타 가부시기가이샤 filed Critical 슈즈이 다께오
Publication of KR960005555A publication Critical patent/KR960005555A/ko
Application granted granted Critical
Publication of KR0184337B1 publication Critical patent/KR0184337B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/02—Analogue recording or reproducing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명은 다중레벨신호에 따라 검출신호를 발생시키는 제1장치를 포함하는 위상비교회로에 관한 것이다.
검출신호는 다중레벨신호가 소정의 레벨인지 여부를 나타낸다. 제1수단에 접속된 제2장치는 제1장치에 의해 발생한 검출신호와 클럭신호에 따라 제1제어신호를 발생시킨다. 제1젤어신호는 검출신호의 펄스의 리딩 에지와 검출신호의 펄스의 리딩 에지를 즉시 추종하는 클럭신호의 스트로브 포인트간의 시간 간격을 나타낸다.제1장치에 접속된 제3장치는 제1장치에 의해 발생한 검출신호와 를럭신호에 따라 제2제어신호를 발생시킨다.
제2제어신호는 클럭신호외 스트로브 포인트와 검출신호의 펄스의 트레일링 에지간의 시간 간격을 나타낸다.
제2장치 및 제3장치에 접속된 재4장치는 제2장치에 의해 발생한 제1제어신호와 제3장치에 의해 발생한 제2제어신호에 따라 위상에러신호를 발생시킨다. 위상에러신호는 저1장치에 의해 발생한 검출신호의 위상과 클럭신호의 위상간의 차이를 나타낸다.

Description

위상비교회로 및 피엘엘(PLL)회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1실시예의 PLL 회로와 위상비교기를 포함하는 정보제생장치의 블록도.

Claims (20)

  1. 다중레벨신호에 따라 다중레벨신호가 소정의 레벨인지 여부를 나타내는 검출신호를 발생시키는 제1수단을 구비하고: 제1수단에 접속되어서 제1수단에 의해 발생된 검출신호와 클릭신호에 따라 제1제어신호를 발생하는 제2수단을 구비하고, 상기 제1제어신호는 검출신호의 펄스의 리딩 에지 (leading edge)와 검출신호의 펄스
    의 리딩 에지를 즉시 추종하는 클럭신호의 스트로브 포인트(strobe point)간의 시간 간격을 나타내며; 또한, 제1수단에 접속되어서 제1수단에 의해 발생된 검출신호와 클럭신호에 응답하여 제2제어신호를 발생시키는 제3수단을 구비하고, 상기 제2제어신호는 클럭신호의 스트로브 포인트와 검출신호의 펄스의 트레일링 에지간의 시간 간격을 나타내며: 또한, 제2수단과 제3수단에 접속되어서 제2수단에 의해 발생한 제1제어신호와 제3수단에 의해 발생한 제2제어신호에 응답하여 위상에러신호를 발생시키는 제4수단을 구비하고, 상기 위상에러신호는 제1수단에 의해 발생한 검출신호의 위상과 클럭신호의 위상간의 차를 나타내는 것을 특징으로 하는 위상비교회로.
  2. 다중레벨신호가 소정의 레벨에 있는지 여부를 나타내는 검출신호를 다중레벨신호에 따라 발생시키는 제1수단을 구비하고; 제1수단에 접속되어서 제1수단에 의해 발생한 검출신호와 클럭신호에 따라 제1제어신호를 발생하는 제2수단을 구비하고, 상기 제1수단은 검출신호의 펀스의 리딩 에지와 검출신호의 펄스의 리딩 에지를 즉시 추종하는 클럭신호의 제1스트로브 포인트간의 시간 간격을 나타내며, 또한, 클럭신호에 따라 제2제어신호를 발생시키는 제3수단을 구비하고, 상기 제2제어신호는 클럭신호의 제1스트로브 포인트와 클릭신호의 제1스트로브 포인트를 즉시 추종하는 클럭신호의 제2스트로브 포인트간의 시간 간격을 나타내며, 또한, 클럭신호에 응답하여 제3제어신호를 발생시키는 제4수단을 구비하고, 상기 제3제어신호는 클릭신호의 주기의 반에 해당하고, 클럭신호의 제2스트로브 포인트로부터 시작하는 시간 간격을 나타내며; 제2수단, 제3수단 및 제4수단에 접속되어서 제2수단에 의해 발생한 제1제어신호, 제3수단에 의해 발생한 재2재어신호 및 제4수단에 의해 발생 한 제3제어신호에 응답하여 위상에러신호를 발생시키는 제5수단을 구비하고, 상기 위상에러신호는 제1수단에 의해 발생한 검출신호의 위상과 클럭신호의 위상간의 차률 나타내는 것을 특징으로 하는 위상비교회로.
  3. 다중레벨신호에 따라 다중레벨신호가 소정의 레벨인지 여부를 나타내는 검출신호를 발생시키는 제1수단을 구비하고: 제1수단에 접속되어서 제1수단에 의해 발생한 검출신호의 클릭신호에 따라 제1제어신호를 발생시키는 제2수단을 구비하고,상기 제1제어신호는 검출신호의 펀스의 리딩 에지와 검출신호의 펄스의 리딩 에지를 즉시 추종하는 블럭신호의 제1스트로브 포인트간의 시간점을 나타내며; 또한, 제1수단에 접속되어서 검출신호의 펄스의 트레일링 에지가 클럭신호의 제1스트로브 포인트를 즉시 추종하는 클럭신호의 제2스트로브 포인트를 선행하는 경우, 제1수단에 의해 발생한 검출신호와 클럭신호에 따라 제2제어신호를 발생하고, 클릭신호의 제2스트로브 포인트가 검출신호의 펄스의 트레일링 에지를 선행하는 경우, 제1수단에 의해 발생한 검출신호와 클럭신호에 따라 제3제어신호와 제4제어신호를 발생시키는 제3수단을 구비하고, 상기 제2제어신호는 클럭신호의 제1스트로브 포인트와 검출신호의 펄스의 트레일링 에지간의 시간 간격을 나타내며, 제3제어신호는 클릭신호의 제1스트로브 포인트와 클럭신호의 제2스트로브 포인트간의 시간 간격을 나타내고, 제4제어신호는 클럭신호의 제2스트로브 포인트로부터 시작하는 클릭신호의 주기의 반에 해당하는 시간 간격을 나타내며; 또한, 제2수단에 의해 발생한 제1제어신호 및 제3수단에 의해 발생한 재2제어신호 또는 제2수단에 의해 발생한 제1제어신호 및 제3수단에 의해 발생한 제3 및 제4제어신호에 따라 위상에러신호를 발생시키는 제4수단을 구비하고, 상기 위상에러신호는 제1수단에 의해 발생한 검출신호의 위상과 클럭신호의 위상간의 차를 나타내는 것을 특징으로 하는 위상비교회로.
  4. a) 다중레벨신호에 응답하여 다중레벨신호가 상기한 소정의 레벨에 있는지 여부를 나타내는 검출신호를 발생시키는 다수의 신호검출기와, b) 신호검출기를 추종하고 신호검출기에 의해 발생한 검출신호를 처리하는 다수의 위상비교기를 구비함에 있어서, 각각의 위상비교기는. b1) 관련된 검출신호에 따라 제1제어신호를 발
    생시키는 제1수단을 구비하고, 아기 제1제어신호는 검출신호의 펄스의 리딩 에지와 검출신호의 펄스의 리딩 에지를 즉시 추종하는 클릭신호의 스트로브 포인트간의 시간 간격을 나타내며; b2) 관련된 검출신호에 따라 제2제어신호를 발생시키는 제2수단을 구비하고, 상기 재2제어신호는 클럭신호의 스트로브 포인트와 검출신호의 펄스의 트레일링 예지간의 시간 간격을 나타내며; b3) 제1및 제2수단에 접속되어서 제1수단에 의해 발생한 제1제어신호와 제2수단에 의해 발생한 제2제어신호에 응답하여 위상에러신호를 발생하는 제3수단을 구비하고, 상기 위상에러신호는 제1수단에 와해 발생한 검출신호의 위상과 클럭신호의 위상간의 차를 나타내는 것을 특징으로 하는 위상비교회로.
  5. 제1항에 있어서. 제4수단이 차지펌프회로를 구비하는 것을 특징으로 하는 위상비교회로.
  6. 클럭신호를 발생시키는 제1수단을 구비하고: 제1수단에 접속되어서 입력신호와 제1수단에 의해 발생된 클럭신호에 응답하여 제1제어신호를 발생시키는 제2수단을 구비하고, 상기 제1제어신호는 입력신호의 펄스의 리딩 에지와 입력신호의 펄스의 리딩 에지를 즉시 추종하는 클릭신호의 스트로브 포인트간의 시간 간격을 나타내며; 또한 제1수단에 접속되어서 제1수단에 의해 발생한 클럭신호와 입력신호에 따라 제2제어신호를 발생시키는 제3수단을 구비하고, 상기 제2제어신호는 클럭신호외 스트로브 포인트와 입력신호의 펄스의 트레일링 에지간의 시간 간격을 나타내며, 또한, 제2수단과 제3수단에 접속되어서 제2수단에 의해 발생한 제1제어신호와 제3수단에 의해 발생한 제2제어신호에 따라 위상에러신호를 발생시키는 제4수단을 구비하고, 상기 위상에러신호는 제1수단에 의해 발생한 클럭신호의 위상과 입력신호의 위상간의 차이를 나타내며; 또한, 제4수단에 의해 발생된 위상에러신호에 따라 클럭신호의 위상을 제어하는 제5수단을 구비하는 것을 특징으로 하는 PLL 회로.
  7. 다중레벨신호에 따라 이 다중레벨신호가 소정의 레벨인지 여부를 나타내는 검출신호를 발생시키는 제1수단을 구비하고: 제1수단에 접속되어서 재1수단에 의해 발생한 검출신호와 클릭신호에 따라 제1제어신호를 발생 시키는 제2수단을 구비하고, 상기 제1제어신호는 검출신호의 펄스의 리딩 에지와 검출신호의 펄스의 리딩 에지를 즉시 추종하는 클럭신호의 제1스트로브 포인트간의 시간 간격을 나타내며: 또한, 제1수단에 접속되어서 검출신호의 펄스의 트레일링 에지가 클럭신호의 제1스트로브 포인트를 즉시 추종하는 클럭신호의 제2스트로브 포인트를 선행하는 경우,제1수단에 의해 발생한 검출신호와 클럭신호에 따라 제2제어신호를 발생시키고. 클럭신호의 제2스트로브 포인트가 검출신호의 펄스의 트레일링 에지를 선행하는 경우, 제1수단에 의해 발생한 검출 신호와 클럭신호에 따라 저3제어신호 및 제4제어신호를 발생시71는 제3수단을 구비하과, 상기 제2제어신호는 클럭신호의 제1스트로브 포인트와 검출신호의 펄스의 트레일링 에지간의 시간 간격을 나타레며. 제3제어신호는 클럭신호의 제1스트로브 포인트와 클릭신호의 재2스트로브 포인트간의 시간 간격을 나타내고, 제4제어신호는 검출신호의 펄스의 트레일링 에지와 검출신호의 펄스의 트레일링 에지를 즉시 추종하는 클릭신호의 제3스트로브 포인트간의 시간 간격을 나타내며; 또한, 제2수단과 제3수단에 접속되어서 제2수단에 의해 발생한 제1제어신호와, (1) 제3수단에 의해 발생한 제2재어신호와, (2) 제3수단에 의해 발생한 제3제어신호와 제4제어신호의 결합에 따라 위상에러신호를 발생시키는 제4수단을 구비하고, 상기 위상에러신호는 제1수단에 의해 발생한 검출신호의 위상과 클릭신호의 위상간의 차이를 나타내는 것을 특징으로 하는 위상비교회로.
  8. 다중레벨신호에 따라 다중레벨신호가 소정의 레벨인지 여부를 나타내는 검출신호를 발생시키는 제1수단을 구비하고: 제1수단에 접속되어서 제1수단에 의해 발생한 검출신호와 클럭신호에 따라 제1제어신호를 발생시키는 제2수단을 구비하고, 상기 제1제어신호는 검출신호의 펄스의 리딩 에지와 검출신호의 펄스의 리딩 에지를 즉시 추종하는 클럭신호의 제1스트로브 포인트간의 시간 간격을 나타내며: 또한, 제1수단에 접속되어서 제1수단에 의해 발생한 검출신호와 클릭신호에 따라 제2제어신호를 발생시키는 제3수단을 구비하고, 상기 제2제어신호는 검출신호의 펄스의 트레일링 예지와 검출신호의 펄스의 트레일링 에지를 즉시 추종하는 클럭신호의 제2스트로브 포인트간의 시간 간격을 나타내며, 또한, 클럭신호에 따라 제3제어신호를 발생시키는 제4수단을 구비하고, 상기 제3제어신호는 클럭신호의 주기와 같은 시간 간격을 나타내며; 또한, 제2수단, 제3수단 및 제4수단에 접속되어서 제2수단에 의해 발생한 제1제어신호, 제3수단에 의해 발생한 제2제어신호 및 제4수단에 의해 발생한 제3제어신호에 다라 위상에러신호를 발생시키는 제5수단을 구비하고, 상기 위상에러신호는 제1수단에 의해 발생한 검출신호의 위상과 클럭신호의 위상간의 차를 나타내는 것을 특징으로 하는 위상비교회로.
  9. 제2항에 있어서, 제1수단이 다중레벨신호에 따라 상이한 검출신호를 발생시키는 다수의 신호검출기를 포함하되, 상기 검출신호는 다중레벨신호가 상이한 소정의 레벨인지 여부를 나타내고, 제2수단은 신호검출기에 의해 발생한 검출신호에 응답하는 것을 특징으로 하는 위상비교회로.
  10. 제3항에 있어서, 제1수단이 다중레벨신호에 따라 상이한 검출신호를 발생시키는 다수의 신호검출기를 포함하되, 상기 검출신호는 다중레벨신호가 상이한 소정의 레벨인지 여부를 나타내고, 제2수단은 신호검출기에 의해 발생한 검출신호에 응답하는 것을 특징으로 하는 위상비교회로.
  11. 제7항에 있어서, 제1수단이 다중레벨신호에 따라 상이한 겁출신호를 발생시키는 다수의 신호검출기를 포함하되, 상기 검출신호는 다중레벨신호가 상이한 소정의 레벨인지 여부를 나타내고, 제2수단 및 제3수단은 신호검출기에 의해 발생한 검출신호에 응답하는 것을 특징으로 하는 위상비교회로.
  12. 제8항에 있어서, 제1수단이 다중레벨신호에 따라 상이한 검출신호를 발생시키는 다수의 신호검출기를 포함하되, 상기 검출신호는 다중레벨신호가 상이한 소정의 레벨인지 여부를 나타내고, 제2수단 및 제3수단은 신호검출기에 의해 발생한 검출신호에 응답하는 것을 특징으로 하는 위상비교회로.
  13. 제2항에 있어서, 제5수단이 차지펌프회로를 포함하는 것을 특징으로 하는 위상비교회로.
  14. 제3항에 있어서, 제4수단이 차지펌프회로를 포함하는 것을 특징으로 하는 위상비교회로.
  15. 제7항에 있어서, 제4수단이 차지펌프회로를 포함하는 것을 특징으로 하는 위상비교회로.
  16. 제8항에 있어서, 제5수단이 차지펌프회로를 포함하는 것을 특징으로 하는 위상비교회로.
  17. 제2항에 있어서, 위상비교회로는 PLL 회로를 포함하는 것을 특징으로 하는 위상비교회로.
  18. 제3항에 있어서, 위상비교회로는 PLL 회로를 포함하는 것을 특징으로 하는 위상비교회로.
  19. 제7항에 있어서, 위상비교화로는 PLL 회로를 포찹하는 것을 특징으로 하는 위상비교회로.
  20. 제8항에 있어서, 위상비교회로는 PLL 회로를 포함하는 것을 특징으로 하는 위상비교회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950022848A 1994-07-28 1995-07-28 위상비교회로 및 피엘엘 회로 KR0184337B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP94-196106 1994-07-28
JP6196106A JP2858537B2 (ja) 1994-07-28 1994-07-28 位相比較回路及びｐｌｌ回路
JP94-197260 1994-07-29
JP6197260A JP2940406B2 (ja) 1994-07-29 1994-07-29 位相比較回路及びｐｌｌ回路

Publications (2)

Publication Number Publication Date
KR960005555A true KR960005555A (ko) 1996-02-23
KR0184337B1 KR0184337B1 (ko) 1999-04-15

Family

ID=26509542

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950022848A KR0184337B1 (ko) 1994-07-28 1995-07-28 위상비교회로 및 피엘엘 회로

Country Status (6)

Country Link
US (1) US5577079A (ko)
EP (1) EP0698969B1 (ko)
KR (1) KR0184337B1 (ko)
CN (1) CN1050476C (ko)
DE (1) DE69523242T2 (ko)
TW (1) TW281830B (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5835666A (en) * 1994-09-22 1998-11-10 Canon Kabushiki Kaisha Reproducing apparatus including equalizing means which equalizes a reproduced signal when the signal is between a first and second level and varies the response speed
US5694062A (en) * 1996-02-02 1997-12-02 Lsi Logic Corporation Self-timed phase detector and method
KR100224577B1 (ko) * 1996-10-07 1999-10-15 윤종용 위상동기루프의 록 검출장치
US6912680B1 (en) 1997-02-11 2005-06-28 Micron Technology, Inc. Memory system with dynamic timing correction
US6249557B1 (en) * 1997-03-04 2001-06-19 Level One Communications, Inc. Apparatus and method for performing timing recovery
US6173432B1 (en) 1997-06-20 2001-01-09 Micron Technology, Inc. Method and apparatus for generating a sequence of clock signals
US6101197A (en) 1997-09-18 2000-08-08 Micron Technology, Inc. Method and apparatus for adjusting the timing of signals over fine and coarse ranges
US6349399B1 (en) 1998-09-03 2002-02-19 Micron Technology, Inc. Method and apparatus for generating expect data from a captured bit pattern, and memory device using same
US6470060B1 (en) 1999-03-01 2002-10-22 Micron Technology, Inc. Method and apparatus for generating a phase dependent control signal
US6595071B1 (en) 2000-01-06 2003-07-22 Transoma Medical, Inc. Estimation of error angle in ultrasound flow measurement
US6539316B1 (en) 2000-01-06 2003-03-25 Data Sciences International, Inc. Phase detector
US6435037B1 (en) 2000-01-06 2002-08-20 Data Sciences International, Inc. Multiplexed phase detector
US6801989B2 (en) 2001-06-28 2004-10-05 Micron Technology, Inc. Method and system for adjusting the timing offset between a clock signal and respective digital signals transmitted along with that clock signal, and memory device and computer system using same
US7168027B2 (en) 2003-06-12 2007-01-23 Micron Technology, Inc. Dynamic synchronization of data capture on an optical or other high speed communications link
US6975557B2 (en) * 2003-10-02 2005-12-13 Broadcom Corporation Phase controlled high speed interfaces
US7234070B2 (en) 2003-10-27 2007-06-19 Micron Technology, Inc. System and method for using a learning sequence to establish communications on a high-speed nonsynchronous interface in the absence of clock forwarding
US7202707B2 (en) * 2003-12-19 2007-04-10 Broadcom Corporation High frequency binary phase detector
US7365532B2 (en) * 2006-03-31 2008-04-29 Intel Corporation Apparatus to receive signals from electromagnetic coupler
US7751274B2 (en) * 2006-09-05 2010-07-06 Intel Corporation Extended synchronized clock
TWI410776B (zh) * 2010-03-16 2013-10-01 Quanta Comp Inc 測試方法及應用其之電腦裝置及電腦測試系統
US8860467B2 (en) * 2013-03-15 2014-10-14 Avago Technologies General Ip (Singapore) Pte. Ltd. Biased bang-bang phase detector for clock and data recovery

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4280099A (en) * 1979-11-09 1981-07-21 Sperry Corporation Digital timing recovery system
JPS60121824A (ja) * 1983-12-06 1985-06-29 Oki Electric Ind Co Ltd 位相ロックル−プ
JP2689466B2 (ja) * 1988-03-18 1997-12-10 ソニー株式会社 ドロップアウト補償装置
JPH02156475A (ja) * 1988-12-07 1990-06-15 Sanyo Electric Co Ltd デジタル信号の記録再生装置
JP2664249B2 (ja) * 1989-03-13 1997-10-15 株式会社日立製作所 タイミング抽出回路，それを利用した通信システム及びタイミング抽出方法並びに通信装置
JPH0460905A (ja) * 1990-06-26 1992-02-26 Mitsubishi Electric Corp ディジタル磁気記録再生装置
US5164966A (en) * 1991-03-07 1992-11-17 The Grass Valley Group, Inc. Nrz clock and data recovery system employing phase lock loop
EP0530776B1 (en) * 1991-09-03 1999-03-17 Matsushita Electric Industrial Co., Ltd. Timing recovering apparatus

Also Published As

Publication number Publication date
CN1118955A (zh) 1996-03-20
EP0698969A1 (en) 1996-02-28
US5577079A (en) 1996-11-19
DE69523242D1 (de) 2001-11-22
DE69523242T2 (de) 2002-06-27
EP0698969B1 (en) 2001-10-17
TW281830B (ko) 1996-07-21
CN1050476C (zh) 2000-03-15
KR0184337B1 (ko) 1999-04-15

Similar Documents

Publication Publication Date Title
KR960005555A (ko) 위상비교회로 및 피엘엘(pll)회로
KR910010935A (ko) 에지 천이에 영향을 받지 않는 지연라인 시스템 및 방법
KR910001514A (ko) 마이크로 프로세서 리세트 회로 및 방법과 컴퓨터 시스템
KR890001350A (ko) 위상 검출기
KR880014546A (ko) 디지탈 pll 회로
KR980006783A (ko) 저가의 위상 고정 모터 제어 방법 및 구조
KR950034180A (ko) 광 디스크 장치
KR910006831A (ko) 마이크로컴퓨터와의 주변장치 접속용 제어기
JPS63226115A (ja) ゼロクロスカウンタ
US4622478A (en) Power frequency detection system
JPH0370314A (ja) クロック断検出回路
KR950703253A (ko) 양호한 노이즈 면역성을 갖는 tv 라인 및 필드 검출 장치(tv line and field detection apparatus with good noise immunity)
KR950016217A (ko) 클럭 신호 생성 장치
KR880004454A (ko) 디지탈서어보 장치
JPS5943860B2 (ja) フレ−ム同期信号検出回路
JP2906850B2 (ja) 時分割形スイッチ監視回路
SU1594560A1 (ru) Устройство дл моделировани системы св зи
SU1376078A1 (ru) Устройство дл ввода информации
SU972499A2 (ru) Устройство дл управлени вводом информации в электронную вычислительную машину
KR920003158A (ko) 신뢰성이 높은 계산기 시스템
KR970050780A (ko) 칼라벌스트 위상틀어짐 검출장치
JPS606143B2 (ja) 入力デ−タ状変検出回路
KR970003062A (ko) 디스크 구동 기록장치의 데이타 영역 펄스 생성장치
JPH02190768A (ja) デジタル式回転検出装置
KR960019241A (ko) 디지탈 자기기록재생시스템의 데이타 추출회로

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19950728

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19950728

Comment text: Request for Examination of Application

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19981030

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19981218

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19981218

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20011213

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20021205

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20031205

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20041210

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20051208

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20061211

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20071207

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20081202

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20081202

Start annual number: 11

End annual number: 11

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20101110