[go: up one dir, main page]

KR960003652B1 - 버스 감시기를 이용한 불가분 싸이클 지원방법 - Google Patents

버스 감시기를 이용한 불가분 싸이클 지원방법 Download PDF

Info

Publication number
KR960003652B1
KR960003652B1 KR1019930024326A KR930024326A KR960003652B1 KR 960003652 B1 KR960003652 B1 KR 960003652B1 KR 1019930024326 A KR1019930024326 A KR 1019930024326A KR 930024326 A KR930024326 A KR 930024326A KR 960003652 B1 KR960003652 B1 KR 960003652B1
Authority
KR
South Korea
Prior art keywords
cycle
bus
processor
read
address
Prior art date
Application number
KR1019930024326A
Other languages
English (en)
Other versions
KR950015104A (ko
Inventor
기안도
심원세
한종석
윤석한
Original Assignee
재단법인 한국전자통신연구소
양승택
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 재단법인 한국전자통신연구소, 양승택 filed Critical 재단법인 한국전자통신연구소
Priority to KR1019930024326A priority Critical patent/KR960003652B1/ko
Publication of KR950015104A publication Critical patent/KR950015104A/ko
Application granted granted Critical
Publication of KR960003652B1 publication Critical patent/KR960003652B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multi Processors (AREA)

Abstract

내용 없음.

Description

버스 감시기를 이용한 불가분 싸이클 지원방법
제1도는 다중 프로세서 시스템의 개략적인 블럭도.
제2도는 버스 점유형 전송방법의 타이밍도.
제3도는 파이프라인 전송방법의 타이밍도.
제4도는 불가분 싸이클의 타이밍도.
제5도는 버스 감시기가 있는 다중 프로세서 시스템.
제6도는 상기 버스 감시기의 블럭도.
제7도는 상기 제6도에 따른 동작을 나타내는 흐름도.
* 도면의 주요부분에 대한 부호의 설명
1-1n : 프로세서 보드 2 : 버스
3-3m : 메모리 보드 32 : 제1래치
33 : 제2래치 34 : 비교기
35 : 버스 감시기 제어기 36 : 구동소자
본 발명은 공유자원을 일관성 있게 사용하기 위해 버스 감시기를 이용한 불가분 싸이클 지원방법에 관한 것이다.
일반적으로, 버스를 이용하는 다중 프로세서 시스템에서의 구성은 제1도의 개략적인 블럭도와 같이 나타낸다.
다중 프로세서 보드(1,1a,1b,…,1n)들이 버스(2)를 통해 메모리 보드(3,3a,3b,…,3m)들을 참조하여 주어진 일을 수행하는 다중 프로세서 시스템에서 프로세서 보드(1)가 메모리 보드(3)에 있는 데이타를 읽거나 쓰기 위해서는 반드시 버스(2)를 통해야 한다.
특히, 상기 시스템에서는 일을 할 수 있는 프로세서가 여러개 있으므로 이들은 서로 독립적으로 동작하거나 또는 특정한 일을 나누어 수행할 수 있다.
따라서, 독립적인 일을 하기 위해서는 각 프로세서 보드(1,1a,…,1n)들이 독립적으로 각 메모리 보드(3,3a,…,3m)들을 상기 버스(2)를 통해 참조할 수 있어야 한다.
그리고, 상기 각 프로세서들이 특정일을 분담하여 수행할때에는 프로세서 보드(1,1a,…,1n)들 간에 순서를 정하거나 결과를 주고 받을 수 있어야 한다.
이에 따라, 상기 버스를 통해 데이타 전송을 할때 일반적으로 사용한 방법은 버스 점유형 전송방법을 사용하였다.
상기 버스 점유형 전송방법은 제2도의 타이밍도와 같다.
그 방법은, 상기 메모리 보드(3)가 상기 프로세서 보드(1,1a,…,1n)로부터 어드레스(4a)를 받고서 이 어드레스(4a)에 포함된 데이타(6a)를 준비할 동안인 t acc(8) 시간 동안 상기 버스(2)를 계속 점하게 된다.
그러나, 실제로 상기 t acc(8) 시간 동안은 상기 메모리 보드(3,3a,…,3m)내에서 데이타를 준비하는 시간인지 버스(2)를 사용하는 시간은 아닌 문제점이 있었기 때문에, 다른 프로세서 보드나 다른 메모리 보드는 상기 t acc(8) 시간을 유용하게 사용할 수가 있다.
이에따라, 제2도에서 표시된 t acc(8) 시간 동안 다른 프로세서 보드가 상기 버스(2)를 사용할 수 있도록 한 것이 파이프라인 전송방법으로서, 그 전송방법은 제3도인 파이프라인 데이타 전송 타이밍도에 나타낸 바와 같다.
먼저, 제3도 A의 경우인 읽기 싸이클에 있어서, 어드레스(9a)를 구동안 프로세서 보드가 어느 보도인지를 알리는 AT(10a) 신호에 의해서 AS(11a) 신호를 구동한다.
이때, 제3도에서와 같이 상기 AS(11a) 신호의 구동시간 t BUS(16)은 버스를 통해 신호가 전달되는데 필요한 최소 시간으로 할 수 있다.
위에서 어드레스(9a)를 구동한 프로세서는 DT(13a) 신호에 자신이 구동한 AT(10a) 신호와 같은 값이 구동되기를 대기하고, 메모리 보드는 상기 구동된 어드레스 정보(9a,10a,11a)를 보드 내부에 저장하고, 요청된 데이타를 t acc(15) 시간 동안 준비한다.
상기 데이타가 준비되면, 준비된 데이타(12a)와 이전에 받은 AT(10a) 신호를 DT(13a) 신호로 바꾸어 구동한다.
그리고, 버스(2)에 데이타 정보(12a,13a)가 구동되었음을 알리는 DS(14a) 신호를 구동한다.
결국, DT(13a) 신호를 기다리던 프로세서는 자신이 구동한 AT(10a) 신호와 동일한 DT(13a) 신호에 의해서 버스에 구동된 상기 데이타(12a)를 상기 프로세서 보드에 상응한 상기 메모리 보드에 저장한다.
다음에, 제3도 B의 경우인 쓰기 싸이클에 있어서는, 어드레스(9b)와 데이타(12b)가 연속해서 구동된다.
다중 프로세서 보드(1,1a,…,1n)와 여러 메모리 보드(3,3a,…,3m)들에 의해 공유되는 버스(2)를 보다 효율적으로 이용하려면 버스 점유형 전송방법 보다는 파이프라인 전송방법이 유리하다.
또한, 다중처리를 하는 컴퓨터에서 사용되는 프로세서는 불가분 싸이클이 지원되어야 한다.
이에 따라, 제4도에서는 불가분 싸이클의 타이밍도를 제공한다.
제4도에서와 같이 불가분 싸이클은 읽기(불가분 싸이클 읽기(23))와 쓰기(불가분 싸이클 쓰기(25)) 그리고 프로세서 내부적으로 수행하는 변형(24)동작을 한다.
특히, 프로세서 외부에서 보기에 버스동작을 하지 않는 것처럼 보이는 변형(24)동작을 보호하여 다른 프로세서에 의한 동일 어드레스(17a)에 대한 참조를 방지해야만 한다.
상기 방지를 위해 CPU_RMC(22) 신호를 계속 구동한다.
상기와 같이 제3도에서 설명한 파이프라인 전송방법의 버스 점유를 최대한 억제하는 특성과 제4도에서 설명한 불가분 싸이클의 버스 점유를 장시간 해야만 하는 서로 상충되는 특성을 이용하여 본 발명에서는 파이프라인 전송방법에서 버스 감시기를 사용하여 불가분 싸이클을 지원하는 방법을 제공하는데 목적이 있다.
상기 목적을 달성하기 위하여 본 발명에서는 불가분 싸이클 지원방법 및 이에 이용되는 버스 감시기를 첨부된 도면에 의거 상세히 설명한다.
먼저, 상기 불가분 싸이클 지원방법을 제5도에 의해 설명한다.
불가분 싸이클의 기본 기능은 불가분 싸이클 읽기(23)를 하고, 내부적으로 변형(24)을 하여 불가분 싸이클 쓰기(25)를 하는 것이고, 이때, 어드레스는 동일하다.
이러한 상기 불가분 싸이클이 완전히 완료되기 전에는 해당 어드레스에 대한 다른 프로세서의 참조를 방지해야 하기 때문에 상기 불가분 싸이클 읽기(23)를 수행하고, 아직 불가분 싸이클 쓰기(25)를 수행하지 않은 상태에서 불가분 싸이클 읽기(23)를 수행한 어드레스에 대한 버스 동작을 감시한다.
상기 불가분 싸이클 읽기(23) 동작에 관련된 어드레스를 버스에서 발견하면 해당 버스동작을 방해하여 결국 상기 불가분 싸이클 쓰기(25)가 방해없이 완료될 수 있도록 하여 불가분 싸이클을 지원할 수가 있다.
이에 따라, 상기 버스동작을 감시하는 버스 감시기(28,28a,…,28n)는 제5도와 같이 프로세서 보드(27,27a,…,27n)내에 위치하고, 진행중인 버스동작의 어드레스를 감시하여 필요한 경우(자신이 속한 프로세서 보드가 불가분 싸이클 읽기(23)를 수행한 후 아직 불가분 싸이클 쓰기(25)를 수행하지 않고 불가분 싸이클 읽기(23)때 사용된 어드레스와 동일한 어드레스에 대한 버스 동작이 있는 경우) LCR(29) 신호를 구동하여 진행되는 버스 동작을 방해한다. 그리고, 이러한 동작이 잘 수행되려면 메모리 보드의 기능이 약간 변화되어야 한다.
즉, LCR(29) 신호가 발생하면 진행중인 메모리 동작을 중단해야 한다.
다음에, 위에서 제공되는 버스 감시기를 제6도를 참조하여 설명한다.
상기 버스 감시기는 프로세서로부터 발생한 불가분 싸이클에 관련된 어드레스들(30), (41)을 저장하는 제1래치(32), 버스(2)로부터 받은 어드레스들(9), (31)을 저장하는 제2래치(33), 상기 어드레스들(9), (31), (30), (41)을 비교하는 비교기(34), LCR(29) 신호를 구동하는 구동소자(36), 그리고 LCR(29) 신호를 구동하는 시점을 제어하는 버스 감시기 제어기(35)로 구성된다.
상기 제5도에서 설명된 불가분 싸이클 지원방법과 제6도에서 설명된 버스 감시기에 의해서 제7도에서는 버스 감시기를 이용한 불가분 싸이클을 지원하는 흐름도를 설명한다.
제7도는, 상기 다중 프로세서중 어느 하나가 동작하는데 버스를 사용할때 이 진행중인 버스를 제어하는 버스 감시기 제어기(35)는 프로세서로부터 다중 프로세서에 의해서 구동된 어드레스 정보신호인 CPU_AS(39) 신호, 상기 다중 프로세서중 어느 하나가 하나의 어드레스에 대한 타 프로세서의 참조를 제어하는 구동신호인 CPU_RMC(38) 신호 및 상기 다중 프로세서의 읽기 및 쓰기신호인 CPU_읽기 및 쓰기신호(37)를 받아서 상기 프로세서가 한 어드레스에 대해 상기 불가분 싸이클 읽기(23)를 수행하는지를 점검하여 수행하지 않으면 상기 읽기(23)를 수행할 때까지 반복하여 수행되는 단계(40)와, 만약 상기 불가분 싸이클 읽기(23)가 수행되었다면 상기 다중 프로세서가 불가분 싸이클 쓰기(25)를 수행하는지를 점검하여 수행하면, 다시 상기 프로세서가 불가분 싸이클 읽기(23)를 수행하는 단계(40)로 반복되는 단계(50)와, 상기 불가분 싸이클 쓰기(25)가 수행되지 않으면 상기 프로세서로부터 상기 불가분 싸이클 읽기(23)가 수행된 어드레스들(30), (41)과 상기 진행중인 버스에 의해서 구동된 어드레스들(9), (31)이 동일한가를 비교기(34)에 의해서 판단하여 동일하지 않으면 상기 프로세서가 불가분 싸이클 쓰기를 수행하는 단계(50)로 반복되는 단계(60)와, 상기 판단단계(60)에서 상기 버스 감시기 제어기(35)가 상기 불가분 싸이클 읽기(23)가 수행된 어드레스들(30), (41)과 상기 진행중인 버스에 의해서 구동된 어드레스들(9), (31)이 동일하면 상기 진행중인 버스가 동작하지 못하도록 제어하는 LCR(29) 신호를 발생하고, 다시 상기 불가분 싸이클 쓰기(25) 단계(50)로 반복되는 단계(70)로 구성된다.
이상과 같이 구성된 본 발명은 다중 프로세서 시스템에서 동작하는 프로세서는 여러개 있게 되고, 이들은 서로 독립적이거나 아니면 서로 보조하면서 주어진 일을 수행한다.
또한, 경우에 따라서는 동시에 여러개의 불가분 싸이클이 서로 다른 프로세서에 의해 수행될 수 있고, 파이프라인 전송방법을 사용하는 버스의 경우는 동시에 여러 버스동작이 중첩될 수 있다. 따라서, 비슷한 시간에 발생하는 불가분 싸이클도 지원할 수 있다.
그리고, 버스 감시기를 이용하여 동일한 어드레스에 대한 불가분 싸이클 수행을 방지할 수 있고, 반면 다른 어드레스에 대해 수행되는 불가분 싸이클을 동시에 지원할 수 있으므로 다중 프로세서 시스템에서 버스 감시기를 이용한 불가분 싸이클 지원방법은 유리하다.

Claims (1)

  1. 다중 프로세서 시스템의 버스 감시기를 이용하는 파이프라인 전송방법에 있어서, 진행중인 버스를 제어하는 버스 감시기 제어기(35)가 다중 프로세서로부터 다중 프로세서에 의해서 구동된 소정의 어드레스 정보신호(39), 상기 다중 프로세서중 어느 하나가 한 어드레스를 참조시에 상기 한 어드레스에 대한 타 프로세서의 참조를 제어하는 소정의 구동신호(38) 및 상기 다중 프로세서의 읽기 및 쓰기신호(37)를 받아서 상기 프로세서가 한 어드레스에 대해 불가분 싸이클 읽기(23)를 수행하는지를 점검하여 수행하지 않으면 상기 읽기(23)를 수행할 때까지 반복하여 수행되는 단계(40)와, 상기 불가분 싸이클 읽기(23)가 수행되었다면 상기 다중 프로세서가 불가분 싸이클 쓰기(25)를 수행하는지를 점검하여 수행하면 다시 상기 프로세서가 불가분 싸이클 읽기(23)를 수행하는 단계(40)로 반복되는 단계(50)와, 상기 불가분 싸이클 쓰기(25)가 수행되지 않으면 상기 프로세서로부터 상기 불가분 싸이클 읽기(23)가 수행된 어드레스들(30), (41)과 상기 진행중인 버스에 의해서 구동된 어드레스들(9)(31)이 동일한가를 비교수단(34)에 의해서 판단하여 동일하지 않으면 상기 단계(50)로 반복되는 단계(60)와, 상기 판단단계(60)에서 상기 버스 감시기 제어기(35)가 상기 어드레스들(30), (41), (9), (31)이 서로 동일하면 상기 진행중인 버스가 동작하지 못하도록 하는 소정의 제어신호(29)를 발생하고, 다시 상기 불가분 싸이클 쓰기단계(50)로 반복되는 단계(70)를 포함하는 것을 특징으로 하는 버스 감시기를 이용한 불가분 싸이클 지원방법.
KR1019930024326A 1993-11-16 1993-11-16 버스 감시기를 이용한 불가분 싸이클 지원방법 KR960003652B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930024326A KR960003652B1 (ko) 1993-11-16 1993-11-16 버스 감시기를 이용한 불가분 싸이클 지원방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930024326A KR960003652B1 (ko) 1993-11-16 1993-11-16 버스 감시기를 이용한 불가분 싸이클 지원방법

Publications (2)

Publication Number Publication Date
KR950015104A KR950015104A (ko) 1995-06-16
KR960003652B1 true KR960003652B1 (ko) 1996-03-21

Family

ID=19368159

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930024326A KR960003652B1 (ko) 1993-11-16 1993-11-16 버스 감시기를 이용한 불가분 싸이클 지원방법

Country Status (1)

Country Link
KR (1) KR960003652B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100828644B1 (ko) * 2006-12-27 2008-05-09 웅진쿠첸 주식회사 전기압력밥솥의 예약취사 제어방법

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030097462A (ko) * 2002-06-21 2003-12-31 정용채 전병 자동 제조장치
KR101103223B1 (ko) * 2009-06-19 2012-01-05 박동우 호두과자 제빵기에 설치된 소음 차음 및 충격 완충 몰드 작동장치
KR101103148B1 (ko) * 2009-07-08 2012-01-04 박동우 주입 노즐 고정틀부와 공급 노즐 걸름망부로 이루어진 호두과자 제빵기용 내용물 주입장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100828644B1 (ko) * 2006-12-27 2008-05-09 웅진쿠첸 주식회사 전기압력밥솥의 예약취사 제어방법

Also Published As

Publication number Publication date
KR950015104A (ko) 1995-06-16

Similar Documents

Publication Publication Date Title
JP3729891B2 (ja) マルチプロセッサコンピュータシステム
EP0263886B1 (en) Interrupt control method in a multiprocessor system
US4126893A (en) Interrupt request controller for data processing system
EP0355463B1 (en) Timer channel with multiple timer reference features
US5129078A (en) Dedicated service processor with inter-channel communication features
KR960003652B1 (ko) 버스 감시기를 이용한 불가분 싸이클 지원방법
JP2797760B2 (ja) 並列処理コンピュータシステム
JPS63310060A (ja) マルチプロセツサシステム
US5933856A (en) System and method for processing of memory data and communication system comprising such system
JPH04128961A (ja) マルチプロセッサ制御方式
JPH08249289A (ja) メモリ制御装置およびその制御方法
JPH0447350A (ja) 主記憶読み出し応答制御方式
KR20150022714A (ko) 데이터 처리 시스템의 버퍼 메모리를 동작시키기 위한 방법 및 데이터 처리 시스템
KR100253791B1 (ko) 시스템 버스의 스플릿 로크 제어방법 및 장치
JP2773751B2 (ja) Ｓｃｉにおけるスキャン・イン／アウト方式
JPH03100853A (ja) プロセッサ間通信方式
JPH07175661A (ja) ユーザプログラムロード方式
KR19990012456A (ko) 타겟 시스템
JPH0312749A (ja) マルチプロセッサシステムのハードウェア初期診断制御方式
JP2000207275A (ja) 処理装置
JPH11102340A (ja) プロセッサシステム及びそのバスアクセス方法
JPH0414147A (ja) 中央演算処理装置
JPH0471048A (ja) コンピュータシステム
JP2000020477A (ja) 情報処理システム
JPH0581217A (ja) マルチプロセツサ制御システムのプログラム供給方法

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19931116

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19931116

Comment text: Request for Examination of Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19950922

Patent event code: PE09021S01D

G160 Decision to publish patent application
PG1605 Publication of application before grant of patent

Comment text: Decision on Publication of Application

Patent event code: PG16051S01I

Patent event date: 19960223

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19960531

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19960605

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19960605

End annual number: 3

Start annual number: 1

PR1001 Payment of annual fee

Payment date: 19990113

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20000228

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20001212

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20020228

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20030226

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20040302

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20050302

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20060302

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20070302

Start annual number: 12

End annual number: 12

FPAY Annual fee payment

Payment date: 20080307

Year of fee payment: 13

PR1001 Payment of annual fee

Payment date: 20080307

Start annual number: 13

End annual number: 13

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee