[go: up one dir, main page]

KR960002330B1 - 프리차지 전압 발생회로 - Google Patents

프리차지 전압 발생회로 Download PDF

Info

Publication number
KR960002330B1
KR960002330B1 KR1019930029287A KR930029287A KR960002330B1 KR 960002330 B1 KR960002330 B1 KR 960002330B1 KR 1019930029287 A KR1019930029287 A KR 1019930029287A KR 930029287 A KR930029287 A KR 930029287A KR 960002330 B1 KR960002330 B1 KR 960002330B1
Authority
KR
South Korea
Prior art keywords
circuit
precharge voltage
low impedance
output
node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019930029287A
Other languages
English (en)
Other versions
KR950022114A (ko
Inventor
오영남
Original Assignee
현대전자산업주식회사
김주용
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대전자산업주식회사, 김주용 filed Critical 현대전자산업주식회사
Priority to KR1019930029287A priority Critical patent/KR960002330B1/ko
Priority to US08/358,755 priority patent/US5636169A/en
Priority to JP6320474A priority patent/JP2849557B2/ja
Priority to DE4446405A priority patent/DE4446405C2/de
Publication of KR950022114A publication Critical patent/KR950022114A/ko
Application granted granted Critical
Publication of KR960002330B1 publication Critical patent/KR960002330B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Abstract

내용 없음.

Description

프리차지 전압 발생회로
제1도는 종래의 프리차지 전압 발생회로를 도시한 회로도.
제2도는 본 발명에 의한 프리차지 전압 발생회로의 실시예를 도시한 회로도.
* 도면의 주요부분에 대한 부호의 설명
1 : 바이어스 회로 2 : 드라이버 회로
3 : 하이 임피던스 회로 4 : 제1로우 임피던스 회로
5 : 제2로우 임피던스 회로
본 발명은 반도체 소자의 프리차지 전압 발생회로(precharge voltage generator)에 관한 것으로, 특히 비트라인 프리차지시에 요구되는 이퀄라이징 (equalizing) 특성을 빠르게 할 수 있도록 반도체 소자의 대기모드(standby mode)에서 일정시간 동작하는 로우 임피던스 회로(low impedance circuit)를 사용하여 구현한 프리차지 전압 발생회로에 관한 것이다.
본 발명은 프리차지 전압 발생회로를 사용하는 모든 반도체 소자에 적용하는 것이 가능하다.
일반적으로 반도체 소자의 비트라인은 대기 모드시에는 반전압(VVC/2)로 프리차지되어 있다가 동작 모드(active mode)로 동작하면 셀 어레이(cell array)에 저장되어 있는 셀의 데이타가 비트라인으로 전달된 후에 비트라인 증폭기를 통해 감지ㆍ증폭되므로 비트라인은 일정한 전원전압(VCC) 또는 접지전압(VSS)으로 변환하게 된다.
데이타가 소자 외부로 출력된 후, 소자가 다시 대기 모드로 전환하게 되면 전원전압(VCC) 또는 접지전압(VSS) 상태를 유지하던 비트라인은 다시 반전압(VCC/2)로 프리차지 되게 된다.
상기 비트라인을 반전압(VCC/2)로 프리차지시키기 위해서는 프라치지 전압 발생회로의 출력을 이용하게 되는데, 동작 모드에서 대기 모드로 전환할 때에 최소 사이클링 시간 동안에 비트라인을 반전압(VCC/2)으로 프리차지시켜야 하기 때문에 빠른 AC(Alternating Current) 특성을 갖는 프리차지전압 발생회로가 요구된다.
제1도는 바이어스 회로(1)와 드라이보 회로(2)로 구성된 종래의 프리차지 전압 발생회로의 한예를 도시한 것으로, 대기 모드시에 소모되는 전력량을 줄이기 위하여, 하이 임피던스 회로로 구현한 것이다.
그러나, 상기 프리차지 전압 발생회로의 출력을 이용하여 비트라인을 프리차지할 경우에는 상기 바이어스회로(1)의 출력인 노드(N1)과 노드(N3)가 접속되는 드라이버 회로(2)의 트랜지스터(Q5,Q6)의 드레인과 게이트 간의 전위차가 적기 때문에 프리차지 동작시에 비트라인을 반전압(VCC/2)로 프리차지하는데에는 많은 시간이 소요되는 문제가 있다.
따라서, 본 발명에서는 프리차지 전압 발생회로의 AC특성인 이퀄라이징 시간을 감소시킬 수 있도록 회로를 구현하여, 상기 종래 기술의 문제점을 제거하고자 하는데에 그목적이 있다.
상기 목적을 달성하기 위하여, 본 발명에서는 대기 모드시에 저전력으로 동작하는 하이 임피던스 회로와 동작 모드시에만 동작하는 제1로우 임피던스 회로와 대기 모드 초기에 임계 펄스 동안에만 동작하는 제2로우임피던스 회로가 출력단에 병렬 접속된 프리차지 전압발생회로를 구현하였다.
동작 모드시는 상기 하이 임피던스 회로와 제1로우 임피던스 회로가 동작하여 출력단을 일정한 전위(예를들어, 반전압(VCC/2))로 유지시키고, 대기 모드시는 상기 제1로우 임피던스 회로 대신에 제2로우 임피던스 회로가 일정시간 동작한다.
이하, 첨부된 도면을 참조하여 본 발명의 프리차지 전압 발생회로에 관해 상세히 설명하기로 한다.
제2도는 본 발명의 프리차지 전압 발생회로의 실시예를 도시한 것으로, 하이 임피던스 회로(3)와 제1 및 제2로우 임피던스 회로(4,5)가 병렬접속되어 있다.
상기 하이 임피던스 회로(3)는 전원전압(VCC)와 노드(N5) 사이에 접속되며 게이트가 접지전압(VSS)에 접속되어 있어서 항상 턴-온 (turn-on)되어 있는 PMOS형 트랜지스터(Q7)과, 노드(N5)와 출력노드(N6) 사이에 다이오드 구조로 접속되어 있는 NMOS형 트랜지스터(Q8)과, 벌크(bulk)가 노드 (N6)에 연결되고 출력노드(N6)와 노드(N7) 사이에 다이오드 구조로 접속되어 있는 PMOS형 트랜지스터(Q9)과, 노드(N7)과 접지전압(VSS) 사이에 접속되며 게이트가 전원전압(VCC)에 접속되어 있어서 항상 턴-온되어 있는 NMOS형 트랜지스터(Q10)으로 구성되어 있다.
그 동작은 예를들어, 상기 PMOS형 트랜지스터(Q7)과 NMOS형 트랜지스터(Q10)이 동일한 저항값을 갖는 저항 소자로 작용하고, NMOS형 트랜지스터(Q8)과 PMOS형 트랜지스터(Q9)이 문턱전압(threshold voltage)이 동일하면 출력노드(N6)의 전위(VBLP)는 반전압(VCC/2)로 출력된다.
상기 제1로우 임피던스 회로(4)는 신호(RAS1)에 의해 제어되며, 소자의 동작 모드시에 동작하여 출력노드(N6)의 전위(VBLP)를 일정하게 구동하는 회로로서, 전원전압(VCC)와 출력노드(N6) 사이에 접속되고 게이트가 신호(RAS1)이 반전된 노드(N9)에 연결된 PMOS형 트랜지스터(Q11)과, 출력노드(N6)와 접지전압(VSS) 사이에 접속되며 게이트가 신호(RAS1)에 의해 제어되는 NMOS형 트랜지스터(Q12)로 구성된다.
그 동작은 신호(RAS1)이 로직하이로 전이된 동안에만 상기 트랜지스터(Q11, Q12)를 동작시켜 출력노드(N6)에 일정 전위 (VBLP)를 유지시킨다.
상기 제2로우 임피던스 회로(5)는 상기 제1로우 임피던스 회로(4)의 동작을 제어하는 신호(RAS1)과 유사한 파형을 가지는 신호(RAS2)에 의해 제어되며, 소자가 대기 모드로 전환된 초기에 일정시간 동안 동작하여 출력노드(N6) 의 전위(VBLP)를 일정하게 구동하는 회로로서, 신호(RAS2)가 로직하이에서 로직로우로 전이할 때를 감지하여 일정폭의 로직하이 상태를 갖는 신호를 노드(N12)로 출력하는 게이트(G2,G3,G4,G5)와, 전원전압(VCC)과 출력노드(N6)사이에 접속되며 게이트가 노드(N12)가 반전된 노드(N13)에 연결된 PMOS형 트랜지스터(Q13)과, 출력노드(N6)와 접지전압(VSS) 사이에 접속되고 게이트가 노드(N12) 에 연결된 NMOS형 트랜지스터(Q14)로 구성되어 있다.
그 동작은 상기 신호(RAS2)가 로직하이에서 로직로우로 전이할 때에 노드(N12)로 일정한 폭의 로직하이 상태를 갖는 신호가 출력되면 상기 트랜지스터(Q13,Q14)가 동시에 동작하여 출력노드(N6)의 전위(VBLP)를 일정하게 유지시키고, 상기 노드(N12)로 출력된 신호가 다시 로직로우 상태로 전이하면 트랜지스터(Q13,Q14)가 턴-오프되어 제2로우 임피던스 회로(5)는 동작이 중지된다.
상기 제1및 제2로우 임피던스 회로(4,5)를 제어하는 신호(RAS1,RAS2)는 반도체 소자의 전체 동작을 제어하는 /RAS(Row Address Strobe) 신호에 의해 출력된 신호이다.
이상에서 설명한 하이 임피던스 회로(3)와 제1 및 제2로우 임피던스회로(4,5)를 포함하는 프리차지 전압 발생회로는 대기 모드시에 비트라인을 반전압(VCC/2)으로 프리차지시키는 전압원으로 사용되며, 소자가 동작모드에서 대기 모드로 전환되면 단시간 내에 비트라인을 반전압 상태로 이퀄라이징 시키게 된다.
상기 제2도는 본 발명의 프리차지 전압 발생회로의 실시예이며, 상기 프리차지 전압 발생회로를 구성하는데 있어서, 제1로우 임피던스 회로를 사용하지 않고 프리차지 전압 발생회로를 구현할 수도 있다.
이상, 상기 제2도에서 설명한 본 발명의 프리차지 전압 발생회로는 대기모드시에 상기 제2로우 임피던스 회로를 사용하여 짧은 시간내에 출력노드의 전위를 일정하게 구동시키도록 함으로써, 출력노드가 구동하는 부분(예를 들어, 비트라인)을 빠르게 프리차지시키는 효과를 얻게 된다.

Claims (3)

  1. 반도체 소자의 프리차지 전압 발생회로에 있어서, 하이 임피던스 특성을 갖고 항상 동작하여, 출력단이 일정 전위를 유지할 수 있도록 일정 전류를 구동하는 하이 임피던스 회로와, 동작 모드에서 대기 모드(standby mode)로 전환하는 초기에 일정시간 동안만 동작하여, 출력단이 일정 전위를 유지할 수 있도록 전류를 구동하는 로우 임피던스 회로를 포함하는 것을 특징으로 하는 프리차지 전압 발생회로.
  2. 제1항에 있어서, 동작 모드(active mode)시에만 동작하여 출력단이 일정 전위를 유지할 수 있도록 전류를 구동하는 두번째 로우 임피던스 회로를 추가로 포함하는 것을 특징으로 하는 프리차지 전압 발생회로.
  3. 제1항 또는 제2항에 있어서, 상기 로우 임피던스 회로를 반도체 소자의 전체 동작을 제어하는/ RAS(Row Address Strobe) 신호에 의해 출력된 신호로 제어하는 것을 특징으로 하는 프리차지 전압 발생 회로.
KR1019930029287A 1993-12-23 1993-12-23 프리차지 전압 발생회로 Expired - Fee Related KR960002330B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019930029287A KR960002330B1 (ko) 1993-12-23 1993-12-23 프리차지 전압 발생회로
US08/358,755 US5636169A (en) 1993-12-23 1994-12-19 Precharge voltage generator
JP6320474A JP2849557B2 (ja) 1993-12-23 1994-12-22 改良されたプレチャージ電圧発生装置
DE4446405A DE4446405C2 (de) 1993-12-23 1994-12-23 Halbleiterspeichereinrichtung mit einem Vorladespannungsgenerator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930029287A KR960002330B1 (ko) 1993-12-23 1993-12-23 프리차지 전압 발생회로

Publications (2)

Publication Number Publication Date
KR950022114A KR950022114A (ko) 1995-07-26
KR960002330B1 true KR960002330B1 (ko) 1996-02-16

Family

ID=19372334

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930029287A Expired - Fee Related KR960002330B1 (ko) 1993-12-23 1993-12-23 프리차지 전압 발생회로

Country Status (4)

Country Link
US (1) US5636169A (ko)
JP (1) JP2849557B2 (ko)
KR (1) KR960002330B1 (ko)
DE (1) DE4446405C2 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10112183A (ja) * 1996-10-08 1998-04-28 Nec Corp 半導体記憶装置
US5999469A (en) * 1998-03-04 1999-12-07 Lsi Logic Corporation Sense time reduction using midlevel precharge
JP3913377B2 (ja) * 1998-11-04 2007-05-09 富士通株式会社 半導体記憶装置
US20040183932A1 (en) * 2003-01-30 2004-09-23 Matsushita Electric Industrial Co., Ltd. Solid state imaging device
US20070070720A1 (en) * 2005-09-29 2007-03-29 Hynix Semiconductor Inc. Voltage generator for use in semiconductor device
US7986577B2 (en) * 2007-03-19 2011-07-26 Hynix Semiconductor Inc. Precharge voltage supplying circuit

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0731908B2 (ja) * 1985-10-09 1995-04-10 株式会社東芝 半導体記憶装置
KR960009249B1 (ko) * 1987-04-24 1996-07-16 미다 가쓰시게 반도체 메모리
KR0133933B1 (ko) * 1988-11-09 1998-04-25 고스기 노부미쓰 기판바이어스 발생회로
JPH0341696A (ja) * 1989-07-10 1991-02-22 Sharp Corp 半導体記憶装置
GB9007793D0 (en) * 1990-04-06 1990-06-06 Foss Richard C Dram cell plate and precharge voltage generator
JPH04271090A (ja) * 1991-02-27 1992-09-28 Hitachi Ltd 半導体記憶装置
JPH0612896A (ja) * 1992-04-28 1994-01-21 Nec Corp 半導体記憶装置

Also Published As

Publication number Publication date
DE4446405A1 (de) 1995-06-29
KR950022114A (ko) 1995-07-26
DE4446405C2 (de) 2002-09-19
US5636169A (en) 1997-06-03
JP2849557B2 (ja) 1999-01-20
JPH07211072A (ja) 1995-08-11

Similar Documents

Publication Publication Date Title
US6313694B1 (en) Internal power voltage generating circuit having a single drive transistor for stand-by and active modes
US5627487A (en) Charge conserving driver circuit for capacitive loads
JPH07182860A (ja) 半導体メモリ装置のワード線駆動回路
KR940008091A (ko) 개량된 소프트 에러 저항을 갖는 모스 에스램(mos sram), 고전위 전원 전압강하 검출회로, 상보 신호 천이 검출회로 및 개량된 내부신호 시간마진을 갖는 반도체 장치
JP4384759B2 (ja) Ｍｏｓ集積回路の特性を改良するためのボディ電圧のパルス動作
US5537066A (en) Flip-flop type amplifier circuit
KR100190763B1 (ko) 차동 증폭기
KR100206921B1 (ko) 출력버퍼회로
KR0179793B1 (ko) 반도체 메모리의 센스 앰프 출력 제어 회로
KR20050101868A (ko) 반도체 메모리 소자의 전원 공급 장치 및 방법
KR960002330B1 (ko) 프리차지 전압 발생회로
KR0173934B1 (ko) 내부전원전압 공급장치
KR960000894B1 (ko) 반도체 메모리 장치의 전원전압 감지회로
KR950005171B1 (ko) 전류 미러 증폭회로 및 그의 구동 방법
KR960013859B1 (ko) 반도체 소자의 데이타 출력버퍼
JP4017250B2 (ja) 安定したデータラッチ動作のためのｓｒａｍ及びその駆動方法
KR100762866B1 (ko) 센스 앰프의 이중 전원공급회로
GB2300283A (en) Source voltage generating circuit
KR0140141B1 (ko) 고속 동작의 차동 증폭기를 갖춘 반도체 장치
KR100312478B1 (ko) 고전압 발생기
KR0179853B1 (ko) 반도체 기억소자의 센스앰프 전원 공급회로
KR19990069161A (ko) 파워다운 모드시 전류제한 회로
KR20010028064A (ko) 반도체 메모리 장치의 고전압 발생회로
KR100239882B1 (ko) 기입 동작시 소모되는 전류를 줄이기 위한 워드라인 구동회로 및 이를 이용한 sram 장치
KR100230374B1 (ko) 감지증폭기

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

G160 Decision to publish patent application
PG1605 Publication of application before grant of patent

St.27 status event code: A-2-2-Q10-Q13-nap-PG1605

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

R17-X000 Change to representative recorded

St.27 status event code: A-5-5-R10-R17-oth-X000

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 10

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 11

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 12

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 13

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 14

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 15

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 16

FPAY Annual fee payment

Payment date: 20120127

Year of fee payment: 17

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 17

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20130217

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20130217

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000