Claims (9)
정보 처리 수단을 가지며 호스트 컴퓨터(2) 및 데이타 소오스(3)에 접속가능한 퍼지 정보 검색 및 패턴 인식을 비수치 코프로세서(1)에 있어서, 상기 정보 처리 수단은 상기 데이타 소오스(3)로부터 데이타의 열을 검색하기 위하여 배열된 주어진 수를 동시에 동작 가능하게 하고 윈도우 모듈(W0, W1,.....)에서 구성된 다수의 내부 처리요소(PE0,PE1....)을 포함하고, 각 처리요소는 바이트의 값이 존재하는 지를 결정하기 위하여 데이타 열에서 하나의 바이트 예를 들어, 8비트인 하나의 바이트3를 상기 처리요소에 할당된 미리 결정된 개별적으로 프로그램 가능한 상부 및 하부 경계값과 비교하기 위하여 설계되어 있고, 처리 요소가 상기 경계값에 있고 만약 그렇다면, 다른 처리 요소 (PE0,PE1....)로 부터 수신된 히트 신호를 상관시키기 위하여 각 윈도우 모듈(W0, W1,.....)에 제공된 윈도우 정합 논리(16)에 전달되는 히트 신호를 생산하고, 처리온도가 윈도우 모듈에 있고 만약 그렇다면 및 상기 윈도우 모듈에 미리 정의된 정합의 발생에 의해 윈도우 정합 신호를 생산하는 것을 특징으로 하는 비수처리 코프로세서.In a non-numeric coprocessor (1) having fuzzy information retrieval and pattern recognition, which has information processing means and is connectable to a host computer (2) and a data source (3), the information processing means is adapted to retrieve data from the data source (3). Each number of internal processing elements (PE0, PE1 ....) configured in the window module (W0, W1, .....) are enabled simultaneously and enable a given number arranged to retrieve the columns. The element compares one byte, e.g., one byte 3 of 8 bytes in the data string with a predetermined, individually programmable upper and lower boundary value assigned to the processing element, to determine if the value of the byte is present. And the processing element is at the threshold and if so, each window module (W0, W1, ...) to correlate hit signals received from other processing elements (PE0, PE1 ....). Produces a heat signal which is delivered to the window matching logic 16 provided in .....), and if the processing temperature is in the window module and if so and by the occurrence of a predefined match in the window module Non-water treatment coprocessor, characterized in that.
제1항에 있어서, 상기 코프로세서는 소오스(3)로 부터 분리된 데이타 열을 각각의 베이스에서 상기 동시에 동작가능한 윈도우 모듈(W0,W1....)로 향하게 하는 또는 그런 방법의 데이타 루팅수단(12)을 추가로 포함하고 그에 따라 상기 윈도우 모듈을 응용 요구에 대응하는 구성 데이타에 따라 모든 윈도우 모듈을 포함하는하나의 수퍼 윈도우와 같은 다른 선택 가능한 윈도우 구성으로 연결되는것을 특징으로 하는 비수치 코프로세서.The data routing means of claim 1, wherein the coprocessor directs data streams separated from the source 3 to the concurrently operable window modules W0, W1... In each base. A non-numeric code characterized in that it further comprises (12) and thus connects the window module to another selectable window configuration, such as one super window containing all window modules according to the configuration data corresponding to the application request. Processor.
제2항에 있어서, 상기 데이타 루팅수단(12)은 다른 레벨로 이루어진 멀티프렉서의 회로망을 포함하고 각 멀티플렉서는 출력으로 루팅되는 각각이 바람직하게 8비트 폭인것이 바람직한 2개의 데이타 입력중의 하나를 선택할 수 있는 것을 특징으로 하는 코프로세서.The data routing means (12) according to claim 2, wherein said data routing means (12) comprises a network of multiplexers of different levels and each multiplexer receives one of two data inputs, each preferably routed to an output, preferably 8 bits wide. Coprocessor which can be selected.
제3항에 있어서, 상기 멀티플렉서의 레벨은, 중첩, 병력 및 직력 멀티플렉서레블을 각각 포함하는 것을 특징으로 하는 코프로세서.4. The coprocessor of claim 3 wherein the level of the multiplexer includes overlapping, history, and serial multiplexers.
제2항에 있어서, 상기 코프로세서는 코프로세서에서 로딩되는 상기 윈도우 구성을 내부 저장하기 위한 스태틱덕 랜덤 액세스 메로리(SRAM)를 추가로 포함하는 것을 특징으로 하는 코프로세서.3. The coprocessor of claim 2 wherein the coprocessor further comprises a static duck random access memory (SRAM) for internal storage of the window configuration loaded in the coprocessor.
제1항에 있어서, 각 처리요소 (PE0,PE1....)는 검색하고자 바이트의 일시 저장을 위한 래치 셀(19)과 그 처리 요소에 대한 상기 상부 및 하부 경계값으로 로딩되는 두 개의 비교기 셀(18,19)을 포함하고 상기 비교기셀은 상기 히트 신호를 만큼하도록 배열되어 있는 것을 특징으로 하는 코프로세서.2. A comparator according to claim 1, wherein each processing element (PE0, PE1 ....) is loaded with a latch cell (19) for temporary storage of bytes for retrieval and the upper and lower boundary values for that processing element. And a comparator cell arranged to equal the hit signal.
제1항에 있어서, 상기 코프로세서는 윈도우 정합의 어떤 논리적 결합의 제한을 지지하며 발견된 모든 발생의 주소(히트 주소 모드)의 기록 또는 선택적으로 검색된 데이타량(히트 카운트 모드)에서 총수의 정합의 기록을 하게 하는 프로그램 가능한 중앙의 히트 마스크를 상기 윈도우 정합신호와 비교하여 수신하기 위해 배열된 결과제어논리(13)를 추가 포함하는 것을 특징으로 하는 코프로세서.2. The coprocessor of claim 1, wherein the coprocessor supports the limitation of any logical combination of window matching and records the total number of matches in the record of all occurrences found (hit address mode) or optionally in the amount of data retrieved (heat count mode). And a result control logic (13) arranged to receive a programmable central heat mask for recording in comparison with said window matching signal.
제1항에 있어서, 각 윈도우 모듈(W0, W1,.....)은 상기 데이타 레코드의 필드를 분리하는 필드 분리기 마스크인 상기 윈도우 모듈에 존재하는 데이타 레코드용 기록 길이 값을 포함하도록 설계되어 있고, 정합 도달값은 각 윈도우가 프로그래밍하는 길이의 시간동안 히트를 기억하여 설정되도록 할 수 있는 것을 특징으로 하는 코프로세서.2. A window according to claim 1, wherein each window module (W0, W1, ...) is designed to include a record length value for a data record present in the window module, which is a field separator mask separating the fields of the data record. And the match arrival value can be set by storing a hit for a time of length each window is programming.
제1항에 있어서, 상기 윈도우 모듈의 수(W0, W1,.....)는 8개이고, 그 각각은 8비트 넓이 바이트 입력을 조절하기 위해 설계되어 있으며 모듈에 공급하는 데이타 열에 대한 대웅 길이의 시프트 레지스터를 가진 32개의 처리 요소(PE0,PE1....)를 포함하는 것을 특징으로 하는 코프로세서.2. The number of window modules (W0, W1, .....) is eight, each of which is designed to regulate an 8-bit wide byte input and is a long string length for the data string supplied to the module. A coprocessor comprising 32 processing elements (PE0, PE1 ....) with a shift register of.
10. 상기 항중 어느 한 항에 있어서, 상기 코프로세서는 - 어떤 마이크로 프로세서로 코프로세서를 사용하도록 설계되어 있는, 바람직하게 인터럽 능력을 가진 8비트 인터페이스인 호스트 인터페이스 수단(14) ; 및 - 어떤 구속 데이타 소오스, 즉 램 뱅크(RAM bank) 디스크 정렬, 또는 회로망에 크프로세서를 접속하게 하는 허락하고, 바람직하게는 64비트 인터페이스인 데이타 소오스 인터페이스 수단(15)을 포함하고 상기 크트로세서가 바람직하게 64-, 56-, 48,-40,-32,-16,-또는 8비트 데이타 전송을 위해 프로그램 가능한 것을 특징으로 하는 코프로세서.10. The host interface means according to any one of the preceding claims, wherein the coprocessor is an 8-bit interface, preferably with an interrupt capability, designed to use the coprocessor with any microprocessor; And-a data source interface means 15 which permits connecting the processor to any constrained data source, ie RAM bank disk alignment, or network, preferably a 64-bit interface. Is preferably programmable for 64-, 56-, 48, -40, -32, -16,-or 8-bit data transfer.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.