[go: up one dir, main page]

KR950015758A - LC device, semiconductor device and LC device manufacturing method - Google Patents

LC device, semiconductor device and LC device manufacturing method Download PDF

Info

Publication number
KR950015758A
KR950015758A KR1019940029043A KR19940029043A KR950015758A KR 950015758 A KR950015758 A KR 950015758A KR 1019940029043 A KR1019940029043 A KR 1019940029043A KR 19940029043 A KR19940029043 A KR 19940029043A KR 950015758 A KR950015758 A KR 950015758A
Authority
KR
South Korea
Prior art keywords
electrode
semiconductor substrate
electrodes
channel
electrically connected
Prior art date
Application number
KR1019940029043A
Other languages
Korean (ko)
Other versions
KR100334004B1 (en
Inventor
다께시 이께다
스스무 오까무라
Original Assignee
다께시 이께다
스스무 오까무라
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP30595493A external-priority patent/JP3390065B2/en
Priority claimed from JP32314993A external-priority patent/JP3390070B2/en
Priority claimed from JP35381093A external-priority patent/JP3497221B2/en
Application filed by 다께시 이께다, 스스무 오까무라 filed Critical 다께시 이께다
Publication of KR950015758A publication Critical patent/KR950015758A/en
Application granted granted Critical
Publication of KR100334004B1 publication Critical patent/KR100334004B1/en

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/811Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using FETs as protective elements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/10Integrated device layouts

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

반도체장치 등에 조립되거나 또는 단일제로 소정의 주파수대역을 감소시킬 수 있는 LC소자, 반도체장치 및 LC소자의 제조방법에 관한 것으로써 제조가 간단하고, 후공정에 있어서의 부품의 조립작업을 생략할 수 있고, 또한 IC 나 LSI의 일부로서 형성할 수 있도록 하기 위해 반도체기판의 표면에 직접 형성된 소정의 형상의 제2의 전극과 반도체기판의 표면에 절연층을 사이에 두고 형성된 소정의 형상의 제1 전극을 포함하고 있고, 제1의 전극에 접속된 제어용 전극에 소정의 게이트전압의 인가시에 제1의 전극에 따라서 형성되는 채널과 제2의 전극이 각각 인덕터로써 기능하고, 또 그들사이에 분포정수적으로 캐패시터가 형성되고, 채널을 신호의 전달로로써 사용하는 것에 의해 구성된다.The present invention relates to an LC device, a semiconductor device, and a method for manufacturing an LC device, which can be assembled to a semiconductor device or the like or to reduce a predetermined frequency band by a single agent. And a second electrode having a predetermined shape formed directly on the surface of the semiconductor substrate so as to be formed as part of an IC or LSI and a first electrode having a predetermined shape formed with an insulating layer interposed on the surface of the semiconductor substrate. And a channel and a second electrode formed according to the first electrode when the predetermined gate voltage is applied to the control electrode connected to the first electrode, respectively functioning as inductors, and distribution constant therebetween. Capacitively, a capacitor is formed and configured by using a channel as a signal transmission path.

이 LC소자 및 반도체 장치를 사용하는 것에 의해 제조가 간단하고, 후공정에 있어서의 부품의 조립작업을 생략할 수 있고, IC나 LSI의 일부로써 형성하는 것이 가능하고, 특성의 제어도 가능하다.By using this LC element and a semiconductor device, manufacture is simple, the assembly work of components in a later process can be omitted, it can be formed as a part of IC or LSI, and control of a characteristic is also possible.

Description

LC소자, 반도체장치 및 LC소자의 제조방법LC device, semiconductor device and LC device manufacturing method

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음Since this is an open matter, no full text was included.

제1도는 본 발명을 적용한 제1 실시예의 LC소자의 평면도,1 is a plan view of an LC element of a first embodiment to which the present invention is applied;

제2도A 및 제2도B는 제1도의 A-A선에 있어서의 확대단면도,2A and 2B are enlarged cross-sectional views taken along line A-A of FIG. 1,

제3도는 제1도의 B-B선에 있어서의 확대단면도,3 is an enlarged cross-sectional view taken along line B-B of FIG. 1,

제4도는 제1도의 C-C선에 있어서의 확대단면도,4 is an enlarged cross-sectional view taken along the line C-C in FIG.

제5도는 제1도의 D-D선에 있어서의 확대단면도,5 is an enlarged cross-sectional view taken along the line D-D of FIG. 1,

제6도는 제1 실시예의 LC소자의 길이방향의 단면구조를 도시한 도면,6 shows a cross-sectional structure in the longitudinal direction of the LC element of the first embodiment;

제7도A, 제7도B 및 제7도C는 제1 실시예의 LC소자의 등가회로를 도시한 도면,7A, 7B and 7C show an equivalent circuit of the LC element of the first embodiment,

제8도A 및 제8도B는 채널의 저항값을 설명하기 위한 도면,8 and 8 are diagrams for explaining the resistance of the channel;

제9도A~제9도G는 제1 실시예의 LC소자의 제조공정을 도시한 도면,9A to 9G show a manufacturing process of the LC element of the first embodiment;

제1O도는 제1 실시예의 LC소자의 변형예를 도시한 도면,10 is a view showing a modification of the LC element of the first embodiment;

제11도는 제1 실시예의 LC소자의 변형예를 도시한 도면.11 is a view showing a modification of the LC element of the first embodiment.

Claims (69)

n영역 또는 p영역 중 어느 한쪽의 단일층이 표면측에 형성된 반도체기판, 상기 반도체기판상에 절연층을 거쳐서 형성되고, 소정의 형상의 게이트로써 기능하는 제1의 전극, 상기 제1의 전극에 대해서 거의 동일 평면내로써 평행하게 인접해서 상기 반도체기판상에 형성된 소정의 형상의 제2의 전극, 상기 반도체기판내에 있어서 상기 제1의 전극에 대응해서 형성되는 채널의 한쪽끝 부근에 형성되는 제1의 확산영역 및 상기 반도체기판내에 있어서 상기 채널의 다른쪽 끝 부근에 형성되는 제2의 확산영역을 구비하고 상기 채널과 상기 제2의 각각에 의해서 형성되는 인덕터와 이들 사이에 형성되는 캐패시터가 분포정수적으로 존재하고, 적어도 상기 제1의 전극에 대응해서 형성되는 채널을 신호전달로로써 사용하는 것을 특징으로 하는 LC소자.A single layer of either the n region or the p region is formed on the surface of the semiconductor substrate, the first electrode formed on the semiconductor substrate via an insulating layer, and functions as a gate having a predetermined shape, and the first electrode. A second electrode having a predetermined shape formed on the semiconductor substrate in substantially the same plane and parallel to each other, and a first formed near one end of a channel formed in the semiconductor substrate corresponding to the first electrode. And an inductor formed by the channel and each of the second and capacitors formed therebetween, each having a diffusion region of the semiconductor substrate and a second diffusion region formed near the other end of the channel in the semiconductor substrate. And an at least one channel formed corresponding to the first electrode as a signal transmission path. 제1항에 있어서, 상기 제1 및 제2의 전극의 형상은 나선형상인 것을 특징으로 하는 LC소자.The LC device according to claim 1, wherein the first and second electrodes have a spiral shape. 제1항에 있어서, 상기 제1 및 제2의 전극의 형상은 사행형상인 것을 특징으로 하는 LC소자.The LC device according to claim 1, wherein the first and second electrodes are meandering. 제1항에 있어서, 상기 제1 및 제2의 전극의 형상은 곡선형상인 것을 특징으로 하는 LC소자.The LC device according to claim 1, wherein the first and second electrodes have a curved shape. 제1항에 있어서, 상기 제1 및 제2의 전극의 형상은 직선형상인 것을 특징으로 하는 LC소자.The LC device according to claim 1, wherein the first and second electrodes have a straight shape. 반도체기판의 한쪽면측에 절연층을 거쳐서 형성되고, 게이트로써 기능하는 소정의 항상의 제1의 전극, 상기 반도체기판의 다른쪽면측에 형성되고, 상기 제1의 전극과 대향하는 위치에 형성된 소정의 형상의 제2의 전극, 상기 반도체기판내에 있어서, 상기 제1의 전극에 대응해서 형성되는 채널의 한쪽끝 부근에 형성되는 제1의 확산영역 및 상기 반도체기판내에 있어서, 상기 채널의 다른쪽끝 부근에 형성되는 제2의 확산영역을 구비하고, 상기 제1의 전극에 대응해서 형성되는 채널과 상기 제2의 전극의 각각에 의해서 형성되는 인덕터와 이들 사이에 형성되는 캐패시터가 분포정수적으로 존재하고, 적어도 상기 제1의 전극에 대응해서 형성되는 채널을 신호전달로로써 사용하는 것을 특징으로 하는 LC소자.A predetermined first electrode which is formed on one side of the semiconductor substrate via an insulating layer and functions as a gate, and is formed on the other side of the semiconductor substrate and formed at a position opposite to the first electrode. A second electrode having a shape, a first diffusion region formed near one end of a channel formed corresponding to the first electrode in the semiconductor substrate, and near the other end of the channel in the semiconductor substrate; A second diffusion region formed, a channel formed corresponding to the first electrode, an inductor formed by each of the second electrodes, and a capacitor formed therebetween, And at least a channel formed corresponding to the first electrode as a signal transmission path. 제6항에 있어서, 상기 제1 및 제2의 전극의 형상은 나선형상인 것을 특징으로 하는 LC소자.7. The LC device according to claim 6, wherein the first and second electrodes have a spiral shape. 제6항에 있어서, 상기 제1 및 제2의 전극의 형상은 사행형상인 것을 특징으로 하는 LC소자.7. The LC device according to claim 6, wherein the first and second electrodes are meandering. 제6항에 있어서, 상기 제1 및 제2의 전극의 형상은 곡선형상인 깃을 특징으로 하는 LC소자.7. An LC element according to claim 6, wherein the first and second electrodes have a curved shape. 제6항에 있어서, 상기 제1 및 제2의 전극의 형상은 직선형상인 것을 특징으로 하는 LC소자.7. The LC device according to claim 6, wherein the first and second electrodes have a straight shape. n영역 또는 p영역 중 어느 한쪽의 단일층이 표면측에 형성된 반도체기판, 상기 반도체기판상에 절연층을 거쳐서 형성되고, 게이트로써 기능하는 소정의 형상의 제1의 전극, 상기 제1의 전극에 대해서 동일면내로써 평행하게 인접해서 상기 반도체기판상에 형성된 소정의 형상의 제2의 전극, 상기 반도체기판내에 있어서 상기 제1의 전극에 대응해서 형성되는 채널의 한쪽끝 부근에 형성되는 확산영역을 구비하고 상기 채널과 상기 제2의 전극의 각각에 의해서 형성되는 인덕터와 이들 사이에 형성되는 캐패시터가 분포정수적으로 존재하고, 상기 제2의 전극을 신호전달로로써 사용하는 것을 하는 LC소자.A single layer of either the n region or the p region is formed on the surface of the semiconductor substrate, the first electrode having a predetermined shape, which is formed on the semiconductor substrate via an insulating layer and functions as a gate, and the first electrode. A second electrode having a predetermined shape formed on the semiconductor substrate in parallel with the same plane in the same plane, and a diffusion region formed near one end of a channel formed in the semiconductor substrate corresponding to the first electrode. And an inductor formed by each of the channel and the second electrode and a capacitor formed therebetween are distributed in an integer number, and the second electrode is used as a signal transmission path. 제11항에 있어서, 상기 제1 및 제2의 전극의 항상은 나선형상인 것을 특징으로 하는 LC소자.12. The LC element according to claim 11, wherein the first and second electrodes are always spiral. 제11항에 있어서, 상기 제1 및 제2의 전극의 형상은 사행형상인 것을 특징으로 하는 LC소자.The LC device according to claim 11, wherein the first and second electrodes are meandering. 제11항에 있어서, 상기 제1 및 제2의 전극의 형상은 곡선형상인 것을 특징으로 하는 LC소자.The LC device according to claim 11, wherein the first and second electrodes have a curved shape. 제11항에 있어서, 상기 제1 및 제2의 전극의 형상은 직선형상인 것을 특징으로 하는 LC소자.12. The LC device according to claim 11, wherein the first and second electrodes have a straight shape. 반도체기판의 한쪽면측에 절연층을 거쳐서 형성되고, 게이트로써 기능하는 소정의 형상의 제1의 전극, 상기 반도체기판의 다른쪽면측에 형성되고, 상기 제1의 전극과 대향하는 위치에 형성된 소정의 형상의 제2의 전극 및 상기 반도체기판내에 있어서, 상기 제1의 전극에 대응해서 형성되는 채널의 한쪽끝 부근에 형성되는 확산영역을 구비하고 상기 상기 제1의 전극에 대응해서 형성되는 채널과 상기 제2의 전극의 각각에 의해서 형성되는 인덕터와 이들 사이에 형성되는 캐패시터가 분포정수적으로 존재하고, 상기 제2의 전극을 신호전달로로써 사용하는 것을 특징으로 하는 LC소자.A first electrode having a predetermined shape formed on one side of the semiconductor substrate via an insulating layer and serving as a gate, and formed on the other side of the semiconductor substrate and formed at a position facing the first electrode; A channel formed in correspondence with the first electrode and having a diffusion region formed near one end of a channel formed in correspondence with the first electrode in the second electrode having the shape and the semiconductor substrate; And an inductor formed by each of the second electrodes and a capacitor formed therebetween are distributed in an integer number, and the second electrode is used as a signal transmission path. 제16항에 있어서, 상기 제1 및 제2의 전극의 형상은 나선형상인 것을 특징으로 하는 LC소자.17. The LC device according to claim 16, wherein the first and second electrodes have a spiral shape. 제16항에 있어서, 상기 제1 및 제2의 전극의 형상은 사행형상인 것을 특징으로 하는 LC소자.17. The LC device according to claim 16, wherein the first and second electrodes are meandering. 제16항에 있어서, 상기 제1 및 제2의 전극의 형상은 곡선형상인 것을 특징으로 하는 LC소자.The LC device according to claim 16, wherein the first and second electrodes have a curved shape. 제16항에 있어서, 상기 제1 및 제2의 전극의 항상은 직선형상인 것을 특징으로 하는 LC소자.17. The LC device according to claim 16, wherein the first and second electrodes are always linear. 제1항~제5항중 어느 한 항에 있어서, 상기 반도체기판 대신에 상기 제1 및 제2의 전극에 따라서 n영역 또는 p영역으로 이루어지는 반전층이 형성된 반도체기판을 사용하는 것을 특징으로 하는 LC소자.The LC device according to any one of claims 1 to 5, wherein a semiconductor substrate having an inversion layer composed of an n region or a p region is formed in accordance with the first and second electrodes instead of the semiconductor substrate. . 제6항~제1O항중 어느 한 항에 있어서, 상기 반도체기판 대신에 상기 제1의 전극이 인접하는 도체부분의 사이 및 제2의 전극이 인접하는 도체부분 사이에 n영역 또는 p영역으로 이루어지는 반전층 형성된 반도체기판을 사용하는 것을 특징으로 하는 LC소자.The inversion of any one of Claims 6-10 which consists of n area | regions or p area | regions between the conductor parts which the said 1st electrode adjoins, and between the conductor parts which the 2nd electrode adjoins, instead of the said semiconductor substrate. An LC device comprising a layered semiconductor substrate. 11항~제15항중 어느 한 항에 있어서, 상기 반도체기판 대신에 상기 제1 및 제2의 전극에 따라서 n영역 또는 p영역으로 이루어지는 반전층이 형성된 반도체기판을 사용하는 것을 특징으로 하는 LC소자.The LC device according to any one of claims 11 to 15, wherein a semiconductor substrate having an inversion layer composed of n regions or p regions is formed in accordance with the first and second electrodes instead of the semiconductor substrate. 제16항~제2O항중 어느 한 항에 있어서, 상기 반도체기판 대신에 상기 제1의 전극이 인접하는 도체부분의 사이 및 제2의 전극이 인접하는 도체부분 사이에 n영역 또는 p영역으로 이루어지는 반전층 형성된 반도체기판을 사용하는 것을 특징으로 하는 LC소자.The inversion according to any one of claims 16 to 20, wherein in place of the semiconductor substrate, n or p regions are formed between conductor portions adjacent to the first electrode and conductor portions adjacent to the second electrode. An LC device comprising a layered semiconductor substrate. 제1항~제1O항 중 어느 한 항에 있어서, 상기 제1 및 제2의 확산영역에 전기적으로 접속된 제1 및 제2의 입출력전극 및 상기 제2의 전극의 한쪽끝 부근에 전기적으로 접속된 접지전극을 갖고, 상기 제1 및 제2의 입출력 전극중 어느 한쪽에 신호를 입력하고, 다른쪽에 신호를 출력함과 동시에 상기 접지전극을 고정전위의 전원에 접속 또는 접지하는 것을 특징으로 하는 LC소자.The electronic device according to any one of claims 1 to 10, wherein the first and second input / output electrodes electrically connected to the first and second diffusion regions and one end of the second electrode are electrically connected. LC having a grounded electrode, wherein the signal is input to either one of the first and second input / output electrodes, the signal is output to the other, and the ground electrode is connected or grounded to a power source having a fixed potential. device. 제21항에 있어서, 상기 제1 및 제2의 확산영역에 전기적으로 접속된 제1 및 제2의 입출력전극 및 상기 제2의 전극의 한쪽끝 부근에 전기적으로 접속된 접지전극을 갖고, 상기 제1 및 제2의 입출력전극중 어느 한쪽에서 신호를 입력하고, 다른 쪽에서 신호를 출력함과 동시에 상기 접지전극을 고정전위의 전원에 접속 또는 접지하는 것을 특징으로 하는 LC소자.22. The device of claim 21, further comprising first and second input / output electrodes electrically connected to the first and second diffusion regions, and a ground electrode electrically connected to one end of the second electrode. And a signal is input from either one of the first and second input / output electrodes, the signal is output from the other, and the ground electrode is connected or grounded to a power source having a fixed potential. 제22항에 있어서, 상기 제1 및 제2의 확산영역에 전기적으로 접속된 제1 및 제2의 입출력전극 및 상기 제2의 전극의 한쪽끝 부근에 전기적으로 접속된 접지전극을 갖고, 상기 제1 및 제2의 입출력전극중 어느 한쪽에서 신호를 입력하고, 다른 쪽에서 신호를 출력함과 동시에 상기 접지전극을 고정전위의 전원에 접속 또는 접지하는 것을 특징으로 하는 LC소자.23. The device of claim 22, further comprising: first and second input / output electrodes electrically connected to the first and second diffusion regions, and a ground electrode electrically connected to one end of the second electrode. And a signal is input from either one of the first and second input / output electrodes, the signal is output from the other, and the ground electrode is connected or grounded to a power source having a fixed potential. 11항~2O항 중 어느 한 항에 있어서, 상기 제2의 전극의 한쪽끝 및 다른쪽끝에 전기적으로 접속된 제1 및 제2의 입출력전극 및 상기 제1의 전극 또는 상기 제1의 전극을 분할한 전극부에 대응해서 형성되는 채널의 한쪽끝 부근에 형성된 상기 확산영역에 전기적으로 접속된 접지전극을 갖고, 상기 제1 및 제2의 입출력전극중 어느 한쪽에서 신호를 입력하고, 다른 한쪽에서 신호를 출력함과 동시에 상기 접지전극을 고정전위의 전원에 접속 또는 접지하는 것을 특징으로 하는 LC소자.The first and second input and output electrodes electrically connected to one end and the other end of the second electrode, and the first electrode or the first electrode are divided according to any one of claims 11 to 20. A ground electrode electrically connected to said diffusion region formed near one end of a channel formed corresponding to one electrode portion, and inputs a signal at either one of said first and second input / output electrodes, and at the other LC output, characterized in that for connecting or grounding the ground electrode to a power supply of a fixed potential at the same time. 제23항에 있어서, 상기 제2의전극의 한쪽끝 및 다른쪽끝에 전기적으로 접속된 제1 및 제2의 입출력전극 및 상기 제1의 전극 또는 상기 제1의 전극을 분할한 전극부에 대응해서 형성되는 채널의 한쪽끝 부근에 형성된 상기 확산영역에 전기적으로 접속된 접지전극을 갖고, 상기 제1 및 제2의 입출력전극중 어느 한쪽에서 신호를 입력하고, 다른 한쪽에서 신호를 출력함과 동시에 상기 접지전극을 고정전위의 전원에 접속 또는 접지하는 것을 특징으로 하는 LC소자.24. The first and second input and output electrodes electrically connected to one end and the other end of the second electrode, and the electrode portion dividing the first electrode or the first electrode. A ground electrode electrically connected to the diffusion region formed near one end of the channel to be formed, and inputs a signal from one of the first and second input / output electrodes, and outputs a signal from the other An LC element characterized by connecting or grounding the ground electrode to a power source having a fixed potential. 제24항에 있어서, 상기 제2의 전극의 한쪽끝 및 다른쪽끝에 전기적으로 접속된 제1 및 제2의 입출력전극 및 상기 제1의 전극 또는 상기 제1의 전극을 분할한 전극부에 대응해서 형성되는 채널의 한쪽끝 부근에 형성된 상기 확산영역에 전기적으로 접속된 접지전극을 갖고, 상기 제1 및 제2의 입출력전극중 어느 한쪽에서 신호를 입력하고, 다른쪽에서 신호를 출력함과 동시에 상기 접지전극을 고정전위의 전원에 접속 또는 접지하는 것을 특징으로 하는 LC소자.25. The method according to claim 24, wherein the first and second input / output electrodes electrically connected to one end and the other end of the second electrode, and the electrode portion obtained by dividing the first electrode or the first electrode. A ground electrode electrically connected to the diffusion region formed near one end of the channel to be formed, and inputs a signal from either one of the first and second input / output electrodes, outputs a signal from the other side, and simultaneously An LC element, characterized in that the electrode is connected or grounded to a power source with a fixed potential. 제1항~제1O항 중 어느 한 항에 있어서, 상기 제1 및 제2의 확산영역에 전기적으로 접속된 제1 및 제2의 입출력전극 및 상기 제2의 전극의 한쪽끝 및 다른쪽끝에 전기적으로 접속된 제3 및 제4의 입출력전극을 갖고, 상기 제1의 전극에 대응해서 형성되는 채널과 상기 제2의 전극의 양쪽을 신호전달로로하는 공통모드항의 소자로써 사용되는 것을 특징으로 하는 LC소자.The electronic device according to any one of claims 1 to 10, wherein the first and second input / output electrodes electrically connected to the first and second diffusion regions, and one end and the other end of the second electrode are electrically connected. And third and fourth input / output electrodes connected to each other, and are used as elements of a common mode terminology, wherein both the channel formed corresponding to the first electrode and the second electrode are used as signal transmission paths. LC element. 제21항에 있어서, 상기 제1 및 제2의 확산영역에 전기적으로 접속된 제1 및 제2의 입출력전극 및 상기 제2의 전극의 한쪽끝 부근에 전기적으로 접속된 제3 및 제4의 입출력전극을 갖고, 상기 제1의 전극에 대응해서 형성되는 채널과 상기 제2의 전극의 양쪽을 신호절달로로 하는 공통모드형의 소자로써 사용되는 것을 특징으로하는 LC소자.22. The device of claim 21, wherein the first and second input / output electrodes electrically connected to the first and second diffusion regions, and the third and fourth input / output electrically connected to one end of the second electrode. An LC element having an electrode and used as a common mode element having both a channel formed corresponding to the first electrode and the second electrode as signal transmission. 제22항에 있어서, 상기 제1 및 제2의 확산영역에 전기적으로 접속된 제1 및 제2의 입출력전극 및 상기 제2의 전극의 한쪽끝 및 다른쪽끝에 전기적으로 접속된 제3 및 제4의 입출력 전극을 갖고, 상기 제1의 전극에 대응해서 형성되는 채널과 상기 제2의 전극의 양쪽을 신호전달로로 하는 공통모드형의 소자로써 사용되는 것을 특징으로 하는 LC소자.23. The device of claim 22, wherein the first and second input / output electrodes electrically connected to the first and second diffusion regions, and the third and fourth electrically connected to one end and the other end of the second electrode. And an input / output electrode of which is used as a common mode element in which both a channel formed corresponding to the first electrode and the second electrode serve as signal transmission. 제1항~1O항 중 어느 한 항에 있어서, 상기 채널만을 신호전달로로써 사용하고, 상기 제2의 전극을 다수로 분할하고, 분할된 다수의 전극부의 각각을 서로 전기적으로 접속하는 것을 특징으로 하는 LC소자.The method according to any one of claims 1 to 10, wherein only the channel is used as a signal transmission path, the second electrode is divided into a plurality, and each of the divided plurality of electrode portions is electrically connected to each other. LC element. 제25항에 있어서, 상기 채널만을 신호전달로로써 사용하고, 상기 제2의 전극을 다수로 분할하고, 분할된 다수의 전극부의 각각을 서로 전기적으로 접속하는 것을 특징으로 하는 LC소자.27. The LC device according to claim 25, wherein only the channel is used as a signal transmission path, the second electrode is divided into a plurality, and each of the divided plurality of electrode portions is electrically connected to each other. 제11항~2O항 중 어느 한 항에 있어서, 상기 제1의 전극을 다수로 분할하고, 분할된 다수의 전극부의 각각에 대응해서 형성되는 다수의 채널의 각각의 한쪽끝 부근에 확산영역을 마련하고, 이들 다수의 확산영역을 전기적으로 접속하는 것을 특징으로 하는 LC소자.The said 1st electrode is divided into many, and the diffusion area is provided in the vicinity of one end of each of the several channel formed corresponding to each of the divided several electrode part. And a plurality of diffusion regions are electrically connected to each other. 제28항에 있어서, 상기 제1의 전극을 다수로 분할하고, 분할된 다수의 전극부의 각각에 대응해서 형성되는 다수의 채널의 각각의 한쪽끝 부근에 확산영역을 마련하고, 이들 다수의 확산영역을 전기적으로 접속하는 것을 특징으로 하는 LC소자.29. The apparatus of claim 28, wherein the first electrode is divided into a plurality of diffusion regions, and diffusion regions are provided near one end of each of the plurality of channels formed corresponding to each of the divided plurality of electrode portions. LC element, characterized in that for electrically connecting. 제1항~20항 중 어느 한 항에 있어서, 상기 제1의 전극에 대해서 인가하는 게이트 전압을 가변으로 설정하는 것에 의해 적어도 상기 채널의 저항값을 가변으로 제어하는 것을 특징으로 하는 LC소자.The LC element according to any one of claims 1 to 20, wherein the resistance value of the channel is variably controlled by setting the gate voltage applied to the first electrode to be variable. 제25항에 있어서, 상기 제1의 전극에 대해서 인가하는 게이트 전압을 가변으로 설정하는 것에 의해 적어도 상기 채널의 저항값을 가변으로 제어하는 것을 특징으로 하는 LC소자.The LC device according to claim 25, wherein the resistance value of the channel is variably controlled by setting the gate voltage applied to the first electrode to be variable. 제28항에 있어서, 상기 제1의 전극에 대해서 인가하는 게이트 전압을 가변으로 설정하는 것에 의해 적어도 상기 채널의 저항값을 가변으로 제어하는 것을 특징으로 하는 LC소자.The LC device according to claim 28, wherein the resistance value of the channel is variably controlled by setting the gate voltage applied to the first electrode to be variable. 제31항에 있어서, 상기 제1의 전극에 대해서 인가하는 게이트 전압을 가변으로 설정하는 것에 의해 적어도 상기 채널의 저항값을 가변으로 제어하는 것을 특징으로 하는 LC소자.32. The LC device according to claim 31, wherein the resistance value of the channel is variably controlled by setting the gate voltage applied to the first electrode to be variable. 제1항~제2O항중 어느 한 항에 있어서, 상기 반도체기판표면 부근으로써 상기 제1의 전극에 대응하는 위치에 미리 캐리어를 주입하는 것을 특징으로 하는 LC소자.The LC device according to any one of claims 1 to 20, wherein a carrier is previously injected into a position corresponding to the first electrode near the surface of the semiconductor substrate. 제25항에 있어서, 상기 반도체기판표면 부근으로써 상기 제1의 전극에 대응하는 위치에 미리 캐리어를 주입하는 것을 특징으로 하는 LC소자.27. The LC device according to claim 25, wherein carriers are previously injected into positions corresponding to the first electrodes near the surface of the semiconductor substrate. 제28항에 있어서, 상기 반도체기판표면 부근으로써 상기 제1의 전극에 대응하는 위치에 미리 캐리어를 주입하는 것을 특징으로 하는 LC소자.29. The LC device according to claim 28, wherein the carrier is injected in advance in a position corresponding to the first electrode near the surface of the semiconductor substrate. 제31항에 있어서, 상기 반도체기판표면 부근으로써 상기 제1의 전극에 대응하는 위치에 미리 캐리어를 주입하는 것을 특징으로 하는 LC소자.32. An LC element as claimed in claim 31, wherein carriers are pre-injected at positions corresponding to the first electrodes near the surface of the semiconductor substrate. 제1항~제2O항중 어느 한 항에 있어서, 상기 제1의 전극에 대해서 상기 제2의 전극의 길이를 길게 또는 짧게 설정하는 것에 의해 상기 채널과 상기 제2의 전극을 부분적으로 대응시키는 것을 특징으로 하는 LC소자.The method according to any one of claims 1 to 20, wherein the channel and the second electrode are partially corresponded by setting the length of the second electrode to be long or short with respect to the first electrode. LC element. 제25항에 있어서, 상기 제1의 전극에 대해서 상기 제2의 전극의 길이를 길게 또는 짧게 설정하는 것에 의해 상기 채널과 상기 제2의 전극을 부분적으로 대응시키는 것을 특징으로 하는 LC소자.27. The LC device according to claim 25, wherein the channel and the second electrode are partially corresponded by setting the length of the second electrode to be long or short with respect to the first electrode. 제28항에 있어서, 상기 제1의 전극에 대해서 상기 제2의 전극의 길이를 길게 또는 짧게 설정하는 것에 의해 상기 채널과 상기 제2의 전극을 부분적으로 대응시키는 것을 특징으로 하는 LC소자.29. The LC device according to claim 28, wherein the channel and the second electrode are partially corresponded by setting the length of the second electrode to be long or short with respect to the first electrode. 제31항에 있어서, 상기 제1의 전극에 대해서 상기 제2의 전극의 길이를 길게 또는 짧게 설정하는 것에 의해 상기 채널과 상기 제2의 전극을 부분적으로 대응시키는 것을 특징으로 하는 LC소자.32. The LC device according to claim 31, wherein the channel and the second electrode are partially corresponded by setting the length of the second electrode to be long or short with respect to the first electrode. 제1항~제2O항중 어느 한 항에 있어서, 상기 신호전달로의 출력측에 버퍼를 접속한 것을 특징으로 하는 LC소자.The LC element according to any one of claims 1 to 20, wherein a buffer is connected to an output side of the signal transmission path. 제25항에 있어서, 상기 신호전달로의 출력측에 버퍼를 접속한 것을 특징으로 하는 LC소자.The LC element according to claim 25, wherein a buffer is connected to an output side of the signal transmission path. 제28항에 있어서, 상기 신호전달로의 출력측에 버퍼를 접뚝한 것을 특징으로 하는 LC소자.29. The LC device according to claim 28, wherein a buffer is placed on the output side of the signal transmission path. 제31항에 있어서, 상기 신호전달토의 출력측에 버퍼를 접속한 것을 특징으토 하는 LC소자.32. The LC element according to claim 31, wherein a buffer is connected to an output side of the signal transmission soil. 제1항~제2O항중 어느 한 항에 있어서, 적어도 상기 제1의 전극에 과전압을 동작전원라인측 또는 접지측에 바이패스시키는 보호회로를 마련하는 것을 특징으로 히는 LC소자.The LC device according to any one of claims 1 to 20, wherein at least said first electrode is provided with a protection circuit for bypassing an overvoltage to an operation power supply line side or a ground side. 제25항에 있어서, 적어도 상기 제1의 전극에 과전압을 동작전원라인측 또는 접지측에 바이패스시키는 보호회로를 마련하는 것을 특징으로 하는 LC소자.The LC device according to claim 25, wherein at least said first electrode is provided with a protection circuit for bypassing an overvoltage to an operation power supply line side or a ground side. 제28항에 있어서, 적어도 상기 제1의 전극에 과전압을 동작전원라인측 또는 접지측에 바이패스시키는 보호회로를 마련하는 것을 특징으로 하는 LC소자.29. The LC element according to claim 28, wherein at least said first electrode is provided with a protection circuit for bypassing an overvoltage to an operation power supply line side or a ground side. 제31항에 있어서, 적어도 상기 제1의 전극에 과전압을 동작전원라인측 또는 접지측에 바이패스시키는 보호회로를 마련하는 것을 특징으로 하는 LC소자.32. The LC element according to claim 31, wherein at least said first electrode is provided with a protection circuit for bypassing an overvoltage to an operation power supply line side or a ground side. 제1항~제2O항중 어느 한항에 있어서, 전표면에 절연막을 형성하고, 이 절연막의 일부를 에칭 또는 레이저 광조사에 의해 제거해서 구멍을 뚫고, 그 구멍을 땜납으로 표면이 솟아오를 정도로 봉하는 것에 의해 단자부착을 실행하는 것을 특징으로 하는 LC소자.The film according to any one of claims 1 to 20, wherein an insulating film is formed on the entire surface, a portion of the insulating film is removed by etching or laser light irradiation, and the hole is drilled, and the hole is sealed so that the surface rises with solder. LC element characterized in that the terminal is attached. 제25항에 있어서, 전표면에 절연막을 형성하고, 이 절연막의 일부를 에칭 또는 레이저광조사에 의해 제거해서 구멍을 뚫고, 그 구멍을 땜납으로 표면이 솟아 오를 정도로 봉하는 것에 의해 단자부착을 실행하는 것을 특징으로 하는 LC소자.A terminal is formed by forming an insulating film on the entire surface, removing a portion of the insulating film by etching or laser light irradiation to drill a hole, and sealing the hole so that the surface rises with solder. LC element, characterized in that. 제28항에 있어서, 전표면에 절연막을 형성하고, 이 절연막의 일부를 에칭 또는 레이저광조사에 의해 제거해서 구멍을 뚫고, 그 구멍을 땜납으로 표면이 솟아 오를 정도로 봉하는 것에 의해 단자부착을 실행하는 것을 특징으로하는 LC소자.A terminal is formed by forming an insulating film on the entire surface, removing a portion of the insulating film by etching or laser light irradiation to drill a hole, and sealing the hole so that the surface rises with solder. LC element, characterized in that. 제31항에 있어서, 전표면에 절연막을 형성하고, 이 절연막의 일부를 에칭 또는 레이저광조사에 의해 제거해서 구멍을 뚫고, 그 구멍을 땜납으로 표면이 솟아 오를 정도로 봉하는 것에 의해 단자부착을 실행하는 것을 특징으로 하는 LC소자.The terminal is formed by forming an insulating film on the entire surface, removing a portion of the insulating film by etching or laser light irradiation to drill a hole, and sealing the hole so that the surface rises with solder. LC element, characterized in that. 제1항~제20항중 어느 한 항의 LC소자를 기판의 일부로써 형성하고, 상기 제1의 전극에 대응해서 형성된 채널 및 상기 제2의 전극중 적어도 한쪽을 신호라인 또는 전원라인에 삽입해서 일체성형한 것을 특징으로 하는 반도체장치.21. An LC element according to any one of claims 1 to 20 is formed as a part of a substrate, and at least one of the channel and the second electrode formed corresponding to the first electrode is inserted into a signal line or a power line to form an integrated body. A semiconductor device comprising one. 제25항의 LC소자를 기판의 일부로써 형성하고 상기 제1의 전극에 대응해서 형성된 채널 및 상기 제2의 전극중 적어도 한쪽을 신호라인 또는 전원라인에 삽입해서 일체성형한 것을 특징으로 하는 반도체장치.A semiconductor device comprising the LC element of claim 25 formed as a part of a substrate and integrally formed by inserting at least one of a channel and a second electrode formed corresponding to the first electrode into a signal line or a power line. 제28항의 LC소자를 기판의 일부로써 형성하고, 상기 제1의 전극에 대응해서 형성된 채널 및 상기 제2의 전극중 적어도 한쪽을 신호라인 또는 전원라인에 삽입해서 일체성형한 것을 특징으로 하는 반도체장치.The semiconductor device according to claim 28, wherein the LC element is formed as a part of a substrate, and at least one of the channel and the second electrode formed corresponding to the first electrode is inserted into a signal line or a power line to be integrally formed. . 제31항의 LC소자를 기판의 일부로써 형성하고, 상기 제1의 전극에 대응해서 형성된 채널 및 상기 제2의 전극중 적어도 한쪽을 신호라인 또는 전원라인에 삽입해서 일체성형한 것을 특징으로 하는 반도체장치.A semiconductor device comprising the LC element of claim 31 formed as part of a substrate, and integrally formed by inserting at least one of a channel and a second electrode formed corresponding to the first electrode into a signal line or a power line. . 반도체기판에 부분적으로 불순물을 주입하는 것에 의해 제1 및 제2의 확산영역을 형성하는 제1의 공정, 상기 반도체기판상의 전면에 또는 부분적으로 절연층을 형성함과 동시에 상기 제1 및 제2의 확산영역을 연결하도록 나선형상의 제1의 전극을 이 제1의 전극에 따른 거의 평행하고 인접한 위치에 나선형상의 제2의 전극을 각각 형성하는 제2의 공정 및 상기 제1 및 제2의 확산영역과 상기 제1 및 제2의 전극의 각각에 전기적으로 접속되는 배선층을 형성하는 제3의 공정을 포함하는 것을 특징으로 하는 LC소자의 제조방법.A first step of forming first and second diffusion regions by partially injecting impurities into a semiconductor substrate, and forming an insulating layer on the entire surface or partially on the semiconductor substrate and simultaneously forming the first and second diffusion regions. A second process of forming a helical first electrode in a substantially parallel and adjacent position along the first electrode so as to connect the diffusion regions, respectively; and the first and second diffusion regions; And a third step of forming a wiring layer electrically connected to each of said first and second electrodes. 반도체기판에 부분적으로 불순물을 주입하는 것에 의해 제1 및 제2의 확산영역을 형성하는 제1의 공정, 상기 반도체기판상의 전면에 또는 부분적으로 절연층을 형성함과 동시에 상기 제1 및 제2의 확산영역을 연결하도록 나선형상의 제1의 전극을 이 제1의 전극에 따른 거의 평행하고 인접한 위치에 나선형상의 제2의 전극을 각각 형성하는 제2의 공정 및 상기 제1 및 제2의 확산영역과 상기 제1 및 제2의 전극의 각각에 전기적으로 접속되는 배선층을 형성하는 제3의 공정을 포함하는 것을 특징으로 하는 LC소자의 제조방법.A first step of forming first and second diffusion regions by partially injecting impurities into a semiconductor substrate, and forming an insulating layer on the entire surface or partially on the semiconductor substrate and simultaneously forming the first and second diffusion regions. A second process of forming a helical first electrode in a substantially parallel and adjacent position along the first electrode so as to connect the diffusion regions, respectively; and the first and second diffusion regions; And a third step of forming a wiring layer electrically connected to each of said first and second electrodes. 반도체기판에 부분적으로 불순물을 주입하는 것에 의해 제1 및 제2의 확산영역을 형성하는 제1의 공정, 상기 반도체기판상의 전면에 또는 부분적으로 절연층을 형성함과 동시에 상기 제1 및 제2의 확산영역을 연결하도록 사행형상의 제1의 전극을 이 제1의 전극에 따른 거의 평행하고 인접한 위치에 나선형상의 제2의 전극을 각각 형성하는 제2의 공정 및 상기 제1 및 제2의 확산영역과 상기 제1 및 제2의 전극의 각각에 전기적으로 접속되는 배선층을 형성하는 제3의 공정을 포함하는 것을 특징으로 하는 LC소자의 제조방법.A first step of forming first and second diffusion regions by partially injecting impurities into a semiconductor substrate, and forming an insulating layer on the entire surface or partially on the semiconductor substrate and simultaneously forming the first and second diffusion regions. A second process of forming a spiral first electrode in a substantially parallel and adjacent position along the first electrode to connect the diffusion regions, respectively; and the first and second diffusion regions And a third step of forming a wiring layer electrically connected to each of the first and second electrodes. 반도체기판에 부분적으로 불순물을 주입하는 것에 의해 제1 및 제2의 확산영역을 형성하는 제1의 공정, 상기 반도체기판상의 전면에 또는 부분적으로 절연층을 형성함과 동시에 상기 제1 및 제2의 확산영역을 연결하도록 나선형상의 제1의 전극을 이 제1의 전극에 따른 거의 평행하고 인접한 위치에 사행형상의 제2의 전극을 각각 형성하는 제2의 공정 및 상기 제1 및 제2의 확산영역과 상기 제1 및 제2의 전극의 각각에 건기적으로 접속되는 배선층을 형성하는 제3의 공정을 포함하는 것을 특징으로 하는 LC소자의 제조방법.A first step of forming first and second diffusion regions by partially injecting impurities into a semiconductor substrate, and forming an insulating layer on the entire surface or partially on the semiconductor substrate and simultaneously forming the first and second diffusion regions. A second process of forming a spiral first electrode and a meandering second electrode in a substantially parallel and adjacent position along the first electrode so as to connect the diffusion regions, and the first and second diffusion regions And a third step of forming a wiring layer connected to each of said first and second electrodes on a dry basis. ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.
KR1019940029043A 1993-11-10 1994-11-07 LC device, semiconductor device and manufacturing method of LC device KR100334004B1 (en)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP93-305954 1993-11-10
JP30595493A JP3390065B2 (en) 1993-11-10 1993-11-10 LC element, semiconductor device, and method of manufacturing LC element
JP32314993A JP3390070B2 (en) 1993-11-29 1993-11-29 LC element, semiconductor device, and method of manufacturing LC element
JP93-323149 1993-11-29
JP35381093A JP3497221B2 (en) 1993-12-28 1993-12-28 LC element, semiconductor device and method of manufacturing LC element
JP93-353810 1993-12-28

Publications (2)

Publication Number Publication Date
KR950015758A true KR950015758A (en) 1995-06-17
KR100334004B1 KR100334004B1 (en) 2002-11-11

Family

ID=27338801

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940029043A KR100334004B1 (en) 1993-11-10 1994-11-07 LC device, semiconductor device and manufacturing method of LC device

Country Status (2)

Country Link
KR (1) KR100334004B1 (en)
DE (1) DE69425474T2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101674909B1 (en) * 2015-08-26 2016-11-10 동국대학교 산학협력단 Method for common centroid layout, digital-analog converter and analog-digital converter using common centroid layout

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101674909B1 (en) * 2015-08-26 2016-11-10 동국대학교 산학협력단 Method for common centroid layout, digital-analog converter and analog-digital converter using common centroid layout

Also Published As

Publication number Publication date
KR100334004B1 (en) 2002-11-11
DE69425474T2 (en) 2001-04-19
DE69425474D1 (en) 2000-09-14

Similar Documents

Publication Publication Date Title
US5497028A (en) LC element and semiconductor device having a signal transmission line and LC element manufacturing method
JP4262545B2 (en) Cascode connection circuit and integrated circuit thereof
US5606197A (en) High capacitance capacitor in an integrated function block or an integrated circuit
KR100299714B1 (en) LC device, semiconductor device and manufacturing method of LC device
KR950021507A (en) LC device, semiconductor device and manufacturing method of LC device
KR950015422A (en) Inductance Variable Device
KR950015834A (en) LC device, semiconductor device and LC device manufacturing method
KR20090064747A (en) Multi-finger Type Semiconductor Device
KR100211030B1 (en) Insulator device with built-in MOS transistor using multilayer metallization technology
US20020113287A1 (en) Semiconductor integrated circuit device with capacitor formed under bonding pad
DE69121254T2 (en) Active bridging to prevent high frequency supply fluctuations in integrated circuits
KR20010040904A (en) Integrated circuit with capacitative elements
US5869852A (en) Semiconductor integrated circuit and semiconductor integrated circuit having layout designed by cell base system
KR950015758A (en) LC device, semiconductor device and LC device manufacturing method
US20010045873A1 (en) Noise reduction circuit and semiconductor device including the same
KR20050103195A (en) Organic field effect transistor and integrated circuit
JP3390065B2 (en) LC element, semiconductor device, and method of manufacturing LC element
JP3419525B2 (en) LC element and semiconductor device
JP3497221B2 (en) LC element, semiconductor device and method of manufacturing LC element
JP3597879B2 (en) LC element, semiconductor device
JP3474636B2 (en) LC element, semiconductor device, and method of manufacturing LC element
WO2000035004A1 (en) Integrated circuit
JP3390070B2 (en) LC element, semiconductor device, and method of manufacturing LC element
JP2527178B2 (en) Filter circuit for integrated device
JP3482008B2 (en) Inductor element and semiconductor device

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19941107

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19991005

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19941107

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20010730

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20020312

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20020411

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20020411

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20050314

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20050314

Start annual number: 4

End annual number: 4

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20070310