[go: up one dir, main page]

KR950012667B1 - 787.5라인순차주사식으로프레임율이60hz인모니터디스플레이영상포멧을갖는에치디티브이수신장치 - Google Patents

787.5라인순차주사식으로프레임율이60hz인모니터디스플레이영상포멧을갖는에치디티브이수신장치 Download PDF

Info

Publication number
KR950012667B1
KR950012667B1 KR1019930015779A KR930015779A KR950012667B1 KR 950012667 B1 KR950012667 B1 KR 950012667B1 KR 1019930015779 A KR1019930015779 A KR 1019930015779A KR 930015779 A KR930015779 A KR 930015779A KR 950012667 B1 KR950012667 B1 KR 950012667B1
Authority
KR
South Korea
Prior art keywords
output
signal
divider
adder
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019930015779A
Other languages
English (en)
Inventor
이동호
Original Assignee
엘지전자주식회사
이헌조
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자주식회사, 이헌조 filed Critical 엘지전자주식회사
Priority to KR1019930015779A priority Critical patent/KR950012667B1/ko
Application granted granted Critical
Publication of KR950012667B1 publication Critical patent/KR950012667B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Television Systems (AREA)

Abstract

내용 없음.

Description

787.5라인 순차주사식으로 프레임율이 60Hz인 모니터 디스플레이 영상포맷을 갖는 에치디티브이(HDTV) 수신장치
제 1 도는 본 발명에 의한 HDTV 수신장치의 구성도.
제 2 도는 본 발명에 의한 각 스위칭부의 선택기준 표시도.
제 3(a) 도는 제 1 도의 스위칭 선택조절부의 세부 구성도.
제 3 (b) 도는 제 3(a) 도의 선택동작 제어기준 표시도.
제 4 (a) 도는 제 1 도의 디코딩부의 세부 구성도.
제 4 (b) 도는 디코딩 단위의 구조도.
제 5 도는 제 1 도의 순차주사식 변환부의 다른 실시예시도.
제 6 도는 제 5 도의 각부분의 신호 파형도.
제 7 도는 제 1 도의 순차주사식 변환부의 다른 실시예시도.
제 8 도는 제 7 도의 각부분의 신호 파형도.
제 9 도는 제 1 도의 수직 데시메이션부의 일실시예시도.
제 10 도는 제 9 도의 각 부분의 신호파형도.
제 11 도는 제 1 도의 수직 데시메이션부의 다른 실시예시도.
제 12 도는 제 11 도의 각부분의 신호 파형도.
제 13 도는 제 1 도의 수평 데시메이션부의 일실시예시도.
제 14 도는 제 13 도의 각 부분의 신호 파형도.
제 15 도는 제 1 도의 수평 데시메이션부의 다른 실시예시도.
제 16 도는 제 15 도의 각 부분의 신호 파형도.
제 17 도는 제 1 도의 프레임율 변환부의 세부 구성도.
제 18 도는 제 17 도의 각부분의 신호 파형도.
제 19 도는 제 1 도의 디스플레이 처리부의 세부 구성도.
* 도면의 주요부분에 대한 부호의 설명
1 : 신호입력단 2 : 디코딩부
3 : 순차주사식변환부 4, 7, 9 : 스위칭부
5 : 수직데시메이션부 6 : 수평데시메이션부
8 : 프레임율 변환부 10 : 디스플레이처리부
11 : 스위칭선택조절부 12 : 클락발생부
본 발명은 디지틀 HDTV(HIGH DEFINITION TELEVISON)의 수신장치에 관한 것으로, 특히 전송된 영상규격이 여러 포맷중의 하나이고, 디스플레이 포맷이 787.5라인 순차주사식으로 프레임율이 60Hz인 경우의 HDTV 수신장치에 관한 것이다.
미국의 HDTV의 규격은 영상포맷을 하나로 국한시키지 않고 다영한 영상을 인코딩 및 디코딩하는 것을 원칙으로하여 1050라인 비월주사식으로 프레임율이 60Hz, 1050라인 순차주사식으로 프레임율이 24Hz와 30Hz, 787.5라인 순차주사식으로 프레임율이 24Hz, 30Hz, 60Hz인 총 6가지 포맷이 가능한 것으로 알려지고 있다.
이때 프레임율이 24Hz와 30Hz인 것은 필름모드(film mode)를 고려한 것으로 영화필름을 전송하는 경우 순차주사식으로 프레임율을 24Hz와 30Hz로 전송하는 것이 여러면에서 효율적이기 때문이다.
이와 같이 전송될 수 있는 영상은 다양한 반면에 일반적으로 모니터에 디스플레이 하는 영상규격은 모니터의 특성에 맞도록 한가지로 국한될 것이다.
따라서 상기한 6가지 영상포맷중 어떠한 영상이 입력되더라도 이를 디코딩하여 디스플레이 포맷에 맞게 변환하여 모니터에 디스플레이하는 장치는 HDTV수신기에 필수적이다.
본 발명은 디스플레이 영상포맷이 787.5라인 순차주사식으로 프레임율이 60Hz로 고정된 경우 어떠한 영상포맷이 입력되더라도 이를 디코딩하여 모니터에 디스플레이할 수 있도록 하기 위한 HDTV 수신장치를 제공함에 그 목적이 있다.
상기 목적을 달성하기 위해 본 발명은 압축된 비트스트림을 영상신호로 복원하는 디코딩수단, 상기 디코딩수단으로부터 출력되는 영상신호가 비월주사식인 경우 순차주사식 포맷으로 변환하는 순차주사식 변환수단, 상기 디코딩수단과 순차주사식 변환수단으로부터 출력되는 영상신호 중 하나를 선택하는 제 1 스위칭수단, 상기 제 1 스위칭수단으로부터 출력되는 영상신호의 프레임당 라인수를 787.5라인으로 변환하는 수직 데시메이션수단, 상기 수직 데시메이션수단으로부터, 출력되는 신호의 라인당 화소수를 변환하는 수평 데시메이션수단, 상기 디코딩수단과 수평 데시메이션 수단으로부터 출력되는 영상신호 중 하나를 선택하는 제 2 스위칭수단, 상기 제 2 스위칭수단으로부터 출력되는 영상신호의 프레임율을 60Hz 변환하는 프레임을 변환수단, 상기 디코딩수단과 프레임율 변환수단으로부터 출력되는 영상신호중 하나를 선택하는 제 3 스위칭수단, 상기 제 3 스위칭수단으로부터 출력되는 영상신호를 디스플레이 할 수 있도록 변환하는 디스플레이 처리수단, 상기 입력되는 비트스트림으로부터 선택신호를 발생시켜 상기 제 1, 제 2, 및 제 3스위칭수단을 제어하는 스위칭 선택 조절수단, 및 상기 디코딩수단, 순차주사식 변화수단, 수직데시메이션수단, 수평데시메이션수단, 프레임을 변환수단, 및 디스플레이 처리수단 클럭을 공급하는 클럭발생수단으로 구성되는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 일실시예를 상세히 설명한다.
제 1 도는 본 발명에 의한 787.5라인 순차주사식으로 프레미율이 60Hz인 디스플레이 영상포맷을 갖는 HDTV 수신장치의 구성도로, 1은 신호입력단, 2는 디코딩부, 3은 순차주사식변환부, 4, 7, 9는 스위칭부, 5는 수직데시메이션(decimation)부, 6은 수평데시메이션부, 8은 플레임을 변환부, 10은 디스플레이 처리부, 11은 스위칭선택조절부, 12는 클락발생부를 각각 나타낸다.
본 발명에 의한 HDTV 수신장치는 제 1 도에 도시한 바와 같이 압축된 비트스트림이 입력단(1)을 통해 입력되면 디코딩하는 디코딩부(2)에 순차주사식 변환부(3)을 연결하고, 상기 디코딩부(2)와 순차주사식변환부(3)에 스위칭부(4)를 연결하고, 상기 스위칭부(4)에 수직데시메이션부(5)를 연결하고, 상기 수직데시메이션부(5)에 수평데시메이션부(6)를 연결하고, 상기 디코딩부(2)와 수평데시메이션부(6)에 스위칭부(7)를 연결하고, 상기 스위칭부(7)에 프레임을 변환부(8)를 연결하고, 상기 프레임을 변환부(8)와 디코딩부(2)에 스위칭부(9)를 연결하고, 상기 스위칭부(9)에 디스플레이 처리부(10)를 연결하고, 상기 압축된 비트스트림 입력단(1)과 스위칭부(4,7,9)에 스위칭선택 조절부(11)를 연결하고, 상기 디코딩부(2), 순차주사식변환부(3),수직데시메이션부(5), 수평데시메이션부(6), 프레임율 변환부(8), 및 디스플레이처리부(10)에 클락발생부(12)를 연결하여 구성한다.
상기 디코딩부(2)는 입력단(1)을 통해 입력되는 비트스트림을 영상신호로 복원해 주고, 상기 순차주사식변환부(3)는 영상신호가 1050라인 비월주사식인 경우 이를 프레임율이 30Hz인 순차주사식 포맷으로 변환해준다.
상기 스위칭부(4)는 상기 디코딩부(2)의 출력영상이 1050라인 비월주사식으로 프레임이 60Hz인 경우 상기 순차주사식 변환부(3)의 출력을 선택하고, 상기 디코딩부(2)의 출력영상이 1050라인 순차주사식으로 프레임율이 24Hz 및 30Hz이거나 787.5라인의 순차주사식으로 프레임율이 24Hz 및 30Hz인 경우 상기 디코딩부(2)의 출력을 선택한다.
상기 수직 데시메이션부(5)와 수평 데시메이션부(6)는 상기 스위칭부(4)로부터 출력되는 1050라인의 영상포맷을 787.5라인의 영상포맷으로 변환해 준다.
상기 스위칭부(7)는 상기 디코딩부(5)의 출력영상이 1050라인 비월주사식으로 프레임율이 60Hz인 경우이거나 24Hz 및 30Hz인 경우 상기 수평데시메이션부(6)의 출력을 선택하고, 상기 디코딩부(2)의 출력영상이 787.5라인 순차주사식으로 프레임율이 24Hz 및 30Hz인 경우 상기 디코딩부(2)의 출력영상의 프레임을 24Hz이거나 30Hz인 경우 이를 60Hz로 변환해 준다.
상기 스위칭부(9)는 상기 디코딩부(2)의 출력영상이 1050라인 비월주사식으로 프레임율이 60Hz인 경우이거나, 787.5라인 순차주사식으로 프레임율이 24Hz 및 30Hz인 경우이거나, 1050라인 순차주사식으로 프레임율이 24Hz 및 30Hz인 경우, 상기 프레임변환부(8)의 출력을 선택하고, 787.5라인 순차주사식으로 프레임율이 60Hz인 경우 상기 디코딩부(2)의 출력을 선택한다.
상기 디스플레이 처리부(10)는 787.5라인 순차주사식으로 프레임율이 60Hz인 영상 신호에 대해 색차신호를 보관하고 휘도나 색차신호를 R, G, B(Red, Green, Blue)색 신호로 변환하여 매터로 출력한다.
상기 스위칭선택 조절부(11)는 입력되는 압축된 비트스트림으로부터 제어신호를 발생시켜 상기 스위칭부(4, 7, 9)를 제어하고, 상기 클럭발생부(12)는 상기 디코딩부(2), 순차주사식 변환부(3), 수직데시메이션부(5), 수평데시메이션부(6), 프레임을 변환부(8), 및 디스플레이 처리부(10)에 클락 및 동기신호를 제공한다.
제 2 도는 본 발명에 의한 각 스위칭부(4,7,9)의 선택기준 표시도이다.
상기 각 스위칭부(4,7,9)가 입력영상포맷에 따라 어떻게 스위칭되는가는 제 2 도에 도시한 바와 같으며 상기 스위칭부(4,7,9)는 멀티플렉서로 구현할 수 있다.
제 3(a) 도는 제 1 도의 스위칭 선택조절부(11)의 세부 구성도이고, 제 3(b) 도는 제 3(a) 도의 선택동작제어기준 표시도로, 94는 입력영상 분류부를 나타낸다.
상기 스위칭선택 조절부(11)는 제 3(a) 도에 도시한 바와 같이 상기 입력단(1)으로부터 6개의 입력기능한 영상을 비월 및 순차주사식 포맷, 프레임당 1050라인 및 787.5라인, 및 프레임율이 60Hz 및 그 외로분류하여 각각 선택조절신호(S0,S1,S2)로 만드는 입력영상분류부(94)로 구성된다.
즉, 상기 스위칭부(4)의 선택조절신호(S0)는 영상이 순차주사식인가, 비월주사식인가를 나타내며, 상기 스위칭부(7)의 선택 조절신호(S1)는 프레임당 라인이 1050라인인가 787.5라인 인가를 나타내며, 상기 스위칭부(9)의 선택조절신호(S2)는 프레임율이 60Hz인가 아닌가를 나타낸다.
제 4(a) 도는 제 1 도의 디코딩부(2)의 세부구성도이고, 제 4(b) 도는 디코딩단위의 구조도로, 13은 입력단, 14는 VLD(Vainable Length Decoder) 및 디멀티플렉싱부, 15는 역양자화부, 16도 IDCT, 17도 기상부, 18은 슬라스버퍼, 19는 프레임메모리, 20은 움직임 보상부를 각각 나타낸다.
상기 디코딩부(2)는 제 4(a) 도에 도시한 바와 같이 VLD 및 디멀티플렉싱부(14)에 역양자화부(15)를 연결하고, 상기 역양자화부(15)에 IDCT(Inverse Discrete Cosine Transform)(16)를 연결하고, 상기 IDCT(16)에 가산부(17)를 연결하고, 상기 가산부(19)에 프레임메모리(19)와 슬라이스 버퍼(18)를 연결하고, 상기 프레임 메모리(19)와 VLD 및 디멀티플렉싱부(14)에 움직임 보상부(20)를 연결하여 구성한다.
상기 입력단(13)으로부터 들어오는 압축된 비트스트림은 먼저 VLD 및 디멀티플렉싱부(14)에서 의미있는 신호로 변환되고, 상기 VLD 및 디멀티플렉싱부(14)로부터 출력되는 움직임 정보로 상기 움직임 보상부(20)에서 보상하여 상기 프레임메모리(19)로 출력된다.
상기 VLD 및 디멀티플렉싱부(14)의 출력신호는 상기 영양자화부(15)와 IDCT(16)를 통해 처리되고 상기 프레임메모리(19)에서 출력되는 움직임이 보상된 신호와 상기 가상부(17)에서 더해져 블럭단위로 출력되고, 상기 출력된 블럭단위의 신호는 라인단위로 출력하기 위해 상기 슬라이스버퍼(18)에 저장된 후 라인단위로 상기 순차 주사식 변화부 및 스위칭부(4,7,9)로 출력된다.
이때 상기 VLD 및 디멀티플렉싱부(14)로부터 출력되는 매크로 블럭 타입의 신호와 움직임정보, 및 상기 IDCT(16)로부터 출력되고 신호는 상기 순차주사식 변화부(3)에서 사용할 경우를 대비해 상기 순차주사식 변화부(3)로 보내진다.
디코딩하는 신호는 제 4(b) 도에 도시한 바와 같이 프레임, 매트로블럭 및 슬라이스의 기본 단위로 나타낸다.
제 5 도는 제 1 도의 순차주사식 변환부(3)의 일실시예를 나타낸 세부 구성도, 제 6 도는 제 5 도의 각 부분의 신호파형도로, 21은 입력단, 22,23은 라인지연부, 24는 가산부, 25는 1/2분주기, 26은 멀티플렉서를 각각 나타낸다.
상기 순차주사식 변환부(3)의 일실시예는 제 5 도에 도시한 바와 같이 1050라인 비월 주사식 포맷으로 프레임율이 30Hz인 신호가 입력되는 입력단(21)에 라인지연부(22)를 연결하고, 상기 라인지연부(22)에 라인지연부(23)를 연결하고, 상기 입력단(21)과, 라인지연부(23)의 출력단에 출력신호를 가산하는 가산부(24)를 연결하고, 상기 가산부(24)에 1/2분주기(25)를 연결하고, 상기 1/2분주기(25)와 상기 라인지연부(22)의 출력단에 멀티플렉서(26)를 연결하여 구성하며 1050라인 비월주사식으로 프레임율이 60Hz인 영상을 1050라인 순차주사식으로 프레임율이 30Hz인 영상으로 변환한다.
즉, 상기 디코딩부(2)로부터 출력되는 프레임단위의 영상신호를 오드필드(Odd field)와 이븐필드(Even field)로 나누어 두필드중 한 필드만을 순차주사하여 변환한다.
상기 입력단(21)으로 들어오는 신호는 두필드이므로 한필드에 속하는 라인간의 평균을 구하기 위해 두개의 라인 지연부(22,23)를 사용하고, 상기 가산부(24)와 1/2분주기(25)를 이용해 평균을 구하여 상기 평균과 한필드에 속하는 라인을 상기 멀티플렉서(26)를 통해 선택하여 한프레임으로 변환하게 된다.
즉, 한필드에 속하는 신호의 라인평균에 의한 보간을 통해 변환하게 된다.
상기와 같이 구성되는 순차주사식 변환부(3)의 세부동작 과정을 나타내는 신호파형을 제 6 도에 도시한 바와 같다.
제 7 도는 제 1 도의 순차주사식 변환부(3)의 다른 실시예를 나타낸 세부 구성도, 제 8 도는 제 7 도의 각부분의 신호파형도로, 27은 입력단, 28,29는 라인지연부, 30은 가산부, 31은 1/2분주기, 32,33도 멀티플렉서, 34는 움직임부 및 정지부 판별부를 각각 나타낸다.
상기 순차주사식 변환부(3)의 다른 실시예는 제 7 도에 도시한 바와 같이 상기 디코딩부(2)로부터 신호가 입력되는 라인 지연부(28)에 라인 지연부(29)를 연결하고, 상기 라인지연부(29)와 1050라인 비월부자식 포맷으로 프레임율이 30Hz인 신호의 입력단(27)에 가산기(30)를 연결하고, 상기 가산기(30)에 1/2분주기(31)를 연결하고, 상기 라인 지연부(28)와, 1/2분주기(31)에 멀티플렉서(32)를 연결하고, 상기 멀티플렉서(32)와 라인지연부(28)에 멀티플렉서(33)를 연결하고, 상기 멀티플렉서(32)에 상기 디코딩부(2)로부터 메크로블럭 타입 등의 정보를 받는 움직임부 및 정지부 판별부(34)를 연결하여 구성한다.
상기 디코딩부(2)로부터 입력되는 1050라인 비월주사식 포맷으로 프레임율이 50Hz인 신호는 상기 라인지연부(28,29)를 통해 지연된 후 상기 가산기(30)를 통해 상기 지연된 신호와 더해지고 다시 상기 1/2분주기(31)에서 1/2분주되어 상기 멀티 플렉서(32)로 출력된다.
상기 멀티플렉서(32)는 상기 분주된 신호와 라인지연부(28)의 출력신호중 선택하여 상기 멀티플렉서(33)로 출력한다.
상기 움직임부 및 정지부 판별부(34)는 상기 디코딩부(2)로부터 매크로블럭 타입, 에러 및 움직임 정보등의 신호를 받아들여 정지부와 움직임부로 영역을 구분하여 정지부인 경우 다른 필드의 스캔닝된 라인으로 보간하고, 움직임부인 경우 라인간 평균값으로 보간하므로써 해상도를 높일 수 있도록 상기 멀티플렉서(32)의 선택을 제어한다.
즉, 상기 멀티플렉서(32)는 라인간 평균인 1/2분주기(31)의 출력과 다른 필드의 라인인 상기 라인지연부(28)의 출력중에서 상기 움직임부 및 정지부 판별부(34)의 출력신호에 따라 선택하며 상기 멀티플렉서(33)는 스캔닝된 라인과 보간된 라인을 라인당 바꾸어가면서 선택한다.
상기와 같이 구성되는 순차주사식 변환부(3)의 세부동작과정을 나타내는 신호파형은 제 8 도에 도시한 바와 같다.
제 9 도는 제 1 도의 수직데시메이션부(5)의 일실시예를 나타낸 세부 구성도, 제 10 도는 제 9 도의 각 부분의 신호파형도로, 35는 입력단, 36은 곱셈기, 37은 라인지연부, 38은 가산기, 39는 메모리, 40은 메모리 제어부, 41은 필터부를 각각 나타낸다.
상기 수직 데시메이션부(5)의 일실시예는 제 9 도에 도시한 바와 같이 얼라이징(Aliasing)을 없애주기 위한 필터부(41), 상기 필터부(41)의 출력을 출력 포맷으로 변환해주는 메모리(39), 및 상기 메모리(39)를 제어하는 메모리 제어부(40)로 구성된다.
상기 필터부(41)는 상기 스위칭부(4)로부터 입력되는 1050라인 순차주사식 포맷으로 프레임율이 30Hz인 영상신호를 다수의 라인지연부(37)를 통과시키고, 상기 영상신호와 라인지연부(37)를 통과한 각각의 신호를 각각 계수(K1,K2,···,Kn)를 갖는 곱셈기(36)를 통과시키고, 다시 상기 다수의 곱셈기(36)를 거친 신호를 다수의 가산기(38)를 통하여 가산하여 상기 메모리(39)로 출력하도록 구성된다.
이때 필터부(50)의 계수(K1,K2,···,Kn)가 2개인 경우 (K1,K2), 즉 한개의 라인지연부(37)를 이용하여 라인간 평균을 출력하게 되면 하드웨어 구현은 간단하지만 얼라이징이 발생할 수 있다.
상기 필터부(41)의 출력은 상기 메모리(39)를 통해 최종 원하는 라인수로 변환되는데 변환하는 라인의 비가 4 : 3이므로 상기 필터부(41)의 출력라인중 4라인단위로 1라인은 버리고 3라인만을 출력하게 된다.
즉, 4라인단위로 3라인만을 메모리(39)에 쓴후 읽으면 되는데 이러한 제어신호는 발생하는 메모리제어부(40)는 카운터와 논리회로로 간단하게 구현될 수 있다.
상기와 같이 구성되는 순차주사식 변환부(3)의 세부동작 과정을 나타내는 신호 파형을 제 10 도에 도시한 바와같다.
제 11 도는 제 1 도의 수직 데시메이션부(5)의 다른 실시예를 나타낸 세부구성도, 제 12 도는 제 11 도의 각 부분의 신호파형도로, 42는 입력단, 43은 분주기, 47,48,51,56,57로 가산기, 49,55는 감산기, 50,54는 멀티플렉서, 52는 메모리, 53은 메모리제어부를 각기 나타낸다.
상기 수직 데시메이션부(5)의 다른 실시예는 제 11 도에 도시한 바와 같이 영상신호 입력단(42)에 라인지연부(43)를 연결하고, 상기 라인지연부(43)의 출력단에 각각 1/16분주기(44), 1/4분주기(45)와 1/2분주기(46)를 연결하고, 상기 1/16분주기(44)와 1/4분주기(45)의 출력단에 가산기(47)를 연결하고, 상기 1/4분주기(45)와 1/2분주기(46)의 출력단에 가산기(48)를 연결하고, 상기 1/16분주기(44)와 가산기(48)의 출력단에 감산기(49)를 연결하고, 상기 라인지연부(43)와 가산기(47)와 감산기(49)의 출력단과 접지에 멀티플렉서(50)를 연결하고, 상기 영상신호 입력단(42)에 각각 1/16분주기(58), 1/4분주기(59), 및 1/2분주기(60)를 연결하고, 상기 1/16분주기(58)와 1/4분주기(59)의 출력단에 가산기(56)를 연결하고, 상기 1/4분주기(59)와 1/2분주기(60)에 가산기(57)를 연결하고, 상기 1/16분주기(58)와 가산기(57)의 출력단에 감산기(55)를 연결하고, 상기 감산기(55)와 가산기(56)의 출력단과 영상신호 입력단(42)과 접지에 멀티플렉서(54)를 연결하고, 상기 멀티플렉서(50,54)의 출력단에 가산기(51)를 연결하고, 상기 가산기(51)에 메모리(52)를 연결하고, 상기 메모리(52)에 메모리 제어부(53)를 연결하여 구성한다.
상기 수직 데시메이션부(5)는 가산기(47,48,51,56,57)와 멀티플렉서(50,54)를 사용하여 라인을 보간할때 주위 라인의 가중평균을 이용하였다.
즉 입력과 출력라인의 상대적인 위치에 가중치를 주어 평균을 구하는 것이다.
제 12 도를 참조하여 입력라인과 출력라인을 비교해 보면 첫번째 출력라인은 첫번째 입력라인과 위상이 같으므로 첫번째 입력라인으로 하고, 두번재 출력라인은 두번재 입력라인과 세번째 입력라인 사이에 있고 그 위상이 두번째 입력라인에 치중되어 있으므로 상기 두번째 입력라인에 가중치를 더 주어 평균된 라인을 두번째 출력라인으로한다.
즉, 상기 동작은 입력의 매 4라인 단위로 반복하게 되고 매 4라인마다 출력은 3라인이 하게된다. 2의 지수로 나누는 것은 추가의 하드웨어가 필요 없으므로 2의 지수로 나누는 출력의 합을 이용하면 가중치를 곱하는 값을 구할 수 있다.
즉,+=0.3125와+=0.6875를 구할 수 있고 이러한 값 만큼 가중치를 곱하는 결과를 얻게된다.
먼저 라인지연부(43)를 통해 두라인간의 가중평균을 구하게 되는데, 상기 라인지연부(43)의 출력과 그 출력에 상기 가중치(0.3125, 0.6875)가 곱해진 값이 상기 멀티플렉서(50)로 입력되고, 나머지 입력은 항상 "Ø"으로 한다.
또한 지연되지 않은 라인신호들도 상기 가중치(0.3125, 0.6875)가 곱해진 값과 지연되지 않은 신호가 상기 멀티플렉서(54)로 입력되고 나머지 입력은 항상 "Ø"으로 한다.
상기 멀티플렉서(50,54)의 출력은 상기 가산기(51)를 통해 더해지므로써 가중치 평균이 구해지는데 각 멀티플렉서(50,54)에서 선택된 가중치의 합은 항상 "1"이 되어야 한다.
즉 멀티플렉서(50)에서 선택된 가중치와 멀티플렉서(54)에서 선택된 가중치의 합은 항상 "1"이 되어야 한다.
따라서 상기 멀티플렉서(50)의 입력순서는 "1,06875, 0,3125, 0"으로 되고 상기 멀티플렉서(54)의 입력순서는 "0, 0.3125, 0.6875, 1"로 된다.
상기와 같이 두 입력라인간의 가중평균을 구한 신호는 상기 메모리(52)를 통해 최종 원하는 라인수의 출력을 얻게된다.
상기 메모리 제어부(53)은 상기 메모리(52)에 4라인 단위로 3라인만을 쓴후 읽도록 제어신호를 발생시키는 것으로, 카운터와 논리회로로 구현할 수 있다.
상기와 같이 구성되는 수직 데시메이션부(5)의 세부동작 과정을 나타내는 신호 파형은 제 12 도에 도시한 바와 같다.
제 13 도는 제 1 도의 수평 데시메이션부(6)의 일실시예를 나타낸 세부 구성도, 제 14 도는 제 13 도의 각 부분의 신호파형도로, 61은 필터부, 62는 곱셈기, 63은 래치, 64는 가산기, 65는 1 : 4 디멀티플렉서, 66은 3 : 1멀티플렉서를 각각 나타낸다.
상기 수평데시메이션부(6)는 라인당 화소수를 변환해주는 것으로 제 13 도에 도시한 바와 같이 얼라이징을 제거하기 위한 필터부(61), 상기 필터부에 연결된 1 : 4 디멀티플렉서(65), 및 상기 1 : 4디멀티플렉서(65)에 연결된 3 : 1 멀티플렉서(66)로 구성된다.
상기 필터부(61)는 상기 수직 데시메이션부(5)로부터 입력되는 영상신호를 다수의 래치(53)를 통과시키고, 상기 영상신호와 상기 래치(53)를 통과한 각각의 신호를 다수의 곱셈기(62)를 각각 통과시키고, 상기 통과한 신호를 다수의 가산기(64)를 이용하여 가산하여 상기 1 : 4 디멀티플렉서(65)로 출력하도록 구성되며, 상기 필터부(61)의 계수(K1,K2,…Kn)가 2개인 경우(K1,K2), 즉, 한개의 래치(53)를 이용하여 화소간 평균으로 출력하게 되면 얼라이징이 발생할 수 있고 상기 래치(53)의 갯수의 탭(Tap)수에 따라 결정된다.
상기 필터부(61)의 출력영상신호를 4 : 3 비율로 화소수를 변환하기 위해 상기 1 : 4 디멀티플렉서(65)와 3 : 1 멀티플렉서(66)를 이용하여 매 4화소와 입력을 3화소의 출력으로 변환하였다.
즉 상기 1 : 4 디멀티플렉서(65)를 통해 4위상으로 분할하고, 상기 4위상중 1위상은 버리고 나머지 3위상만을 이용해 상기 3 : l 멀티플렉서(66)에 출력하면 원하는 출력이 나온다.
상기와 같이 구성되는 수직 데시메이션부(5)의 세부동작 과정을 나타내는 신호파형은 제 14 도에 도시한 바와 같다.
제 15 도는 제 11 도의 수평 데시메이션부(6)의 다른 실시예를 나타낸 세부 구성도, 제 16 도는 제 15 도의 각 부분의 신호파형도로, 67은 입력단, 68은 래치, 69,72는 1/16분주기, 70,73 1/4분주기, 71,74는 1/2분주기, 75,77,79,80,83은 가산기, 76,78은 감산기, 81,82는 멀티플렉서, 84는 1 : 4 디멀티플렉서, 85는 3 : 1 멀티플렉서를 각각 나타낸다.
상기 수평 데시메이션부(6)의 따른 실시예는 제 15 도에 도시한 바와 같이 영상신호 입력단(67)에 라인(68)를 연결하고, 상기 래치(68)의 출력단에 각각 1/16분주기(69), 1/4분주기(70)와 1/2분주기(71)를 연결하고, 상기 1/16분주기(69)와, 1/4분주기(70)의 출력단에 가산기(77)를 연결하고, 상기 1/16분주기(69)와 가산기(77)의 출력단에 감산기(76)를 연결하고 상기 래치(68)와 가산기(75)와 감산기(76)의 출력단과 접지에 멀티플렉서(81)를 연결하고, 상기 연상신호 입력단(67)에 각각 1/16분주기(72), 1/4분주기(73), 및 1/2분주기(74)를 연결하고, 상기 1/16분주기(72)와 1/4분주기(73)의 출력단에 가산기(79)를 연결하고, 상기 1/4분주기(73)와 1/2분주기(74)에 가산기(80)를 연결하고, 상기 1/16분주기(72)와 가산기(80)의 출력단에 감산기(78)를 연결하고, 상기 감산기(78)와 가산기(79)의 출력단과 영상신호 입력단(67)과 접지에 멀티플렉서(82)를 연결하고, 상기 멀티플렉서(81,82)의 출력단에 가산기(83)를 연결하고, 상기 가산기(83)에 1 : 4 디멀티플렉서(84)를 연결하고, 상기 1 : 4 디멀티플렉서(84)에 3 : 1멀티플렉서(85)를 연결하여 구성한다.
상기 수직 데시메이션부(6)는 가산기(75,77,79,80,33)와 멀티플렉서(81,82)를 사용하여 라인을 보간할때 주위 라인의 가중평균을 이용하였다.
즉 입력과 출력라인의 상대적인 위치에 가중치를 주어 평균을 구하는 것이다.
제 16 도를 참조하여 입력라인과 출력라인을 비교해 보면 첫번째 출력라인은 첫번째 입력라인과 위상이 같으므로 첫번째 입력라인으로 하고, 두번째 출력라인은 두번째 입력라인과 세번째 입력라인 사이에 있고 그 위상이 두번째 입력라인에 치중되어 있으므로 상기 두번째 입력라인에 가중치를 더 주어 평균된 라인을 두번째 출력 라인으로 한다.
즉, 상기 동작은 입력의 매 4라인 단위로 반복하게 되고 매 4라인마다 출력은 3라인이 하게된다.
2의 지수로 나누는 것은 추가의 하드웨어가 필요없으므로 2의 지수로 나누는 출력의 합을 이용하면 가중치를 곱하는 값을 구할 수 있다.
즉,+=0.3125와+=0.6875를 구할 수 있고 이러한 값 만큼 가중치를 곱하는 결과를 얻게된다.
먼저 래치(68)를 통해 두 라인간의 가중평균을 구하게 되는데, 상기 래치(68)의 출력과 그 출력에 상기가중치(0.3125, 0.6875)가 곱해진 값이 상기 멀티플렉서(81)로 입력되고, 나머지 입력은 항상 "Ø"으로 한다.
또한 지연되지 않은 라인신호들도 상기 가중치(0.3125, 0.6875)가 곱해진 값과 지연되지 않은 신호가 상기 멀티플렉서(82)로 입력되고 나머지 입력은 항상 "Ø"으로 한다.
상기 멀티플렉서(81,82)의 출력은 상기 가산기(83)을 통해 더해지므로써 가중치 평균이 구해지는데 각 멀티플렉서(81,82)에서 선택된 가중치의 합은 항상 "1"이 되어야 한다.
즉 멀티플렉서(81)에서 선택된 가중치와 멀티플렉서(82)에서 선택된 가중치의 합은 항상 "1"이 되어야 한다.
따라서 상기 멀티플렉서(81)의 입력순서는 "1,06875, 0.3125, 0"으로 되고 상기 멀티플렉서(82)의 입력순서는 "0, 0.3125, 0.6875,1"로 된다.
상기와 같이 두 입력라인간의 가중평균을 구한 신호는 상기 1 : 4 디멀티플렉서(84), 3 : 1멀티플렉서(85)를 통해 최종 원하는 라인수의 출력을 얻게된다.
즉, 상기 1 : 4 디멀티플렉서(84)를 통해 4위상으로 분할하고 상기 4위상중 1위상을 버리고 나머지 3위상을 상기 3 : 1 멀티플렉서(85)로 출력하여 원하는 출력을 선택하도록 한다.
상기와 같이 구성되는 수평 데시메이션부(6)의 세부동작 과정을 나타내는 신호 파형은 제 16 도에 도시한바와 같다.
제 17 도는 제 1 도의 프레임을 변환부(8)의 세부 구성도, 제 18 도는 제 17 도의 각 부분의 신호 파형도로, 86은 입력단, 87,89는 프레임 메모리, 88은 FZFO, 90,92는 멀티플렉서, 91은 메모리 및 멀티플렉서 제어부, 93은 4 : 5변환부를 각각 나타낸다.
상기 프레임을 변환부(8)는 제 17 도에 도시한 바와 같이 상기 스위칭부(7)의 출력단에 연결된 프레임 메모리(87), 상기 프레임 메모리(87)에 연결되어 4 : 5비율로 변환하는 4 : 5변환부(3), 및 상기 4 : 5변환부(93)와 프레임메모리(87)에 연결된 멀티플렉서(92)로 구성된다.
상기 4 : 5변환부(93)는 상기 프레임 메모리(87)의 출력신호가 입력되는 FIFO(88)와 프레임 메모리(89), 상기 FIFO(88)와 프레임 메모리(89)와 멀티플렉서(90)에 연결된 메모리 및 멀티플렉서 제어부(91)로 구성된다.
먼저 상기 프레임 메모리(87)를 이용하여 2배의 프레임율로 변환하는데 1프레임을 쓴 다음 2배의 속도로 읽으면 구현된다.
이때 변환된 프레임율이 60Hz이면 상기 멀티플렉서(92)에서 선택되어 출력되고 48Hz이면 4 : 5변환부(93)로 입력된다.
상기 4 : 5변환부(93)로 입력되는 각 프레임은 상기 프레임메모리(89)와 FIFO(88)에 동시에 쓰여지고 4프레임 단위로 먼저 첫번째 프레임만 상기 프레임 메모리(89)에 읽어내고 그동안 상기 FIFO(88)에서는 쓰기동작만 하고 읽기동작을 하지 않는다.
상기 프레임 메모리(89)에서 첫프레임을 읽은 다음에는 상기 FIFO(88)에서 입력된 4프레임을 읽어낸다.그러면 첫번째 프레임 두번 읽혀져서 결국 4프레임의 입력으로 5프레임의 출력을 얻게된다.
상기 메모리 및 멀티플렉서 제어부(91)는 상기와 같이 동작하도록 제어신호를 발생시키는 것으로 카운터와 논리회로로 구현할 수 있다.
상기와 같이 구성되는 프레임은 변환부(8)의 세부동작 과정을 나타내는 신호파형을 제 18 도에 도시한 바와같다.
제 19 도는 제 1 도의 디스플레이 처리부(10)의 세부 구성도로, 95는 색차신호 보간부, 96은 R,G,B변환부를 각각 나타낸다.
상기 디스플레이 처리부(10)는 제 19 도에 도시한 바와 같이 색차신호 보간부(95)와 취급 R,G,B 신호로 변환해 주는 R,G,B변환부(96)로 구성되어 최종 R,G,B신호를 모니터로 출력한다.
상기와 같이 구성되어 동작하는 본 발명은 전송된 영상포맷이 다양하더라도 디스플레이 포맷이 동작하는 본 발명은 전송된 영상 포맷이 60Hz인 경우 이를 무리없이 디스플레이 할 수 있는 적용 효과가 있다.

Claims (14)

  1. 압축된 비트스트림을 영상신호로 복원하는 디코딩수단(2), 상기 디코딩수단(2)으로부터 출력되는 영상신호가 비월주사식인 경우 순차주사식 포맷으로 변환하는 순차주사식 변환수단(3), 상기 디코딩수단(3)과 순차주사식 변환수단(3)으로 출력되는 영상신호 중 하나를 선택하는 제 1 스위칭수단(4), 상기 제 1 스위칭수단(4)으로부터 출력되는 영상신호의 프레임당 라인수를 787.5라인으로 변환하는 수직 데시메이션수단(5), 상기 수직 데시메이션수단(5)으로부터 출력되는 신호의 라인당 화소수를 변환하는 수평 데시메이션수단(6), 상기 디코딩수단(2)과 수평데시메이션 수단(6)으로부터 출력되는 영상신호 중 하나를 선택하는 제 2 스위칭수단(7), 상기 제 2 스위칭수단(7)으로부터 출력되는 영상신호의 프레임율을 60Hz 변환하는 프레임을 변환수단(8), 상기 디코딩수단(2)과 프레임을 변환수단(8)으로부터 출력되는 영상신호 중 하나를 선택하는 제 3 스위칭수단(9), 상기 제 3 스위칭수단(9)으로부터 출력되는 영상신호를 디스플레이 할 수 있도록 변환하는 디스플레이 처리수단(10), 상기 입력되는 비트스트림으로부터 선택신호를 발생시켜 상기 제 1, 제 2, 및 제 3 스위칭수단(4,7,9)을 제어하는 스위칭 선택 조절수단(11), 및 상기 디코딩수단(2), 순차주사식 변화수단(3), 수직데시메이션수단(5), 수평데시메이션수단(6), 프레임율 변환수단(8), 및 디스플레이 처리수단(10)에 클럭을 공급하는 클럭발생수단(12)으로 구성되는 것을 특징으로 하는 787.5라인 순차주사식으로 프레임율이 160Hz인 모니터 디스플레이 영상포맷을 갖는 에치디티브이(HDTV) 수신장치.
  2. 제 1 항에 있어서, 상기 스위칭선택 조절수단(11)은 상기 입력되는 비트스트림으로부터 비월 및 순차주사식 포맷, 프레임당 1050라인 및 787.5라인, 및 프레임율이 60Hz임을 나타내는 신호로 분류하여 상기 각 제 1, 제 2 및 제 3 스위칭수단(4,7,9)를 제어하는 선택조절신호(S0,S1,S2)를 출력하는 입력영상 분류수단(94)으로 구성되는 것을 특징으로 하는 787.5라인 순차주사식으로 프레임율이 60Hz인 모니터 디스플레이 영상포맷을 갖는 에치디티브이(HDTV) 수신장치.
  3. 제 1 항에 있어서, 상기 디코딩수단(2)은 상기 압축된 비트스트림을 의미있는 신호로 변환시키는 VLD 및 디멀티플렉싱 수단(14), 상기 VLD 및 디멀티플렉싱수단(14)으로부터 출력되는 신호를 역양자화하는 역양자화수단(15), 상기 VLD 및 디멀티플렉싱수단(14)으로부터 출력되는 신호가 입력되는 IDCT(16), 상기 VLD 및 디멀티플렉싱수단(14)으로부터 출력되는 움직임 정보로 보상하는 움직임 보상수단(20), 상기 움직임 보상수단(20)의 출력을 저장하는 프레임 메모리수단(19), 상기 IDCT(24) 및 프레임 메모리수단(19)으로부터 출력되는 신호가 가산되는 가산수단(17), 상기 가산수단(17)의 출력신호를 저장하는 슬라이스버퍼수단(26)으로 구성되는 것을 특징으로 하는 787.5라인 순차주사식으로 프레임율이 60Hz인 모니터 디스플레이 영상포맷을 갖는 에치디티브이(HDTV) 수신장치.
  4. 제 1 항에 있어서, 상기 순차주사식 변환수단(3)은 영상신호가 입력되는 제 1 라인 지연수단(22), 상기 제 1 라인 지연수단(22)의 출력을 입력으로 하는 제 2 지연수단(23), 상기 영상신호와 제 2 지연수단(23)으로 출력신호를 가산하는 가산수단(24), 상기 가산수단(24)의 출력신호를 2분주하는 분주수단(25), 및 상기 제 1 라인 지연수단(22)과 분주수단(25)의 출력신호를 입력으로 하는 멀티플렉서(26)로 구성되는 것을 특징으로 하는 787.5라인 순차주사식으로 프레임율이 60Hz인 모니터 디스플레이 영상포맷을 갖는 에치디티브이(HDTV) 수신장치.
  5. 제 1 항에 있어서, 상기 순차주사식 변환수단(3)은 영상신호가 입력되는 제 1 라인 지연수단(28), 상기 제 1 라인 지연수단(28)의 출력신호를 입력으로 하는 제 2 라인 지연수단(29), 상기 제 2 라인 지연수단(29)의 출력신호와 영상신호를 가산하는 가산수단(30), 상기 가산수단(30)의 출력신호로 2분주하는 분주수단(31), 상기 제 1 라인 지연수단(28)과 분주수단(31)의 출력신호를 입력으로 하여 출력신호를 선택하는 제 1 멀티플렉서(32), 상기 제 1 멀티플렉서(32)와 제 2 라인 지연수단(28)의 출력신호를 입력으로 출력신호를 선택하는 제 2 멀티플렉서(33), 및 상기 디코딩수단(2)으로부터 움직임 정보를 받아 정지부와 움직임부로 판별하여 상기 제 1 멀티플렉서(32)를 제어하는 움직임부 및 정지부 판별수단(34)으로 구성되는 것을 특징으로 하는 787.5라인 순차주사식으로 프레임율이 60Hz인 모니터 디스플레이 영상포맷을 갖는 에치디티브이(HDTV)수신장치.
  6. 제 1 항에 있어서, 상기 수직 데시메이션수단(5)은 입력되는 영상신호의 얼라이징을 없애주는 필터수단(41), 상기 필터수단(41)의 출력을 원하는 라인수로 변환시키는 메모리(39), 및 상기 메모리(39)를 제어하여 상기 필터수단(41)의 출력 라인중 4라인 단위로 3라인만을 출력하도록 하는 메모리 제어수단(40)으로 구성되는 것을 특징으로 하는 787.5라인 순차주사식으로 프레임율이 60Hz인 모니터 디스플레이 영상포맷을 갖는 에치디티브이(HDTV) 수신장치.
  7. 제 1 항에 있어서, 상기 수직 데시메이션수단(5)은 영상신호가 입력되는 라인 지연수단(43), 상기 라인지연수단(43)의 출력신호를 16분주하는 제 1 1/16분주기(44), 상기 라인지연수단(43)의 출력신호를 4분주하는 제 1 1/4분주기(45), 상기 라인지연수단(43)의 출력신호를 2분주하는 제 1 1/2분주기(46), 상기 제 1 1/16분주기(44)와 제 1 1/4분주기(44)의 출력신호를 가산하는 제 1 가산기(47), 상기 제 1 1/4분주기(45)와 제 1 1/2분주기(46)의 출력신호를 가산하는 제 2 가산기(48), 상기 제 2 가산기(48)의 제 1 1/16분주기(44)의 출력신호를 감산하는 제 1 감산기(49), 상기 영상신호를 16분주하는 제 2 1/16분주기(58), 상기 영상신호를 4분주하는 제 2 1/4분주기(59), 상기 영상신호를 2분주하는 제 2 1/2분주기(60), 상기 제 2 1/16분주기(58)와 제 1 1/4분주기(59)의 출력신호를 가산하는 제 3 가산기(56), 상기 제 2 1/4분주기(59)와 제 2 1/2분주기(60)의 출력신호를 가산하는 제 4 가산기(57), 상기 제 3 가산기(56)와 제 2 1/16분주기(58)의 출력신호를 감산하는 제 2 감산기(55), 상기 라인지연수단(43), 제 1 가산기(47), 및 제 1 감산기(49)의 출력단과 접지에 연결된 제 1 멀티플렉서(50), 접지, 제 2 감산기(55)와 제 3 가산기(56)의 출력단, 및 영상신호 입력단에 연결된 제 2 멀티플렉서(54), 상기 제 1 및 제 2 멀티플렉서(50,54)의 출력을 가산하는 제 5 가산기(51), 상기 제 5 가산기(51)의 출력을 원하는 라인수로 변환시키는 메모리(52), 및 상기 메모리(52)를 제어하여 상기 제 5 가산기(51)의 출력라인 중 4라인 단위로 3라인만을 출력하도록 하는 메모리 제어수단(53)으로 구성되는 것을 특징으로 하는 787.5라인 순차주사식으로 프레임율이 60Hz인 모니터 디스플레이 영상포맷을 갖는 에치디티브이(HDTV) 수신장치.
  8. 제 1 항에 있어서, 상기 수평 데시메이션수단(6)은 입력되는 영상신호의 얼라이징을 없애주는 필터수단(61), 상기 필터수단(61)의 출력을 4위상으로 분할하여 1위상을 버리는 l : 4 디멀티플렉서(65), 및 상기 1 : 4 디멀티플렉서(65)의 출력중 하나를 선택하는 3 : 1 멀티플렉서(66)로 구성되는 것을 특징으로 하는 787.5라인 순차주사식으로 프레임율이 60Hz인 모니터 디스플레이 영상포맷을 갖는 에치디티브이(HDTV)수신장치.
  9. 제 1 항에 있어서, 상기 수평 데시메이션 수단(6)은 영상신호가 입력되는 래치(68), 상기 래치(68)의 출력신호를 16분주하는 제 1 1/16분주기(69), 상기 래치(68)의 출력신호를 4분주하는 제 1 1/4분주기(70), 상기 래치(68)의 출력신호를 2분주하는 제 1 1/2분주기(71), 상기 제 1 1/16분주기(69)와 제 1 1/4분주기(70)의 출력신호를 가산하는 제 1 가산기(75), 상기 제 1 1/4분주기(70)와 제 1 1/2분주기(71)의 출력신호를 가산하는 제 2 가산기(77), 상기 제 2 가산기(77)와 제 1 1/16분주기(69)의 출력신호를 가산하는 제 1 가산기(76), 상기영상신호를 16분주하는 제 2 1/16분주기(72), 상기 영상신호를 4분주하는 제 2 1/4분주기(73), 상기 영상신호를 2분주하는 제 2 1/2분주기(74), 상기 2 1/16분주기(72)와 제 1 1/4분주기(73)의 출력신호를 가산하는 제 3 가산기(79), 상기 제 2 1/4분주기(73)와 제 2 1/2분주기(74)의 출력신호를 가산하는 제 4 가산기(80), 상기 제 3 가산기(79)와 제 2 1/16분주기(72)의 출력신호를 감산하는 제 2 감산기(78), 상기 래치(68), 제 1 가산기(75), 및 제 1 감산기(76)의 출력단과 접지에 연결된 제 1 멀티플렉서(81), 접지, 제 2 감산기(78)와 제 3 가산기(79)의 출력단, 및 영상신호 입력단에 연결된 제 2 멀티플렉서(82), 상기 제 1 및 제 2 멀티플렉서(81,82)의 출력을 가산하는 제 5 가산기(83), 상기 제 5 가산기(83)의 출력을 4위상으로 분할하여 3위상만을 출력하는1 : 4 디멀티플렉서(84), 및 상기 1 : 4 디멀티플렉서(84)의 출력으로부터 원하는 출력신호를 선택하는 3 : 1 디멀티플렉서(85)로 구성되는 것을 특징으로 하는 787.5라인 순차주사식으로 프레임율이 60Hz인 모니터 디스플레이 영상포맷을 갖는 에치디티브이(HDTV) 수신장치.
  10. 제 1 항에 있어서, 상기 프레임율 변환수단(8)은 영상신호가 입력되는 제 1 프레임 메모리(87), 상기 프레임 메모리(87)로부터 출력되는 신호를 4 : 5 비율로 변환하는 4 : 5 변환수단(93), 및 상기 제 1 프레임메모리(87)와 4 : 5 변환수단(93)으로부터 출력되는 신호중 하나를 선택하는 제 1 멀티플렉서(92)로 구성되는것을 특징으로 하는 787.5라인 순차주사식으로 프레임율이 60Hz인 모니터 디스플레이 영상포맷을 갖는 에치디티브이(HDTV) 수신장치.
  11. 제 1 항에 있어서, 상기 디스플레이 처리수단(10)은 영상신호에 색치신호를 보간하는 색차신호 보간수단(95), 및 상기 색차신호 보간수단(95)으로부터 출력되는 신호를 RGB로 변환하는 RGB 변환수단(6)으로 구성되는 것을 특징으로 하는 787.5라인 순차주사식으로 프레임율이 60Hz인 모니터 디스플레이 영상포맷을 갖는 에치디티브이(HDTV) 수신장치.
  12. 제 6 항에 있어서, 필터수단(41)은 직렬연결된 다수의 라인 지연수단(37), 영상신호와 상기 다수의 라인 지연수단(37)의 출력신호에 계수(K1, K2 … Kn)를 곱하는 곱셈기(36), 및 상기 곱셈기(36)의 출력을 모두 더하는 가산기(38)로 구성되는 것을 특징으로 하는 787.5라인 순차주사식으로 프레임율이 60Hz인 모니터 디스플레이 영상포맷을 갖는 에치디티브이(HDTV) 수신장치.
  13. 제 8 항에 있어서, 상기 필터수단(61)는 직렬연결된 다수의 래치(63), 영상신호와 상기 다수의 래치(63)의 출력신호에 계수(K1, K2 … Kn)를 곱하는 곱셈기(62), 및 상기 곱셈기(62)의 출력을 모두 더하는 덧셈기(64)로 구성되는 것을 특징으로 하는 787.5라인 순차주사식으로 프레임율이 60Hz인 모니터 디스플레이 영상포맷을 갖는 에치디티브이(HDTV) 수신장치.
  14. 제 10 항에 있어서, 상기 4 : 5 변환수단(93)은 상기 제 1 프레임 메모리(87)의 출력신호를 입력으로 하는 FIFO(88)와 제 2 프레임 메모리(89), 상기 FIFO(88)와 제 2 프레임 메모리(89)로부터 출력되는 출력신호를 선택하는 제 2 멀티플렉서(90), 및 상기 FIFO(88)와 제 2 프레임 메모리(89)와 제 2 멀티플렉서(90)를 제어하여 4프레임의 입력으로 5프레임을 만들도록 하는 메모리 및 멀티플렉서 제어수단(91)으로 구성하는 것을 특징으로 하는 787.5라인 순차주사식으로 프레임율이 60Hz인 모니터 디스플레이 영상포맷을 갖는 에치디티브이(HDTV) 수신장치.
KR1019930015779A 1993-08-14 1993-08-14 787.5라인순차주사식으로프레임율이60hz인모니터디스플레이영상포멧을갖는에치디티브이수신장치 Expired - Fee Related KR950012667B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930015779A KR950012667B1 (ko) 1993-08-14 1993-08-14 787.5라인순차주사식으로프레임율이60hz인모니터디스플레이영상포멧을갖는에치디티브이수신장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930015779A KR950012667B1 (ko) 1993-08-14 1993-08-14 787.5라인순차주사식으로프레임율이60hz인모니터디스플레이영상포멧을갖는에치디티브이수신장치

Publications (1)

Publication Number Publication Date
KR950012667B1 true KR950012667B1 (ko) 1995-10-19

Family

ID=19361286

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930015779A Expired - Fee Related KR950012667B1 (ko) 1993-08-14 1993-08-14 787.5라인순차주사식으로프레임율이60hz인모니터디스플레이영상포멧을갖는에치디티브이수신장치

Country Status (1)

Country Link
KR (1) KR950012667B1 (ko)

Similar Documents

Publication Publication Date Title
KR950012664B1 (ko) 1050라인 비월주사식 모니터 디스플레이 영상포맷을 갖는 에치디티브이(hdtv)수신장치
US6990241B2 (en) Circuit and method for decoding an encoded version of an image having a first resolution directly into a decoded version of the image having a second resolution
USRE37057E1 (en) Apparatus and method for converting an HDTV signal to a non-HDTV signal
US6539120B1 (en) MPEG decoder providing multiple standard output signals
EP0901734B1 (en) Mpeg decoder providing multiple standard output signals
US5963261A (en) Low cost scan converter for television receiver
US5793435A (en) Deinterlacing of video using a variable coefficient spatio-temporal filter
US6108047A (en) Variable-size spatial and temporal video scaler
RU2118066C1 (ru) Устройство для обработки видеосигналов с препроцессором для формирования видеосигналов с нечересстрочной разверткой из видеосигналов с чересстрочной разверткой
WO1998041012A9 (en) Mpeg decoder providing multiple standard output signals
KR20020009909A (ko) 다운 컨버젼 기능을 갖는 비디오 디코더 및 비디오 신호를디코딩 하는 방법
US5430490A (en) Scanning format converting circuit using motion vectors
US5801777A (en) Device and method for decoding digital video data
JPH11164322A (ja) アスペクト比変換装置及び方法
KR950012667B1 (ko) 787.5라인순차주사식으로프레임율이60hz인모니터디스플레이영상포멧을갖는에치디티브이수신장치
KR960002047B1 (ko) 525라인 순차주사식 모니터 디스플레이 영상포맷을 갖는 에치디티브이(hdtv) 수신장치 및 에치디티브이 영상포맷 변환방법
JP3351794B2 (ja) Tv受信機用のマルチモード補間フィルタ
KR960007202B1 (ko) 에이치디티브이(hdtv) 수신장치
KR960010496B1 (ko) 에이치디티브이(hdtv) 수신장치
KR960013648B1 (ko) 에이치디티브이(hdtv) 수신장치
KR960012018B1 (ko) 영상디코더와 결합된 에치디티브이(hdtv) 비디오 포맷 변환장치
US7912310B2 (en) System and method for scaling multiple channel and interlaced images with different offsets between channels
KR0156131B1 (ko) 에이치디티브이 신호를 수신 가능한 엔티에스씨 수신장치
KR970000166B1 (ko) 에이치디티브이(hdtv) 수신장치
KR100255773B1 (ko) 디지탈 티브이 수신 디코더 장치의 역 이산코사인변환기

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

G160 Decision to publish patent application
PG1605 Publication of application before grant of patent

St.27 status event code: A-2-2-Q10-Q13-nap-PG1605

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 10

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 11

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 12

FPAY Annual fee payment

Payment date: 20070918

Year of fee payment: 13

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 13

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20081020

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20081020

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000