KR950010540Y1 - Phase control pulse recurrence apparatus of capsturn motor - Google Patents
Phase control pulse recurrence apparatus of capsturn motor Download PDFInfo
- Publication number
- KR950010540Y1 KR950010540Y1 KR2019900001673U KR900001673U KR950010540Y1 KR 950010540 Y1 KR950010540 Y1 KR 950010540Y1 KR 2019900001673 U KR2019900001673 U KR 2019900001673U KR 900001673 U KR900001673 U KR 900001673U KR 950010540 Y1 KR950010540 Y1 KR 950010540Y1
- Authority
- KR
- South Korea
- Prior art keywords
- control
- pulse
- signal
- capstan motor
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
Landscapes
- Control Of Electric Motors In General (AREA)
Abstract
내용 없음.No content.
Description
제1도는 종래 브이씨알의 캡스턴모터 위상제어장치 구성도.1 is a configuration of the capstan motor phase control device of the conventional V-Cal.
제2도는 제1도의 각부 출력 파형도.2 is an output waveform diagram of each part of FIG. 1;
제3도는 본 고안에 의한 브이씨알의 캡스턴모터 위상 제어장치 구성도.3 is a block diagram of the capstan motor phase control device of V-Cal according to the present invention.
제4도는 제3도의 펄스지연부에 대한 상세 구성도.4 is a detailed block diagram of the pulse delay unit of FIG.
제5도는 제3도의 각부 출력 파형도.5 is an output waveform diagram of each part of FIG.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1 : 제2증폭부 2 : 주파수/전압 변환부1: second amplifier 2: frequency / voltage converter
3 : 기준신호발생부 4 : 모노멀티3: reference signal generator 4: mono-multi
5 : 콘트롤헤드 6 : 제1증폭부5: control head 6: first amplifier
7 : 파형정형부 8 : 펄스지연부7: waveform shaping unit 8: pulse delay unit
본 고안은 브이씨알(VCR)의 캡스턴 모터 위상제어장치에 관한 것으로, 특히, 캡스턴모터의 변속모드시에 콘트롤펄스를 정확히 검출하여 캡스턴모터의 위상을 제어하도록 하는 VCR의 캡스턴 모터 위상 제어장치에 관한 것이다.The present invention relates to a capstan motor phase control device of a VCR, and more particularly, to a capstan motor phase control device of a VCR which detects a control pulse accurately in a shift mode of the capstan motor to control the phase of the capstan motor. will be.
종래 VCR의 캡스턴 모터 위상제어장치는 첨부된 도면 제1도에 도시된 바와 같이, 비디오 테이프의 주행을 속도를 제어하는 캡스턴 모터(112)와, 상기 캡스턴 모터(112)에 의해 주행하는 테이프를 스캔하여 콘트롤펄스를 읽어들이는 콘트롤헤드(102)와, 상기 콘트롤헤드(102)로 부터 재생한 콘트롤펄스를 임의레벨로 증폭 출력하는 제1증폭부(103)와, 상기 제1증폭부(103)로 부터 증폭된 콘트롤펄스를 파형정형화하여 출력하는 파형정형부(104)와, 상기 파형정형부(104)에서 출력된 콘트롤펄스를 분주시키는 분주부(105)와, 일정레벨의 기준신호를 발생하는 기준신호발생부(106)와, 상기 기준신호발생부(106)로 부터 발생된 기준신호를 지연시키는 모노멀티(107)와, 상기 모노멀티(107)를 통해 지연된 기준신호와 분주부(105)를 통해 분주된 콘트롤펄스의 위상을 비교하여 그 차신호를 출력하는 위상비교부(108)와, 상기 캡스턴모터(112)로 부터 발생된 주파수를 검출하는 주파수검출기(113)와, 상기 주파수검출기(113)로 부터 검출한 주파수를 임의레벨로 증폭하는 제2증폭부(100)와, 상기 제2증폭부(100)에서 증폭된 주파수를 전압으로 변환하여 출력하는 주파수/전압변환부(101)와, 상기 주파수/전압변환부(101)의 출력전압과 위상비교부(108)의 차전압을 가산하여 출력하는 가산부(109)와, 상기 가산부(109)에서 가산된 전압을 임의레벨로 증폭 출력하는 오차증폭부(110)와, 상기 오차증폭부(110)에서 증폭된 전압에 따라 스위칭되어 캡스턴 모터(112)의 구동을 제어하는 모터구동부(111)로 구성되어 있다.As shown in FIG. 1, the capstan motor phase control apparatus of the conventional VCR scans a tape driven by the capstan motor 112 and a capstan motor 112 for controlling the speed of driving the video tape. A control head 102 for reading a control pulse, a first amplifier 103 for amplifying and outputting a control pulse reproduced from the control head 102 to an arbitrary level, and the first amplifier 103 Waveform shaping unit 104 for shaping and outputting the control pulse amplified from the waveform, the division unit 105 for dividing the control pulse output from the waveform shaping unit 104, and generating a reference signal of a predetermined level A reference signal generator 106, a monomulti 107 for delaying a reference signal generated from the reference signal generator 106, and a reference signal and a divider 105 delayed through the mono multi 107. Compare the phases of the control pulses dispensed through A phase comparator 108 for outputting a difference signal, a frequency detector 113 for detecting a frequency generated from the capstan motor 112, and a frequency detected from the frequency detector 113 is amplified to an arbitrary level. The second amplifier 100, the frequency / voltage converter 101 for converting the frequency amplified by the second amplifier 100 to a voltage and outputs the output of the frequency / voltage converter 101 An adder 109 for adding and outputting a difference voltage between the voltage and the phase comparing unit 108, an error amplifier 110 for amplifying and outputting the voltage added by the adder 109 to an arbitrary level, and the error The motor driver 111 is configured to switch according to the voltage amplified by the amplifier 110 to control the driving of the capstan motor 112.
이와 같이 구성된 종래 브이씨알의 캡스턴모터 위상제어장치는 먼저 캡스턴 모터(112)가 구동을 하여 테이프를 주행시키면 콘트롤헤드(102)는 상기 테이프의 콘트롤라인에 기록된 콘트롤펄스를 스캔하여 제1증폭부(103)에 입력하게 된다.In the conventional VSR capstan motor phase control device configured as described above, when the capstan motor 112 drives and drives the tape, the control head 102 scans the control pulse recorded on the control line of the tape and the first amplifier unit. It is input to 103.
상기 제1증폭부(103)는 입력된 콘트롤펄스를 소정레벨로 증폭하고, 그 증폭된 콘트롤펄스는 파형정형부(104)를 통해 파형정형화되고, 분주부(105)를 통해 분주되어 위상비교부(108)에 입력된다.The first amplifier 103 amplifies the input control pulse to a predetermined level, and the amplified control pulse is waveform-formed through the waveform shaping unit 104 and divided by the division unit 105 to compare the phase. Is input to 108.
상기 위상비교부(108)는 분주부(105)로 부터 입력된 콘트롤펄스와 기준신호발생부(106)로 부터 발생되어 모노멀티(107)에서 지연된 기준신호와의 위상을 비교하여 그 차전압을 가산부(109)에 입력하게 된다.The phase comparison unit 108 compares the phase of the control pulse input from the division unit 105 and the reference signal generated from the reference signal generator 106 and delayed in the mono-multi 107 to compare the difference voltage. The input unit 109 is input.
한편 주파수검출기(113)는 캡스턴 모터(112)의 속도에 따른 주파수를 검출하여 제2증폭부(100)에 입력하게 되고, 상기 제2증폭부(100)는 입력된 주파수를 소정레벨로 증폭하여 주파수/전압 변환부(101)에 입력하게 된다.Meanwhile, the frequency detector 113 detects a frequency according to the speed of the capstan motor 112 and inputs it to the second amplifier 100. The second amplifier 100 amplifies the input frequency to a predetermined level. It is input to the frequency / voltage converter 101.
상기 주파수/전압 변환부(101)는 입력된 주파수를 그에 상응한 전압으로 변환하여 가산부(109)에 입력하게 된다.The frequency / voltage converter 101 converts the input frequency into a voltage corresponding thereto and inputs it to the adder 109.
상기 가산부(109)는 위상비교부(108)로 부터 입력된 차전압과 주파수/전압 변환부(101)로 부터 입력된 전압을 가산한 후 오차증폭부(110)를 통해 증폭하여 모터구동부(111)에 입력하게 된다.The adder 109 adds the difference voltage input from the phase comparator 108 and the voltage input from the frequency / voltage converter 101 and then amplifies the error through the error amplifier 110 to drive the motor driver ( 111).
이에 따라 상기 모터구동부(111)는 오차증폭부(110)로 부터 입력된 전압에 따라 스위칭되어 캡스턴 모터(112)를 구동시키게 된다.Accordingly, the motor driver 111 is switched according to the voltage input from the error amplifier 110 to drive the capstan motor 112.
그러나 이와 같은 종래 브이씨알의 캡스턴모터의 위상 제어장치는 테이프를 고속 재생하게 되면 테이프의 상대속도가 높아지고 이에 따라 콘트롤헤드에서 재생되는 콘트롤펄스의 레벨이 제2a도의 (A)와 같이 높아지게 되어 파형정형부(104)에서의 출력은 제2c도와 같이 정상재생시(제5b도의 출력) 보다 그 검출위치가 앞서게 되어 검출오차()이 발생하게 되는 문제점이 있었다.However, in the conventional phase control apparatus of VCA capstan motor, when the tape is played at high speed, the relative speed of the tape is increased, and thus the level of the control pulse reproduced by the control head is increased as shown in FIG. As shown in FIG. 2C, the output from the unit 104 has its detection position ahead of the normal playback (output of FIG. 5B). There was a problem that occurs.
따라서 본 고안의 목적은 캡스턴모터의 변속모드시에 변속모드에 따라 임의의 시간 동안 펄스를 지연시키는 펄스지연수단을 파형정형부와 분주부사이에 설치하여 캡스턴모터의 위상을 보다 정확히 제어하도록하여 변속 고속재생시에 재생된 콘트롤 펄스의 위상이 달라지는 것을 방지토록 하는 제어장치를 제공함에 있다.Therefore, an object of the present invention is to install a pulse delay means for delaying a pulse for an arbitrary time according to the shift mode in the shift mode of the capstan motor between the waveform shaping unit and the division unit so that the phase of the capstan motor can be controlled more accurately. The present invention provides a control device that prevents the phase of a reproduced control pulse from changing at high speed.
이와 같은 목적을 달성하기 위한 본 고안은 브이씨알에 설치되어 비디오테이프의 이송을 수행하는 캡스턴을 회전시키는 캡스턴모터와, 비디오테이프로 부터 콘트롤 신호를 재생하는 콘트롤신호 재생부와, 상기 콘트롤 신호 재생부로부터 재생된 콘트롤 신호를 구형파로 변환하는 파형정형수단과, 비디오테이프의 재생속도의 변속모드에 따라 일정한 시간동안 상기 파형정형수단에서 출력되는 콘트롤 신호를 지연시켜 출력하는 펄스지연수단과, 상기 펄스지연수단으로 부터 얻어진 콘트롤신호와 기준신호와의 위상을 비교하여 그 차신호를 출력하는 위상비교수단과, 상기 위상비교수단의 출력을 받아 상기 캡스턴 모터를 제어하는 캡스턴모터 구동수단을 포함하여 구성된 것이다.The present invention for achieving the above object is a capstan motor for rotating the capstan to transfer the video tape is installed in the V-Cal, a control signal reproducing unit for reproducing the control signal from the video tape, the control signal reproducing Waveform shaping means for converting the control signal reproduced from the square wave into a square wave, pulse delay means for delaying and outputting the control signal output from the waveform shaping means for a predetermined time in accordance with a shift mode of the reproduction speed of the videotape; And a phase comparing means for comparing the phase of the control signal obtained from the means and the reference signal and outputting the difference signal, and a capstan motor driving means for receiving the output of the phase comparing means and controlling the capstan motor.
이하 본 고안을 첨부한 도면에 의거 상세히 설명하면 다음과 같다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
제3도는 본 고안 브이씨알의 캡스턴모터 위상 제어장치 구성도로서, 이에 도시한 바와 같이, 비디오 테이프의 주행 속도를 제어하는 캡스턴모터(14) 와, 상기 캡스턴 모터(14)에 의해 주행하는 테이프를 스캔하여 콘트롤펄스를 읽어들이는 콘트롤헤드(5)와, 상기 콘트롤헤드(5)로 부터 재생한 콘트롤펄스를 임의레벨로 증폭 출력하는 제1증폭부(6)와, 상기 제1증폭부(6)로 부터 증폭된 콘트롤펄스를 파형정형화하여 출력하는 파형정형부(7)와, 상기 파형정형부(7)에서 출력된 콘트롤펄스를 캡스턴모터(14)의 변속모드에 따라 일정한 시간동안 지연시켜 출력하는 펄스지연부(8)와, 상기 펄스지연부(8)를 통해 지연된 콘트롤펄스를 분주시키는 분주부(9)와, 일정레벨의 기준신호를 발생하는 기준신호발생부(3)와, 상기 기준신호발생부(3)로 부터 발생된 기준신호를 지연시키는 모노멀티(4)와, 상기 모노멀티(4)를 통해 지연된 기준신호와 분주부(9)를 통해 분주된 콘트롤펄스의 위상을 비교하여 그 차신호를 출력하는 위상비교부(10)와, 상기 캡스턴 모터(14)로 부터 발생된 주파수를 검출하는 주파수 검출기(15)와, 상기 주파수검출기(15)로 부터 검출한 주파수를 임의레벨로 증폭하는 제2증폭부(1)와, 상기 제2증폭부(1)에서 증폭된 주파수를 전압으로 변환하여 출력하는 주파수/전압변환부(2)와, 상기 주파수/전압변환부(2)의 출력전압과 위상비교부(10)의 차전압을 가산하여 출력하는 가산부(11)와, 상기 가산부(11)에서 가산된 전압을 임의레벨로 증폭 출력하는 오차증폭부(12)와, 상기 오차증폭부(12)에서 증폭된 전압에 따라 스위칭되어 캡스턴 모터(14)의 구동을 제어하는 모터구동부(13)로 구성한다.3 is a configuration diagram of the capstan motor phase control apparatus of V-seal according to the present invention. As shown therein, a capstan motor 14 for controlling the traveling speed of a video tape and a tape traveling by the capstan motor 14 are shown. A control head 5 for scanning and reading the control pulse, a first amplifier 6 for amplifying and outputting the control pulse reproduced from the control head 5 to an arbitrary level, and the first amplifier 6 Waveform shaping unit 7 for outputting the control pulse amplified from the waveform shaping and outputting the waveform, and the control pulse output from the waveform shaping unit 7 is delayed for a predetermined time according to the shift mode of the capstan motor 14 and output. A pulse delay unit 8 for distributing control pulses delayed by the pulse delay unit 8, a reference signal generator 3 for generating a reference signal of a predetermined level, and the reference The reference signal generated from the signal generator 3 A phase comparator 10 for comparing the phase of the control pulse divided through the division signal 9 with the reference signal delayed through the mono-multi 4 and the divider 9 for softening and outputting the difference signal; And a frequency detector 15 for detecting a frequency generated from the capstan motor 14, a second amplifier 1 for amplifying the frequency detected from the frequency detector 15 to an arbitrary level, and the first amplifier. The frequency / voltage converter 2 converts the frequency amplified by the amplifier 1 into a voltage and outputs the difference voltage between the output voltage of the frequency / voltage converter 2 and the phase comparator 10. An adder 11 for adding and outputting, an error amplifier 12 for amplifying and outputting the voltage added by the adder 11 to an arbitrary level, and switching according to the voltage amplified by the error amplifier 12 And a motor driver 13 for controlling the drive of the capstan motor 14.
또한 상기한 펄스지연부(8)는 상기 파형정형부(7)로 부터 정형화된 콘트롤펄스의 상승 또는 하강에지를 검출하는 에지검출부(8a)와, 상기 에지검출부(8a)로 부터 검출되어 입력된 펄스를 클럭신호(CLK)에 동기시켜 카운트하는 카운터부(8b)와, 사용자의 키이선택에 따른 캡스턴모터(14)의 변속모드를 설정하는 모드설정부(8c)와, 상기 모드설정부(8c)에서 설정된 모드에 따라 콘트롤펄스의 지연량을 설정하는 지연량설정부(8d)와, 상기 지연량설정부(8d)에서 설정한 지연량과 카운터부(8b)와, 사용자의 키이선택에 따른 캡스턴모터(14)의 변속모드를 설정하는 모드설정부(8c)와, 상기 모드설정부(8c)에서 설정된 모드에 따라 콘트롤펄스의 지연량을 설정하는 지연량설정부(8d)와, 상기 지연량설정부(8d)에서 설정된 지연량과 카운터부(8b)에서 계수한 콘트롤펄스를 비교하여 그 결과신호를 출력하는 비교부(8e)와 상기 비교부(8e)의 결과신호와 파형정형부(7)의 콘트롤펄스를 논리곱하여 분주부(9)에 출력하는, 제1, 제2 앤드게이트(AND1)(AND2) 및 플립플립(8G)으로 된 논리제어부(8f)로 구성한다.In addition, the pulse delay unit 8 is an edge detector 8a for detecting the rising or falling edge of the control pulse formulated from the waveform shaping section 7 and the edge detection unit 8a is detected and inputted A counter unit 8b for counting pulses in synchronization with the clock signal CLK, a mode setting unit 8c for setting a shift mode of the capstan motor 14 according to the user's key selection, and the mode setting unit 8c A delay amount setting section 8d for setting a delay amount of the control pulse according to the mode set in step 6), a delay amount and a counter section 8b set by the delay amount setting section 8d, and the user's key selection. A mode setting unit 8c for setting the shift mode of the capstan motor 14, a delay amount setting unit 8d for setting the delay amount of the control pulse in accordance with the mode set in the mode setting unit 8c, and the delay The delay amount set by the quantity setting section 8d is compared with the control pulse counted by the counter section 8b. The first and second ends of the comparison unit 8e for outputting the resultant signal and the resultant signal of the comparison unit 8e and the control pulse of the waveform shaping unit 7 are output to the division unit 9. The logic controller 8f includes gate AND1 AND2 and flip flip 8G.
이와 같이 구성된 본 고안의 작용 및 효과를 제5도를 참조하여 상세히 설명하면 다음과 같다.When described in detail with reference to Figure 5 the operation and effects of the present invention configured as described above.
먼저 콘트롤헤드(5)에서 재생된 콘트롤펄스를 제1증폭부(6)에서 증폭하여 일정 임계전압을 갖고 있는 파형 정형부(7)에 입력하여 제5a도와 같이 파형정형한 후 펄스지연부(8)의 제1, 제2앤드게이트(AND1)(AND2)와 에지검출부(8a)에 인가하면 에지검출부(8a)에서는 콘트롤 펄스의 에지를 제5b도와 같이 검출하여 그 검출된 에지 신호에 의해서 카운터부(8b)의 카운트값을 초기화시킨 후, 클럭신호(CLK)에 따라 카운트하여 최대치(max : 임의로 설정된 최대의 카운트 값)까지 증가시키며, 또한 캡스턴 모터(14)의 변속모드에 따라서 미리 설정되어 있는 콘트롤 펄스의 지연량(NO)을 갖고 있는 지연량설정부(8d)의 값과 카운터부(8b)의 값을 서로 비교하여 지연량설정부(8d)의 값과 카운터부(8b)의 값이 일치하였을때 비교부(8e)에서는 하이(HIGH) 신호가 도면 제5e도와 같이 발생되므로 콘트롤 펄스가 하이인 기간에서는 제1앤드게이트(AND1)가 동작하여(도면 제5f도 참고) 플립플롭(8G)을 세트시키고(도면 제5h도의 상승시간)콘트롤 펄스가 로우(LOW)인 기간에서는 제2앤드게이트(AND2)가 동작하여(도면 제5g도 참고) 플립플롭(8G)을 리세트시켜(도면 제5h도 하강시간) 분주부(9)에 인가하여 파형정형부(7)의 출력을 임의로 입력되는 모드 설정부(8c)의 모드에 따라 일정시간 지연시킨 재생 콘트롤 펄스를 얻을 수 있게 된다.First, the control pulse reproduced by the control head 5 is amplified by the first amplifier 6 and inputted to the waveform shaping unit 7 having a predetermined threshold voltage. The waveform is shaped as shown in FIG. When the first and second AND gates AND1 (AND2) and the edge detector 8a are applied to the edge detector 8a, the edge detector 8a detects the edge of the control pulse as shown in FIG. After initializing the count value of (8b), it counts according to the clock signal CLK and increases it to the maximum value (max: the maximum count value arbitrarily set), and is preset in accordance with the shift mode of the capstan motor 14 The value of the delay amount setting section 8d and the value of the counter section 8b, which have the delay amount NO of the control pulse, are compared with each other, so that the value of the delay amount setting section 8d and the counter section 8b are different. When they match, the comparator 8e generates a high signal as shown in FIG. 5e. Therefore, when the control pulse is high, the first and gate AND1 operates (see FIG. 5f) to set the flip-flop 8G (rise time in FIG. 5h), and the control pulse is low. The second and gate AND2 is operated (see FIG. 5G) to reset the flip-flop 8G (FIG. 5H also falls time), and applies the divided portion 9 to the waveform shaping unit 7. According to the mode of the mode setting unit 8c which output is arbitrarily input, it is possible to obtain a regeneration control pulse with a predetermined time delay.
여기서 카운터부(8b)는 다음의 에지신호가 들어오기 전까지 카운트값이 0부터 Nmax까지 계속 반복하여 이런 방법으로 지연된 콘트롤 펄스는 분주부(9)에서 모드에 따라 분주된 후위상 비교부(10)에 입력되어 캡스턴 모터의 위상비교 신호로 동작하여 변속 고속 재생시에 콘트롤 펄스의 위상이 달라지는 것을 방지하게 된다.Here, the counter section 8b continuously repeats the count value from 0 to Nmax until the next edge signal is input. It is inputted to and operated as a phase comparison signal of the capstan motor to prevent the phase of the control pulse from shifting at high speed reproduction.
이상에서와 같이 본 고안은 변속모드에 따라 재생된 콘트롤 펄스의 위상이 달라지는 것을 방지하고 보다 정확한 콘트롤 펄스 검출을 행함으로써 정도가 높은 VCR의 캡스턴 모터의 위상제어장치를 구성하는 것이 가능하게 되는 효과가 있다.As described above, the present invention prevents the phase of the reproduced control pulse from changing according to the shift mode, and makes it possible to construct a phase control device of the capstan motor of a high precision VCR by detecting the control pulse more accurately. have.
Claims (3)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019900001673U KR950010540Y1 (en) | 1990-02-15 | 1990-02-15 | Phase control pulse recurrence apparatus of capsturn motor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019900001673U KR950010540Y1 (en) | 1990-02-15 | 1990-02-15 | Phase control pulse recurrence apparatus of capsturn motor |
Publications (2)
Publication Number | Publication Date |
---|---|
KR910015987U KR910015987U (en) | 1991-09-25 |
KR950010540Y1 true KR950010540Y1 (en) | 1995-12-18 |
Family
ID=19295997
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR2019900001673U Expired - Fee Related KR950010540Y1 (en) | 1990-02-15 | 1990-02-15 | Phase control pulse recurrence apparatus of capsturn motor |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR950010540Y1 (en) |
-
1990
- 1990-02-15 KR KR2019900001673U patent/KR950010540Y1/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
KR910015987U (en) | 1991-09-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0169479B1 (en) | Auto-tracking method and apparatus of a magnetic recording/reproducing apparatus | |
US5920214A (en) | Method and apparatus for generating an eight-to-fourteen modulation data restoring clock signal | |
US4680746A (en) | Recording disc rotary drive control apparatus | |
US4611252A (en) | Video tape recorder | |
EP0213549B1 (en) | Automatic tracking system for magnetic recording and reproducing apparatus | |
NL8001145A (en) | SERVO CONTROL CIRCUIT FOR A SIGNAL RECORDING AND / OR DISPLAY DEVICE WITH ONE OR MORE ROTATABLE SIGNAL TRANSDUCERS. | |
NL192896C (en) | Phase servo control circuit for a videotape device with a directing function. | |
KR950010540Y1 (en) | Phase control pulse recurrence apparatus of capsturn motor | |
KR890001414B1 (en) | Servo circuit of magnetic reproducing apparatus | |
US4649439A (en) | System for reproducing a video signal in a still picture reproduction | |
JPH11232772A (en) | Disk rotation controller | |
JPS6142328B2 (en) | ||
KR0141728B1 (en) | V-Cal's Tape Speed Compensation Method and Device | |
US5396337A (en) | Method and apparatus for effecting consecutive program recordings with a VCR using a program end signal | |
US5777814A (en) | Apparatus for preventing picture fluctuation and correcting pulse in video cassette recorder | |
JPH0636588B2 (en) | Video signal playback device | |
JPS6256584B2 (en) | ||
KR0173952B1 (en) | Spindle Motor Control Circuit of Variable Speed CD-ROM | |
KR100196855B1 (en) | Method for generating control rotary switching pulse in vcr | |
JP2597968B2 (en) | Rotating head type video signal reproducing device | |
JPH02139749A (en) | Phase control device for capstan motor | |
JP2911329B2 (en) | Magnetic recording / reproducing device | |
JPS60103546A (en) | Variable speed reproduction tracking device of magnetic recording and reproducing device | |
SU1210139A1 (en) | Device for controlling velocity | |
KR970004661B1 (en) | VCR real time counter progress and stop control device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
UA0108 | Application for utility model registration |
Comment text: Application for Utility Model Registration Patent event code: UA01011R08D Patent event date: 19900215 |
|
UG1501 | Laying open of application | ||
A201 | Request for examination | ||
AMND | Amendment | ||
UA0201 | Request for examination |
Patent event date: 19930215 Patent event code: UA02012R01D Comment text: Request for Examination of Application Patent event date: 19900215 Patent event code: UA02011R01I Comment text: Application for Utility Model Registration |
|
E902 | Notification of reason for refusal | ||
UE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event code: UE09021S01D Patent event date: 19950406 |
|
AMND | Amendment | ||
E601 | Decision to refuse application | ||
UE0601 | Decision on rejection of utility model registration |
Comment text: Decision to Refuse Application Patent event code: UE06011S01D Patent event date: 19950607 |
|
J2X1 | Appeal (before the patent court) |
Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL |
|
UJ2001 | Appeal |
Decision date: 19960305 Appeal identifier: 1995201001594 Request date: 19950707 Appeal kind category: Appeal against decision to decline refusal |
|
UB0901 | Examination by re-examination before a trial |
Patent event code: UB09011R01I Patent event date: 19950707 Comment text: Request for Trial against Decision on Refusal Patent event code: UB09011R02I Patent event date: 19950506 Comment text: Amendment to Description, etc. Patent event code: UB09011R02I Patent event date: 19930215 Comment text: Amendment to Description, etc. |
|
UG1604 | Publication of application |
Patent event code: UG16041S01I Comment text: Decision on Publication of Application Patent event date: 19951124 |
|
B701 | Decision to grant | ||
UB0701 | Decision of registration after re-examination before a trial |
Patent event date: 19960305 Patent event code: UB07012S01D Comment text: Decision to Grant Registration Patent event date: 19951024 Patent event code: UB07011S01I Comment text: Transfer of Trial File for Re-examination before a Trial |
|
REGI | Registration of establishment | ||
UR0701 | Registration of establishment |
Patent event date: 19960409 Patent event code: UR07011E01D Comment text: Registration of Establishment |
|
UR1002 | Payment of registration fee |
Start annual number: 1 End annual number: 3 Payment date: 19960409 |
|
UR1001 | Payment of annual fee |
Payment date: 19971229 Start annual number: 4 End annual number: 4 |
|
UR1001 | Payment of annual fee |
Payment date: 19981221 Start annual number: 5 End annual number: 5 |
|
UR1001 | Payment of annual fee |
Payment date: 20001130 Start annual number: 6 End annual number: 6 |
|
UR1001 | Payment of annual fee |
Payment date: 20011127 Start annual number: 7 End annual number: 7 |
|
UR1001 | Payment of annual fee |
Payment date: 20020830 Start annual number: 8 End annual number: 8 |
|
FPAY | Annual fee payment |
Payment date: 20031008 Year of fee payment: 9 |
|
UR1001 | Payment of annual fee |
Payment date: 20031008 Start annual number: 9 End annual number: 9 |
|
LAPS | Lapse due to unpaid annual fee | ||
UC1903 | Unpaid annual fee |