[go: up one dir, main page]

KR950005457B1 - 플로트 커패시터를 갖는 반도체 장치 - Google Patents

플로트 커패시터를 갖는 반도체 장치 Download PDF

Info

Publication number
KR950005457B1
KR950005457B1 KR1019920015608A KR920015608A KR950005457B1 KR 950005457 B1 KR950005457 B1 KR 950005457B1 KR 1019920015608 A KR1019920015608 A KR 1019920015608A KR 920015608 A KR920015608 A KR 920015608A KR 950005457 B1 KR950005457 B1 KR 950005457B1
Authority
KR
South Korea
Prior art keywords
float
semiconductor device
semiconductor chip
capacitor
float capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019920015608A
Other languages
English (en)
Other versions
KR940004796A (ko
Inventor
김진성
Original Assignee
금성일렉트론주식회사
문정환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 금성일렉트론주식회사, 문정환 filed Critical 금성일렉트론주식회사
Priority to KR1019920015608A priority Critical patent/KR950005457B1/ko
Publication of KR940004796A publication Critical patent/KR940004796A/ko
Application granted granted Critical
Publication of KR950005457B1 publication Critical patent/KR950005457B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

내용 없음.

Description

플로트 커패시터를 갖는 반도체 장치
제1도 및 제2도는 종래 일반적으로 알려지고 있는 반도체 장치의 구조를 보인 도면으로서, 제1도는 종단면도.
제2도는 동상의 내부 투시 평면도.
제3도 내지 제6도는 본 발명에 의한 플로트 커패시터를 갖는 반도체 장치를 설명하기 위한 도면으로서, 제3도는 본 발명 반도체 장치의 구조를 보인 종단면도.
제4도는 동상의 내부 투시 평면도.
제5도는 본 발명 반도체 장치에 사용되는 플로트 커패시터의 사시도.
제6도는 제5도에 도시한 플로트 커패시터의 개념 설명도.
* 도면의 주요부분에 대한 부호의 설명
1 : 반도체칩 1a : 본드패드
1a',1" : 전원 및 접지패드 2 : 리드프레임
3 : 금속와이어 4 : 몰드수지
10 : 플로트 커패시터 11 : 폴리이미드필름
12,12' : 전극 13 : 강유전체
14,14' : 플로트 커패시터패드 15,15' : 전송선
본 발명은 반도체 장치, 예를들면 고집적, 고속, 저전압디바이스(Device)용 반도체 장치에 관한 것으로, 특히 반도체칩의 전원패드(Vcc Pad)와 접지패드(Vss Pad)사이에 다바이스 구동시 전원임피던스(Impedance)의 영향을 감소시키는 플로트 커패시터(Float Capacitor)를 설치하여 저전압디바이스에서의 노이즈 마진(Noise Margin)감소에 대응하게 함으로써 디바이스의 노이즈 문제를 해소하고, 스피드(Speed) 향상에 적합하도록 한 플로트 커패시터를 갖는 반도체 장치에 관한 것이다.
일반적으로 알려지고 있는 반도체 장치는 제1도 및 제2도에 도시한 바와같이, 반도체칩(1)과, 상기 반도체칩(1)이 탑재되는 패들(Paddle)(2a)과 이 패들(2a)의 양측에 인접하게 배열되어 상기 반도체칩(1)에 와이어본딩되는 다수개의 인너리드(Inner Lead)(2b) 및 이 리드(2b)에 연장형성된 아웃리드(2c)를 가지는 리드프레임(2)과, 상기 반도체칩(1)의 각 본드패드(Bond Pad)(1a)와 리드프레임(2)의 각 인너리드(2b)를 전기적으로 접속연결하는 다수개의 금속와이어(Metal Wire)(3)와, 와이어본딩된 반도체칩(1)과 리드프레임(2)의 인너리드(2b)를 포함하는 일정면적을 밀폐시켜 패키지 몸체를 형성하는 몰드수지(4)로 구성되어 있다.
도면중 미설명 부호 5는 반도체칩(1)을 리드프레임(2)의 패들(2a)위에 부착고정하기 위한 에폭시 접착제를 보인 것이다.
이러한 반도체 장치를 조립함에 있어서는 먼저 소잉공정에 의해 웨이퍼 상태에서 개개로 분리된 반도체칩(1)을 리드프레임(2)의 패들(2a)위에 접착제(5)를 이용하여 부착고정하는 다이어태치(Die Attach)공정을 수행하고, 다이어태치된 반도체칩(1)의 각 본드패드(1a)와 리드프레임(2)의 각 인너리드(26)들을 골드(Gold)나 알루미늄(Al)재질의 금속와이어(3)을 이용하여 전기적으로 접속연결하는 와이어본딩(Wire Bonding)공정을 수행한 후, 에폭시 몰딩 컴파운드등과 같은 몰드수지(4)를 이용 상기 반도체칩(1)과 리드프레임(2)의 인너리드(2b)들을 포함하는 일정면적을 밀폐시켜 패키지 몸체를 형성하는 몰딩(Molding)공정을 수행한 다음, 패키지 몸체의 양외측으로 돌출된 다수의 리드(2c)를 지지하고 있는 댐바(Dambar) 및 타이바(Tiebar)를 절단하여 각각 독립된 패키지로 분리하는 트림(Trim)공정 및 상기 리드(2c)들을 소정형태로 절곡형성하는 포밍(Forming)공정을 행하는 순서로 조립하게 된다.
여기서, 상기 반도체칩(1)의 전원패드(Vcc Pad)(1a') 및 접지패드(Vss Pad)(1a")는 와이어본딩시 각각의 금속와이어(3)에 의해 리드프레임(2)의 전원리드(2b')와 접지리드(2b")에 각각 연결되어 구동회로를 구성하고 있으며, 상기와 같이 조립완료된 반도체 장치는 그의 양외측으로 돌출된 아웃리드(2c)들이 기판(도시되지 않음)에 형성된 각각의 도전패턴에 솔더링(Soldering)되는 것에 의하여 실장되어 소기의 동작을 하게되는 것이다.
그러나, 상기한 바와 같은 종래 구조의 반도체 장치는 최근 디바이스가 고속, 고집적 및 저전압(5V에서 3V로)형태로 발전됨에 따라 전원선 임피던스, 예컨대 디바이스의 회로 구성품인 인덕턴스(Inductance) 또는 레지스턴스(Resistance)로 인해 발생되는 전원선 임피던스에 의해 노이즈 마진(Noise Margin)이 적어져 노이즈 문제가 대두되는 단점이 있었다. 이를 방지하기 위하여 종래에는 반도체칩(1) 자체내의 회로설계 기술향상을 꾀하고 있으나, 이에는 한계가 있는 것이었고, 작업이 어렵다는 문제가 있었다.
이를 감안하여 창안한 본 발명의 목적은 디바이스 구동시 인덕턴스 또는 레지스턴스에 의한 전원임피던스의 영향을 감소시키는 플로트 커패시터를 구비하여 저전압 디바이스에서의 노이즈 마진감소에 대응하게 함으로써 디바이스의 노이즈 문제를 해소하고, 스피드 향상을 도모한 플로트 커패시터를 갖는 반도체 장치를 제공함에 있다.
상기와 같은 본 발명의 목적을 달성하기 위하여, 반도체칩과, 그 반도체칩이 탑재되는 패들 및 상기 반도체칩에 와이어본딩되는 다수개의 인.아웃리드를 가지는 리드프레임과, 상기 반도체칩의 본드패드와 리드프레임의 인너리드를 전기적으로 접속연결시키는 다수개의 금속와이어와, 와이어본딩된 반도체칩과 리드프레임의 인너리드를 포함하는 일정면적을 밀폐시켜 패키지 몸체를 형성하는 몰드수지를 구비한 반도체 장치를 구성함에 있어서, 상기 반도체칩의 전원패드 및 접지패드 사이에 디바이스 구동시 인덕턴스 또는 레지스턴스에 의한 전원임피던스의 영향을 감소시키는 플로트 커패시터를 설치하여 저전압디바이스에서의 노이즈 마진 감소에 대응하도록 구성함을 특징으로 하는 플로트 커패시터를 갖는 반도체 장치가 제공된다.
상기 플로트 커패시터는 라미네이션에 의해 반도체칩 위에 부착된다.
상기 플로트 커패시터는 소정크기의 폴리이미드필름 내부에 다층 구조의 전극이 형성되어 그 전극 사이에는 강유전체가 수납되고, 상기 폴리이미드필름의 대각방향 모서리에는 반도체칩의 전원 및 접지패드에 연결되는 플로트 커패시터 패드가 형성되어 전송선에 의해 상기 양전극에 각각 연결되어 구성된다.
상기 플로트 커패시터는 적어도 1PF이상의 여러 소형 커패시터가 직렬 또는 병렬로 연결되어 구성된다.
상기 플로트 커패시터의 폴리이미드 필름 두께는 10㎛―500㎛, 전극의 두께는 1㎛―100㎛, 강유전체()의 두께는 0.1㎛이상으로 형성되어 구성된다.
이와같이된 본 발명에 의한 플로트 커패시터를 갖는 반도체장치는 디바이스 구동시 플로트 커패시터에 의해 인덕턴스 또는 레지스턴스에 의한 전원임피던스의 영향이 감소됨으로써 저전압 디바이스에서의 노이즈 마진 감소에 대응할 수 있으므로 디바이스의 노이즈 문제를 해소할 수 있고, 디바이스의 동작 스피드를 향상시킬 수 있다는 효과가 있으며, 또한 플로트 커패시터 내부에 분할 패드를 형성함으로써 반도체칩의 레이 아웃(Lay Out)시 전원패드를 상, 하로 분할하여 설계할 수 있는 등 반도체칩의 설계가 보다 자유로워지는 효과도 있다.
이하에서는 상기한 바와같은 본 발명에 의한 플로트 커패시터를 갖는 반도체 장치를 첨부도면에 의거하여 보다 상세히 설명하겠다.
제3도는 본 발명에 의한 플로트 커패시터를 갖는 반도체 장치의 전체 구성을 보인 종단면도이고, 제4도는 동상의 내부 투시평면도이며, 제5도는 본 발명에 사용되는 플로트 커패시터의 사시도이고, 제6도는 제5도에 도시한 플로트 커패시터의 개념 설명도로서 이에 도시한 바와같이, 본 발명에 의한 플로트 커패시터를 같는 반도체 장치는 다수개의 본드패드(1a)가 구비된 반도체칩(1)과, 상기 반도체칩(1)이 탑재되는 패들(2a) 및 다수의 인·아웃리드(2b)(2c)를 가지는 리드프레임(2)과, 상기 칩(1)과 리드프레임(2)의 인너리드(2b)를 전기적으로 연결하는 금속와이어(3)와, 패키지몸체를 형성하는 몰드수지(4)를 구비한 반도체 장치를 구성함에 있어서, 상기 반도체칩(1)의 전원패드(1a')와 접지패드(1a")사이에 디바이스 구동시 인덕턴스 또는 레지스턴스에 의한 전원임피던스의 영향을 감소시키는 플로트 커패시터(10)를 설치하여 구성한 것으로, 도면에서 종래 구성과 동일한 부분에 대해서는 동일부호를 부여하였다.
상기 플로트 커패시터(10)는 라미네이션(Lamination)에 의해 반도체칩(1)위에 부착되어 있다.
또한, 상기 플로트 커패시터(10)는 소정크기의 폴리이미드필름(11) 내부에 단층 또는 다층구조의 전극(12)(12')이 형성되어 이 전극(12)(12')들 사이에는 강유전체(13)가 수납되고, 상기 폴리이미드필름(11)의 대각방향 모서리에는 반도체칩(1)의 전원패드(1d) 및 접지패드(1a")에 연결되는 플로트 커패시터패드(14)(14')가 형성되어 각각의 전송선(15)(15')에 의해 상기 양 전극(12)(12')과 연결된 구성으로 되어 있으며, 반도체칩(1)의 전원패드(1a') 및 접지패드(1a")에 제 2 금속와이어(16)에 의해 전기적으로 연결되어 인가되는 전원을 일정하게 유지시킴으로써 전원임피던스의 영향을 감소시키도록 되어있다.
또한, 상기 전극(12)(12') 및 전송선(15)(15')은 도금(Plating) 및 에칭(Etching)에 의해 형성되어 있으며, 본 발명 플로트 커패시터를 구성함에 있어서는 상기한 바와같이, 양 전극(12)(12')의 사이에 폴리이미드와 같은 절연성의 강유전체(13)을 수납하여 구성하게 되는데, 하나의 커패시터로 구성할 수도 있고, 도시되지는 않았으나, 여러개의 소형 커패시터를 직력 또는 병렬로 연결함으로써 용량을 조절할 수 있도록 구성할 수도 있다. 따라서 플로트 커패시터(10)의 구성시, 패키지되는 디바이스에 대응하여 다수의 소형 커패시터를 직렬 또는 병렬로 연결함으로써 커패시터의 제작이 보다 용이해지는 것이다.
이때 하나의 작은 커패시터의 용량은 적어도 1PF이상이 되도록 함이 바람직하다.
한편, 상기한 플로트 커패시터(10)를 제조함에 있어서는 열경화성 폴리이미드 필름(11)의 두께를 10㎛―500㎛정도로, 전극(12)(12')의 두께를 1㎛―100㎛ 정도로, 강유전체(13)의 두께를 0.1㎛이상으로 함이 바람직하다.
이와같이 구성되는 본 발명의 플로트 커패시터를 갖는 반도체 장치의 조립과정은 상술한 일반적인 반도체 장치의 조립공정중 다이어태치 공정후 반도체칩(1)위에 플로트 커패시터(10)를 부착하는 플로트 커패시터 마운팅 공정을 추가하는 것에 의하여 제3도와 같은 플로트 커패시터를 갖는 반도체 장치를 조립하게 되는 것이다.
이상에서 상세히 설명한 바와같이, 본 발명에 의한 반도체 장치는 통상적인 반도체 장치의 반도체칩 상부에 디바이스 구동시 인덕턴스 또는 레지스턴스에 의한 전원임패던스의 영향을 감소시키는 플로트 커패시터를 설치하여 구성한 것으로, 디바이스 구동시 플로트 커패시터의 작용에 의해 인덕턴스 또는 레지스턴스에 의한 전원임피던스의 영향이 감소되므로 저전압 디바이스에서의 노이즈 마진 감소에 적절하게 대응가능하게 됨으로써 디바이스의 노이즈 문제를 해소할 수 있을 뿐만아니라 디바이스의 동작 스피드를 향상시킬 수 있다는 효과가 있다며, 또한 플로트 커패시터의 내부에 분할패드를 형성함으로써 반도체칩의 레이아웃시 전원패드를 상,하로 분할하여 설계할 수 있는 등, 반도체칩의 설계가 보다 자유로워지는 효과도 있다.

Claims (5)

  1. 다수개의 본드패드(1a)가 구비된 반도체칩(1)과, 상기 반도체칩(1)이 탑재되는 패들(2a) 및 다수개의 인·아웃리드(2b)(2c)를 가지는 리드프레임(2)과, 상기 칩(1)과 리드프레임(2)의 인너리드(2b)를 전기적으로 연결하는 금속와이어(3)와, 패키지 몸체를 형성하는 몰드수지(4)를 구비한 반도체 장치를 구성함에 있어서, 상기 반도체칩(1)의 전원패드(1a')와 접지패드(1a") 사이에 디바이스 구동시 인덕턴스 또는 레지스턴스에 의한 전원임피던스의 영향을 감소시키는 플로트 커패시터(10)를 설치하여 구성함을 특징으로 하는 플로트 커패시터를 갖는 반도체 장치.
  2. 제1항에 있어서, 상기 플로트 커패시터(10)는 라미네이션에 의해 반도체칩(1)위에 부착고정됨을 특징으로 하는 플로트 커패시터를 갖는 반도체 장치.
  3. 제2항에 있어서, 상기 플로트 커패시터(10)는 소정크기의 폴리이미드필름(11) 내부에 다층구조의 전극(12)(12')이 형성되어 그 전극(12)(12')사이에는 강유전체(13)가 수납되고, 상기 폴리이미드필름(11)의 대각방향 모서리에는 반도체칩(1)의 전원패드(1a') 및 접지패드(1a")에 와이어본딩되는 플로트 커패시터패드(14)(14')가 각각 형성되어 전송선(15)(15')에 의해 상기 양 전극(12)(12')과 연결되어 구성됨을 특징으로 하는 플로트 커패시터를 갖는 반도체 장치.
  4. 제2항에 있어서, 상기 플로트 커패시터(10)는 적어도 1PF이상의 용량을 갖는 다수의 소형커패시터가 직렬 또는 병렬로 연결되어 구성됨을 특징으로 하는 플로트 커패시터를 갖는 반도체 장치.
  5. 제3항 또는 제4항에 있어서, 상기 플로트 커패시터(10)의 폴리이미드 필름(11)의 두께는 10㎛―500㎛, 전극(12)(12')의 두께는 1㎛―100㎛, 강유전체(13)의 두께는 0.1㎛이상으로 형성됨을 특징으로 하는 플로트 커패시터를 갖는 반도체 장치.
KR1019920015608A 1992-08-28 1992-08-28 플로트 커패시터를 갖는 반도체 장치 Expired - Fee Related KR950005457B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019920015608A KR950005457B1 (ko) 1992-08-28 1992-08-28 플로트 커패시터를 갖는 반도체 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920015608A KR950005457B1 (ko) 1992-08-28 1992-08-28 플로트 커패시터를 갖는 반도체 장치

Publications (2)

Publication Number Publication Date
KR940004796A KR940004796A (ko) 1994-03-16
KR950005457B1 true KR950005457B1 (ko) 1995-05-24

Family

ID=19338674

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920015608A Expired - Fee Related KR950005457B1 (ko) 1992-08-28 1992-08-28 플로트 커패시터를 갖는 반도체 장치

Country Status (1)

Country Link
KR (1) KR950005457B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102052599B1 (ko) 2018-06-15 2020-01-22 어업회사법인주식회사바로원푸드 화입기

Also Published As

Publication number Publication date
KR940004796A (ko) 1994-03-16

Similar Documents

Publication Publication Date Title
US5646831A (en) Electrically enhanced power quad flat pack arrangement
KR100204753B1 (ko) 엘오씨 유형의 적층 칩 패키지
US6531765B2 (en) Interdigitated capacitor design for integrated circuit lead frames and method
US5615089A (en) BGA semiconductor device including a plurality of semiconductor chips located on upper and lower surfaces of a first substrate
US7339258B2 (en) Dual row leadframe and fabrication method
US6445077B1 (en) Semiconductor chip package
US5252854A (en) Semiconductor device having stacked lead structure
JP2000133767A (ja) 積層化半導体パッケ―ジ及びその製造方法
JPH08195329A (ja) 集積回路における薄膜チップコンデンサ及びその製造方法
JPH0722454A (ja) 半導体集積回路装置
KR950005457B1 (ko) 플로트 커패시터를 갖는 반도체 장치
US5811875A (en) Lead frames including extended tie-bars, and semiconductor chip packages using same
US11444012B2 (en) Packaged electronic device with split die pad in robust package substrate
KR100635386B1 (ko) 고속 신호 처리가 가능한 반도체 칩 패키지
KR20050000972A (ko) 칩 스택 패키지
JP3250992B2 (ja) 積層チップパッケージ
KR100537893B1 (ko) 리드 프레임과 이를 이용한 적층 칩 패키지
KR950003904B1 (ko) 반도체 패키지
KR940010298A (ko) 반도체 패키지 및 그의 제조방법
KR20050022650A (ko) 리드 프레임을 이용한 비지에이 패키지
KR200235610Y1 (ko) 적층형반도체패키지
CN119208282A (zh) 引线框架结构及其封装结构
JP2629461B2 (ja) 樹脂封止形半導体装置
KR970007842B1 (ko) 플라스틱 반도체 패키지
KR100290783B1 (ko) 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

G160 Decision to publish patent application
PG1605 Publication of application before grant of patent

St.27 status event code: A-2-2-Q10-Q13-nap-PG1605

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 10

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 11

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 12

FPAY Annual fee payment

Payment date: 20070419

Year of fee payment: 13

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 13

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20080525

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20080525

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000