[go: up one dir, main page]

KR950003244B1 - 다층 회로판 제조공정 - Google Patents

다층 회로판 제조공정 Download PDF

Info

Publication number
KR950003244B1
KR950003244B1 KR1019880700981A KR880700981A KR950003244B1 KR 950003244 B1 KR950003244 B1 KR 950003244B1 KR 1019880700981 A KR1019880700981 A KR 1019880700981A KR 880700981 A KR880700981 A KR 880700981A KR 950003244 B1 KR950003244 B1 KR 950003244B1
Authority
KR
South Korea
Prior art keywords
composite
substrate
foil
applying
insulating material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019880700981A
Other languages
English (en)
Other versions
KR890701304A (ko
Inventor
해롤드 레이크
포올 이. 그랜드몬트
Original Assignee
더 폭스보로 컴패니
에드워드 에이, 맥인 타이어
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 더 폭스보로 컴패니, 에드워드 에이, 맥인 타이어 filed Critical 더 폭스보로 컴패니
Publication of KR890701304A publication Critical patent/KR890701304A/ko
Application granted granted Critical
Publication of KR950003244B1 publication Critical patent/KR950003244B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/465—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0548—Masks
    • H05K2203/0554—Metal used as mask for etching vias, e.g. by laser ablation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0041—Etching of the substrate by chemical or physical means by plasma etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H05K3/182—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
    • H05K3/184—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method using masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/422—Plated through-holes or plated via connections characterised by electroless plating method; pretreatment therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661—Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Radar Systems Or Details Thereof (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Burglar Alarm Systems (AREA)
  • Laminated Bodies (AREA)

Abstract

내용 없음.

Description

[발명의 명칭]
다층 회로판 제조공정
[도면의 간단한 설명]
제1도는 본 발명의 방법을 사용하여 제조된 다층 회로판의 연속 구성에 대한 개략 단면도이다.
제2도는 제1도의 단계 7에서 도시된 다층 회로판의 구성에서 사용하기 위한 포일 피복을 패턴화하기 전후의 복합체에 대한 개략 단면도이다.
제3도-제6도는 제1도의 단계들 7과 8사이의 다른 지점에서 다층 기판을 도시한 개략 단면도이다.
제7도는 제1도의 단계 8에서 도시된 다층 회로판의 구성에서 사용하기 위한 포일 피복을 패턴화하기 전후의 또다른 복합체에 대한 개략 단면도이다.
제8도는 포일 피복 복합체를 사용하는 다층 PWB를 제조하는 또다른 방법에 대한 연속적 개략도이다.
[발명의 상세한 설명]
[관련출원]
본 출원은 1985년 6월 10일자로 본 출원과 동시에 미합중국에 출원되고 본 출원인에게 양도되었으며 본 명세서에서 인용함으로써 본 출원에 병합되는 "인쇄 배선판에 대한 레지스트 패턴화 방법(Method of Patterning Resist Printer Wiring Board)"이라는 제하의 미합중국 출원 제742,742호와 관련이 있다.
[발명의 배경]
본 발명은 인쇄 배선판의 제조에 관한 것으로서, 더욱 구체적으로는 일반적인 애디티브(additive)법을 사용한 다층 인쇄 배선판의 제조에 관한 것이다.
전자 회로 부품의 집적화 및 소형화는 지난 20년이상 동안 인쇄 배선판 기술의 한계에 도전하고 있다. 인쇄 회로판, 더욱 정확하게 말하면 인쇄 배선판(PWB)은 몇가지 중요한 역활을 한다. 첫째, 특수 패키징된 집적회로, 저항 등과 같은 전자 부품은 편평하고 보통 견고한 카드형 판(board)의 표면상에 장착되거나 탑재된다. 따라서, PWB는 부품에 대한 지지체로서 제공된다. 두번째, PWB는 판의 표면상에 화학적으로 에칭되거나 도금된 도체 패턴을 사용하여 부품들간에 소망하는 전기적 상호접속을 형성한다. 또한, PWB는 히트 싱크(heat sink)로서 작용하는 금속 영역을 포함할 수 있다. 집적회로의 사용이 증가함에 따라 상호 접속 밀도가 더 높게되며, 따라서 판의 다른 면상에서 도체 패턴을 사용하여 추가의 상호접속을 형성하는 양면 PWB가 필요해졌다. 이러한 경향은 다층 PWB라 불리는 상호접속된 다층판으로 확대되었다. 층으로부터 층으로의 접속은 도금된 관통 호울에 의해 통상 이루어진다.
도체 패턴은 통상적으로 구리 포일이 피복된 에폭시 섬유 유리기판(substrate)을 포토에칭함으로써 형성된다. 포토레지스트층은 구리포일에 도포된 다음, 스텐슬형 필름 아트워크 마스크를 통하여 자외선에 노출시킴으로써 패턴화된다. 포토 레지스트의 노출된 영역은 중합된다. 비중합 영역은 화학적 용액에 의해 제거되고, 남아있는 포토레지스트의 보호 장벽 아래로 소망의 도체 패턴인 구리 영역을 남긴다. 노출된 구리가 이어서 에칭되며, 남아 있는 포토 레지스트는 결과로서 생성된 도체 패턴을 노출시키게끔 화학적으로 제거된다. 물론 이 공정에서는 많은 공지의 방식으로 변화가 있을 수 있는데, 예컨데 전기도금된 구리가 도체를 형성하게끔 패턴화된 레지스트를 통하여 첨가되는 패턴 도금 방식이 그것이다.
그러나, 도체 패텅의 에칭을 필요로 하는 이들 모두는 상부 표면만이 부식제로부터 보호되기 때문에 도체 패턴을 다양하게 언더커트(undercut)한다. 언더커팅은 극히 미세한 도체 라인이 요구될때 점차 문제가 되고 있다.
증가된 회로 집적화와 함께, 표면 장착 기술(SMT)은 전자 회로의 조밀화를 크게 진척시켜 소요 공간을 70%까지 감소시켰다. 표면 장착 디바이스(SMD)들은 PWB의 표면에 직접 적용되어, 기상, 솔더 리플로우(reflow) 또는 다른 기술을 사용하여 납땜된다. 미세한 피치의 많은 단자들을 갖는 표면 장착된 직접 회로들의 정합에는 PWB 도체에 대한 극히 정교한 리졸루션(resolution)이 요구된다.
동시에, 무전해 도금 기술이 빠르게 개선되어 왔다. 이 시스템에서는 일본인 제조자에 의해 종이 라미네이트 기판상에 널리 사용되는 도체 경로가 큰 도금조에서 금속 용착에 의해 화학적으로 성장된다. 개선된 도금조 구성 및 도금조 조작 시스템에 의해 일본 아닌 다른곳에서 무전해 도금 기술의 사용이 최근 장려되어 왔다. 한 방법에 있어서, 촉매기판이 포토 레지스트로 코팅되며, 레지스트를 패턴화한 후 레지스트를 관통한 호울은 무전해 도금을 사용하여 금속으로 채원진다. 도체가 삭감, 즉 에칭에 의한 것이 아니라 금속의 첨가에 의해 생성되기 때문에, 이 방법을 "애디티브(additive)"방법이라 한다. 도체 경로는 이 방식으로 소망의 두께로 생성될 수 있다. 일반적으로, 무전해 도금 기술은 언더커팅의 효과를 감소시키거나 배제하고 순수한 금속의 직선형 면 도체를 생성한다. 그런데, 이 기술은 구리 용착 및 고착력을 증진시키기 위해 색다른 촉매 물질의 사용을 필요로 한다.
그러나, SMD 회로가 고밀도화 되어 다층 PWB에 주의가 집중되었고 몇가지 경합하는 기술이 전개되고 있다. 단순히 적재된 섬유 유리 에폭시 PWB들이 함께 결합될 수 있고, 도금된 관통호울을 뚫음으로써 상호접속이 형성될 수 있다. 공소결 세라믹 기술은 또다른 적재 기술을 사용한다. 삽입와이어 매트릭스가 또한 제안되었다. 그런데, 이들 시스템 모드 몇가지 결점을 갖는다. 예를 들어 4층 PWB에서의 층 2 및 3에서 상호 접속이 요구될 경우, 전체 구조를 통하여 관통호울이 형성되어야 하며, 따라서 달리 사용될 수 있는 층 1 및 4에서의 "유효 영역"을 소모시킨다. 2개 이상의 내부층들간에 매설된 상호 접속부를 가진 소위 블라인드 바이어(blind via)는 현행 기술과는 잘 조화되지 않는다.
[발명의 개요]
따라서, 본 발명의 제1목적은 단일 기판상에 새로운 도체 패턴 및 블라인드 바이어를 포함하는 다층 도체회로를 제조하기 위한 기술을 제공하는 것이다. 본 발명의 제2목적은 비접속층의 공간을 소모시키지 않는 블라인드 바이어를 갖는 다층 PWB를 제공하는 것이다. 본 발명의 제3목적은 SMD용 단일 기판상에 복잡한 다층 PWB를 제조하기 위한 경제적 방법을 제공하는 것이다.
본 발명의 목적은 도전성 포일 피복 절연 필름으로 이루어지는 별도로 제조된 복합에 구조를 사용함으로써 달성된다. 도전성 측은 별도의 방법으로 패턴화되고 에칭된다. 이어서, 복합체가 기판 아래의 포일 패턴측에 접착되거나, 선재하는(preexisting) 다층 구조 및 절연 필름의 선택된 영역이 무전해 도금을 위해 하부 배치된 금속 위치아래로 제거된다. 절연 필름안으로 패턴화된 모든 개구는 상측 표면과 동일 평면으로 되도록 순수금속으로 완전 무전해 도금되어 도체 및 바이어를 형성한다. 추가의 특유의 패턴화된 복합체가 필요에 따라 적용 및 완전 도금되어, 블라인드 바이어를 포함하는 실제로 무제한의 복잡성을 갖는 다층 구조를 형성한다.
바람직한 방법에 있어서, 절연 필름은 광처리 가능한 영구 건식필름(PDF)이 좋다. 바람직하게는 구리인 금속 포일 측은 종래의 방식으로 포토에칭될 수 있다. 포일이 노출에너지를 차단하기 때문에, 비경화 PDF는 "판 이탈"을 발생시키는 도체 예비 패턴화 조작에 의해 영향을 받지 않는다. 복합체가 PWB 아래의 포일 패턴 측에 접착한 후, PDF는 마스크를 통하여 노출되고, 그 자신의 피복하부나 PWB의 선재하는 상부 표면상의 금속의 하부영역을 노출시키게끔 요망되는 곳에서 제거된다. 후자의 경우, 어느 접착 물질도 제거될 수 있다. PDF에서의 개구가 이어서 도체 및 바이어를 형성하게끔 완전 무전해 도금된다. 판 위에서의 작업 모두가 애디티브 방식으로 수행되며, 따라서 종래 기술의 삭감 방법에 의해 신뢰가능하게 달성될 수 있는 것보다 더 미세한 라인(더높은 리졸루션)으로 연속적으로 순수금속의 다평면 도전 경로를 얻는다. 무전해 도금이 다층 기판상의 금속이 없는 영역에서 서로 시작될 수 있기 때문에, 이 기술은 선행층과는 별개로 회로 패턴을 설계한다는 점에서 궁극적인 적응성을 제공한다.
포일 피복 복합체를 또한 사용하는 또다른 기술에 있어서, 복합체는 선재하는 PWB 구조 위의(즉, 외측의) 포일측에 접착된다. 이어서, 포일은 절연물질의 선택된 층간 접속 영역을 노출시키게끔 판에서 레지스트 패턴화된다. 에칭 처리에 의해, 전기도금 또는 부전해 도금을 위하여 하부 배치 금속 위치 아래의 노출된 절연 물질이 제거된다. 절연 물질에서의 개구 모두는 이어서 외부 포일층 위의 금속으로 완전 도금되며, 이어서 외부 포일층은 두번째로 레지스트 패턴화되어 도체를 형성한다. 추가의 포일 피복 절연층이 PWB구조의 양측 또는 어느 한 측에 적용되어, 블라인드 바이어에 의해 상호 접속된 실질적으로 어떤 필요한 복잡성을 갖는 다층 PWB를 형성한다.
[상세한 설명]
이하, 다수의 회로판을 동시에 수용하는 도금조에서의 화학적 도금을 사용하여 종래의 기판상에 고밀도의 복잡한 개별층들을 구성할 수 있는 다층 PWB 공정을 설명한다. 전체 공정은 필요한 만큼 고도로 자동 조작될 수 있으며, 복합체 생성은 개별적으로 진행한다. 이 공정은 경합하는 타 기술에 비교하여 다용도적일 뿐만 아니라 크게 경제적인 것으로 증명될 것이다.
제1도은 대표적인 다층 PWB의 9단계 구성을 단면도로 도시한 도면이다. 주어진 층 면에서의 주어진 도체 경로의 크기는 어느 주어진 면에서의 도체 패턴이 극히 복잡할 수 있기 때문에 설명을 간단히 하기 위해 생략된다. 제1도에 도시된 바와 같이 단면에서 노출된 주어진 층에서의 금속 영역은 두 층 사이의 수직 상호 접속점에 단독으로 대응할 수 있거나, 도체 경로를 통한 부분일 수 있는데, 예를 들면 층 면의 종이에 대해 직각이거나 비스듬해진다. 단계 1 내지 5는 단일 공면인 도체층을 형성하기 위한 영구 건조 필름을 통한 무전해 도금을 예시하고 있다. 상이한 두가지 복합체가 단계들 7 및 8에서 각각 첨가된다. 제1도의 단계 8까지 이르는 단계들의 세부사항이 제3도-6도에 구체적으로 도시되어 있다.
단계 1에서, 기판(10)은 도전성 금속 포일(12)로 덮여진다. 기판은 합성수지, 유리, 세라믹, 세라믹 코팅금속, 종이 라미네이트, 카드 보드 또는 섬유와 같은 어떤 절연 물질로 제조된 시이트일 수 있다. 합성 수지의 예로는 페놀포름알데히드, 멜라민 및 에폭시가 있다. 바람직한 기판은 에폭시 섬유 유리 복합체이다.
도전성 금속 포일(12)은 소망의 전기적 및 기계적 특성과 화학적 및 열적 저항성을 갖는 금속들로부터 선택된다. 바람직한 포일(12) 금속은 통상적으로 두께가 약 0.5 내지 3밀인 구리이다.
단계 2에서, 금속 포일(12)은 도전성 트레이스(trace)를 형성하게끔 패턴화된다. 포토레지스트(도시생략)가 포일(12)에 적용될 수 있고 마스크를 통하여 노출될 수 있다. 다음, 노출된 포토레지스트는 제거되고, 그 아래의 금속은, 소망의 금속 회로 패턴 트레이스(14)를 남기게끔 에칭된다. 포토레지스트 조성물은 액체 레지스트를 사용한 종래의 라미네이션 또는 스펀-온(spun-on) 처리를 이용하여 건조 필름 형태로 통상적으로 적용된다. 레지스트는 아트워크 마스크를 통하여 자외(UV) 방사선에 노출되는 것에 의하여 또는 전자 비임 또는 레이저로 직접 패턴화될 수 있다. 금속 포일 패턴화의 또다른 방법은 상술된 계류중인 출원에 교시되어 있다. 트레이스(14)는 완성된 도체를 스스로 구성하도록 의도되지 않기 때문에, 포일(12)은 두꺼운 층에 대한 삭감 기술에서 발생하는 언더커팅 문제없이 고리졸루션의 미세한 라인 패턴화를 허용하도록 매우 얇은 것이 좋다.
제1도의 단계 3에서, 금속 포일(12)로 형성된 도전 패턴(14)은 바람직하게는 광 경화 가능 유전체 필름인 광 처리 가능 절연 물질(16)로 덮여진다. 절연물질(16)은 바람직하게는 라미네이션 처리를 사용하며 건조층 형태로 적용된 비경화 PDF이다.
바람직한 PDF 물질은 E.I. DuPont de Nemours ＆ Co.로부터의 정밀 두께를 갖는 UV 경화 폴리아크릴로니트릴이며 PAR-001로 지정된다. 이 물질의 바람직하지 않는 특성은 구리에 잘 달라붙지 않는다는 것이다. 따라서, 더욱 널리 쓰이고 통상적으로 사용 가능한 형태의 패턴화된 절연체 적용으로서 사용하기에 적합하게 하는 구리 고착력 촉진제를 포함한다. 더욱 통상적으로 알려진 형태의 PDF의 단점은 도금 마스크로서 사용하기에는 비실용적이라는 것이다. 특히, 구리 고착력 촉진제는 도금조안으로 용해되어 허용될 수 없는 단기간후에 도금조를 망가뜨린다. 본 발명에서 사용되는 PAR-001 PDF는 구리 고착력 촉진제 없이 도입하여, 도금조를 망가뜨리지 않고 도금 마스크로서 사용될 수 있다. 그러나, 경화후에는 구리에 잘 달라붙지 않는다. 비경화 PDF는 유연성 있고 다소 끈적끈적하여 구리에 일시적으로 고착한다. 비구리 기판에 적층된 비경화 PDF는 경화시 기판 물질(이 경우 에폭시)에 영구적으로 접착하게 된다.
단계 4에서, PDF(16)는 소망의 도전 패턴의 윤곽을 나타내는 마스크를 통하여 UV에 노출함으로써 패턴화된다. 마스크는 단계 2의 포토레지스트 마스크와 완전히 반대이다. 노출된 영역(18)는 단계 4에서 볼 수 있는 바와 같이 중합되고 경화되어 잔류한다. 경화된 PDF(18) 사이의 영역은 화학적으로 제거되어, 아래에 놓인 구리 트레이스(14)가 노출되는 틈, 즉 개구를 형성한다. 개구는 따라서 무전해 도금을 위한 구리 위치를 노출시킨다. 노출된 구리 트레이스는 도금조 용액내의 구리 이온이 친화력을 갖는 촉매 위치로서 제공된다. 금속은 모두 개구가 단계 5에서 도시된 바와 같이 상측 표면과 동일 평면으로 되도록 수수 구리(20)로 채워질때까지, 즉 "완전 도금"될때까지 화학적 부착에 의해 두께가 "성장"한다.
제1도에서 도시된 바와 같은 단계 1-5에서, PCF 도금 마스크가 구리에 고착하지 않는 문제는 전체층에서의 구리 트레시스(14) 모두가 도금을 위해 노출되기 때문에 발생되지 않는다. 기판의 에폭시와 PDF사이에는 단지 층과 층의 경계면 만이 있다. 따라서, 경과후 PDF는 기판(10)에 영구적으로 접착되는데, 도금된 도체가 본래의 구리 트레이스(14)에 따라서 매설되고 이 구리 트레이스가 이어서 기판(10)에 접착된다.
제1도의 단계 6에서 도시된 바와 같이, 제2PDF층이 도포되고 영구 절연체 패턴(22)을 남기게끔 처리된다. 그런데, 이 경우 특정 금속 도체 영역은 노출되지 않고 PDF(22)에 의해 덮여진다.
단계 6에서는 선재하는 층에서 구리 도체를 제거한 구리/PDF의 층 대 층 경계면이 있기 때문에, 고찰력 문제가 대두할 것이다. 우연히 안일이지만, PDF는 주석에 상당한 무리없이 잘 고착한다. 따라서, PDF 고착을 가능하게 하기 위한 하나의 기술은 주석으로 단계 5에서의 금속도체(20)의 노출된 표면을 덮는 것이다. 이것은 비경화 PDF를 적층하기 전에 침지 주석 코팅 단계에 의해 수행될 수 있다. 침지 주석 코팅은 다른 처리에서의 납땜을 촉진시키기 위한 플래시 코팅으로서 사용되다. 그 결과로서 생성된 코팅은 수 옹스트롬 정도로 매우 얇으나, 구리와 PDF간의 연결부로서 완전히 적합하다. 또다른 기술로서, 단계 5의 선재하는 판넬의 무전해 주석 도금이 또한 사용될 수 있다.
PDF(22)를 적충하고 패턴화한 후, 노출된 금속 위치 2U를 도금할 필요가 있다. 주석 위에 구리나 귀금속을 무전해 도금하는 것은 어려운데, 도금하기 전에 극히 얇은 노출된 주속 코팅을 제거하게끔 주석 제거 도금조를 먼저 사용하는 것이 바람직하다. 이어서, 노출된 구리는 단계들 4 및 5에서와 같이 PDF에서의 틈을 통하여 무전해 도금된다. 그 결과의 구조가 제3도에 도시되어 있다.
하부 배치의 금속이 없는 별도의 새로운 회로 도체 패턴을 첨가하기 위해, 제2도에 도시된 '복합체"(24)가 별도의 "판외"(off-board) 처리로 제조된다. 매우 얇은 구리 포일 피복층(26)(약 1/2밀 두께의 1/2온스 구리 포일)이 비경화 PDF 시이트(28)의 한 측면위에 열간 압연에 의해 라미네이트 된다. 이어서, 포일측이 포토패턴화되어 얇은 도체 패턴 트레이스(30)를 형성한다. 포일이 얇아서 매우 미세한 라인이 에칭될 수 있다. 금속 포일(26)은 UV 포토레지스트 적용, 화학 UV 방사선에 대한 노출, 하부 배치 포일의 후속 에칭으로 노출된 영역 제거 및 노출되지 않은 레지스트 제거와 같은 종래의 기술을 사용하여 포토 에칭된다. 금속 포일(26)은 감광성 PDF(28)용 시일드로서 작용하여, PDF가 도체 패턴화에 의해 교란되지 않게(즉,중합도지 않은 상태로 남아있게)한다.
다음, 아직까지 비경화 PDF를 유지하고 있는 복합체(24)가 그 포일 패턴측에서 제3도에 도시된 바와 같이 다층 기판의 상부 표면(32)에 접착된다. 그러나 그보다 먼저 양면 필름 고착제가 선재하는 기판 표면(32)에 도포된다. 아크릴성 필름 고착제가 제거 가능한 캐리어 사이에서 1,2 또는 3밀 두께로 삽입될 수 있다. 복합체를 기판에 접착시킨 후에, 제4도 및 제5도에 도시된 바와 같이 PDF(28)는 경화된 절연체 패턴(34)을 남기게끔 광처리 된다. 제5도는 제1도의 전체 시퀸스중 단계 7에 대응한다. 구리 포일 트레이스가 하측상에 존재하는 곳마다, 위에 놓인 PDF는 바이어 및 도체를 형성하게끔 호울 및 체널을 남기도록 구멍이 뚫려진다. 포일 트레이스는 도금을 위한 촉매 위치이다. 따라서, 포일/PDF 결합은 단지 일시적이며, 비경화 PDF 상태에서는 문제되지 않는다. 게다가, 기판 표면(32)상의 금속 영역이 새로운 층을 통하여 도금되는 곳에서 그 영역은 PDF의 개공을 통하여 노출된다. 동일 용제(예를 들어, 1,1,1 트리클로르에탄)에 의해 비중합된 PDF 및 아크릴성 필름을 제거한다. 이어서, 구리 바닥을 가진 개구가 제6도에 도시된 바와 같이 무전해 도금된다.
제5도 및 제6도에 도시된 PDF 패턴화 및 도금 동작은 제1도의 단계 4 및 5와 유사하다. 그러나, 도금에 대한 일부 개시점, 즉 제5도에 도시된 구리 위치(30)들이 예컨대 제1도의 단계들 4 및 6에서 유일하게 사용된 선재하는 구리 위치와 결정적으로 다르다. 제5도에서의 위치(30)는 도체 트레이스 패턴(30)이 형성된 포일 피복층(26)(제2도)의 하부이다. 복합체 상의 이 극히 얇은 포일 도체(30)는 선행층에서 하부 배치 금속이 없는 영역에서 무전해 도금을 위한 새로운 위치를 형성한다. 경화된 PDF 절연체층(22) 및 아크릴성 고착제 필름은 포일 위치(20) 아래에 놓인다. 주지해야 할 것은, 복합체의 PDF가 자신의 피복 도체 패턴과 일치하지 않는 영역(36)에서 제거되고, 밑에 있는 층에 접속부를 도금할 수 있다는 것이다. 따라서, 복합체를 사용함으로써 현재의 금속이나 새로운 금속위에 융통성이 있게 완전도금할 수 있게 된다. 또한 선재하는 기판의 표면(32)에서 노출된 일부의 도체는 제거된다. 즉 새로운 층에 전기적으로 접속되지 않는다. 따라서,복합체와 기판 사이의 아크릴성 필름 고착체층은 다음과 같은 두가지 문제를 해결한다:즉, 첫째로, 복합체 하부상의 트레이스를 기판 표면(32)상의 아래에 높인 경화된 PDF에 접착시키고, 둘째로, 제거되는 노출된 구리도체를 복합체의 비경화 PDF에 접착시킨다.
주지해야 할 것은, 도전 패턴을 주석 코팅하는 대신 제1도의 단계 1-5에서 동일한 아크릴성 고착제 필름 기술을 사용할 수도 있지만 고착제 필름은 PDF만큼 온도 안정성이 없기 때문에 고착제 필름 층의 수를 최소화시키는 것이 좋다. 따라서, PDF만(즉, 비복합체) 첨가되는 곳에서는 하부 배치구리의 주석 코팅이 바람직하다.
제6도는 후속층을 첨가히기 전의 제1도의 단계 8에 대응한다. 개공들이 성장하는 다층 고조의 상부표면과 평면으로 되도록 도금되는 제6도 도시의 공정후에, 제1도의 단계 6에서와 같이 PDF 단독(단계 3-5와 같이)이나 제7도에서와 같은 또다른 복합체가 제1도의 단계 7에서 첨가될 수 있다. 제7도는 상이한 도체 패턴(30')이 제2도와 유사한 방식으로 형성되는 제2복합체(40)를 도시하고 있다. 복합체(40)는 포일측 아래에 접착되고, PDF는 제3도, 제4도 및 제5도에 도시되고 상술된 바와 동일한 방법을 사용하여 제1도의 단계 8에서 도시된 구성을 남기게끔 필요한 만큼 광처리 된다. 남아있는 경화된 PDF(42)는 신구 금속에 걸쳐서 개구를 남기며, 새로운 금속은 피복 패턴(30')에 의해 제공된다. 개구는 구리 위치로부터 제1도의 단계 9에 도시된 바와 같이 상부 표면과 동일 평면으로 되도록 완전 도금되어, 이 설명에서의 다층 구조를 완성시킨다. 표면 장착 부품이 상부 도체 표면에 직접 부착된다. 솔더 마스크(도시생략)가 표면도체를 보호하기 위해 적용되어, 부품 부착에 필요한 노출된 위치만을 남긴다.
제1도의 단계 3-5 및 7-9는 특정 다층 PWB를 구성하게끔 필요에 따라 교체되거나 반복될 수 있다.
선재하는 다층 기판에 복합체가 적용되는 것으로 설명되었지만, 복합체는 마찬가지로 에폭시 유리판과 같은 절연 기판상에 제1회로층으로서 쉽게 적용될 수 있다. 추가의 복합체 및 절연층이 필요하다면 이어어 첨가될수 있다.
이 방법의 주요 특징은 다층 구조의 상부에서 직접 작업하는 어려움 없이 어떠한 도전 금속 패턴(30,30')도 설계할 수 있다는 것이다. 예를 들어, 이미 구성된 다층 기판과 상반되는 성장 방법이 사용될 수 있다. 또한, 실제 조립시간을 최소화하기 위해 다수의 회로가 동시에 마련되거나 사전에 마련될 수 있다.
광처리 가능 절연물질 및 패턴화된 도전성 포일 복합체를 활용하는 방법은 종래 기술의 방법에 비하여 다음과 같은 추가 장점을 갖는다:(1) 패턴화된 구리 포일이 더 이상의 도금 또는 에칭없이 다층판에 직접 적용될 수 있는 도전회로를 형성한다:(2) 매설된 도체 와이어가 필요 없다:(3) 복합체가 다층 절연층에서 호울을 뚫어서 도금하지 않고 수직방향 접속부 및 블라이드 바이어를 형성하다:(4) 판위의 처리 방법은 개선된 도체 리졸루션, 윤곽 및 형상을 갖는 완전 애디티브 방법이다. 그 결과로서 생성된 도전 경로는 지속적으로 순수한 금속을 형성된다. 처리 단계의 감소 및 무전해 도금조에서의 침지에 의해 기판 도체를 간단히 금속화 하는 능력에 의해, 애디티브 회로판이 종래 방법보다 더 적은 비용으로 배치(batch) 처리하여 더 큰 체적으로 형성될 수 있다. 아울러, 무전해 도금은 세미애디티브(semi-additive) 처리나 무전해 도금 기술을 활용하는 처리와는 달리 깊고 작은 직경의 바이어(높은 가로세로비)를 갖는 더 높은 밀도의 판을 제조하기 위한 수단을 제공한다.
제1도-제7도에서 예시된 전술한 기술이 갖는 단점중 하나는 비경화 PDF가 연성이서 다소 신장될 수 있기 때문에 현존하는 다층 PWB 표면상에 패턴화된 포일 복합체를 레지스터할때 그 복합체의 치수 안정도를 고려할 필요가 있다는 것이다. 게다가, 부구리 고착제인 도금조 양립가능 PDF는 여분의 고착제 또는 주석 도금 단계를 필요로 한다. 이러한 전술한 기술의 단점이 그 장점에 비해더 크다고 볼수 있지만, 이러한 특정 단점은 광처리 기능 PDF 절연체보다 에칭가능 포일 피복 절연 물질을 사용하는 제8도에서 상세히 도시된 기술로 모두 배제된다.
이 방법은 절연 물질(50)의 양측상에 구리 포일을 피복한 것에서부터 시작된다(제8도 단계 1). 외부 포일층(52,54)은 레지스트 방법에 의해 에칭되어, 절연 물질을 선택적으로 노출시키는 개구, 즉 미소 호울(56)을 형성한다. 호울(56)은 도체 패턴이 아니라, 절연체 본체(50)안으로의 작은 윈도우, 즉 입구이다.
외부 포일층(52,54)은 절연층(50)의 에칭용 레지스트 마스크로서 제공된다. 절연체(50)는 한 포일층으로부터 다른 포일층가지 에칭될때까지 몇가지 방법중 어느 하나에 의개 개구(56)를 통하여 부식제에 노출된다. 중합체 절연 에칭의 적당한 수단은 여러가지 습식 화학작용, 플라즈마 또는 "건식"에칭, 또는 적당한 레이저 에너지이다. 포일층(52,54)은 에칭 처리로부터 그 하부 배치의 절연체를 보호하며, 이에 의해 절연체가 선택적으로 개공되어 포일의 각 윈도우(56)로부터 복합체의 다른 측상의 하부 배치포일층까지 절연체에 호울, 즉 틈(58)을 형성한다.
다음, 절연체(50)의 틈(58)은 단계 4에서 도시된 바와 같이 금속으로 채워져서 포일층들(52,54)사이의 상호 접속 포스트, 즉 바이어(60)를 형성한다. 바이어(60)는 한 층에서 다른 층으로 모든 경로를 통하기 때문에, 단계 2 및 3에서 나타낸 바와같이 윈도우들이 한쪽 또는 다른쪽에 형성되든 아니면 양쪽 모두에 형성되든 아무런 차이가 없다. 어떤 경우든지, 틈(58)들은 금속 도금에 의해서 채워진다. 무전해 도금이 이용될 수도 있고, 또는 포일(52,54)이 그대로(즉, 패턴화 되지 않음)이기 때문에, 호울들을 통해 도금하기 위한 표준 공정에 따라 틈(58)들의 벽들상에 얇은 스타터 층을 무전해 도금한 후에 전기 도금이 이용될 수도 있다. 감응식 무전해 도금후의 전기도금 기법은 구리 박막층의 무전해 도금을 위한 촉매 위치들을 형성하도록 틈들내의 촉매 감응 용액을 적용하는 단계를 포함한다. 도금된 후, 호울들내의 구리 박막층은 외부 포일 표면까지의 연속적인 전기 도체을 형성하여, 나머지의 도금이 보다 고속의 전기도금 방법에 의해 수행될 수 있도록 한다.
가로 세로비가 큰 호울들을 전기도금한는 것은 어렵다. 그런데, 제1도의 매우 얇은 절연체 내의 틈들은 가로 세로비가 비교적 작기 때문에, 이 경우에는 전기 도금이 가능하다. 어떤 경우든지, 펄스 도금, 기계적 교반, 공기 스파징 등, 호울들의 전기 도금을 증진시키기 위한 임의의 공지기법의 잇점을 취하는 것이 바람직하다. 전형적인 호울, 즉 윈도우 4mil 정도의 폭을 갖게 된다. 이상적으로, 외부 절연체층은 그 절연체 틈들의 가로 세로비가 도금을 용이하게 하기 위해 약 2정도로 되도록 1 내지 2밀 정도의 두께를 갖게 된다.
다음에, 외부 포일층(52,54)은 표준 기법에 따라, 또는 상기 언급한 관련 출원에 개시된 레지스트 패턴화 방법에 따라 도체 패턴(52',54')으로 제에칭된다. 포일의 패턴화는 포일 피복(한쪽만) 절연물질을 포일외측에서 어느 한쪽 또는 양쪽 모두에 접착함에 의해서 추가 층들이 부가될 수 있는 양면도체 패턴을 남긴다. 제8도의 단계 6은 외측상에 포일 피복층(68,70)이 형성된 절연층(64,66)을 단계 5의 구조에 접착하는 양면기법을 나타낸다.
단계 7에서 나타낸 바와같이, 원래의 절연체층(50)의 표면 상에 형성된 두층의 도체 패턴 상에서 하부 구리 위치와 정렬된 개구들을 형성하도록 포일피복층(68,70)이 에칭된다. 상이한 두 절연층(64,66)이 개공되는 것을 제외하고, 노출된 절연 물질은 앞서 언급한 기법들중 임의의 기법에 따라 다시 에칭된다. 제8도의 단계 8에서 나타낸 바와같이, 최종적인 틈(74)들이 다음에 금속으로 완전히 도금되고, 단계 9에서 나타낸 바와같이 외측포일층에 52'와 같은 하부위치들이 연결된다. 도금은 단순한 무전해 도금 또는 감응식 무전해 도금일 수 있고 그 다음에 전기 도금이 뒤따를 수 있다.
제 8도의 전술한 공정은 각종의 물질 계통을 이용한다. 예를들어 포일피복절연층의 접착은 프레스 또는 로울 접착 공정중에 제1도의 방법에서와 같은 고착제를 이용하거나, 자체의 고착 특성을 갖는 열 경회성 내지 열가소성 플라스틱 절연 물질을 이용함에 의해서 달성될 수 있다. 본 발명에서는 또한 극히 얇은 물질들이 특히 적합하다. 일예로 얇은(.001-.002인치) 열가소성 플라스틱(Du Pont Tefl'on EFP) 시이트들을 이용해서, 전술한 바에 따라 제조되는 형상이 견고한 양면 판(PTH 타입)이거나 폴리이미드와 같은 얇은 가소성 코어인 "코어"구조에 외측 포일층들고 절연 시이트들을 동시에 가열 로울한다. 열가소성 플라스틱 절연체가 사용될때에는 코어 구조의 치수 안정성이 고려되어야 하며, 이 경우 Teflon 열가소성 플라스틱은 회피된다.
제8도의 단계 10에서의 결과적인 구조는 4개의 도체층과 3개의 절연체층을 갖는 다층 PWB를 나타낸다. 중간 절연체층(50)은 그 치수안정성이 당해 응용에 적합한 물질이어야 한다. 특히 바람직한 조합은 코어(50)를 위해 Dupont 사의 폴리이미드 kapton 물질을 사용하고 절연체(64,66)를 위해 Teflon 층들을 사용하는 것이다. 제8도의 단계 10이후에, 추가의 층들이 필요하지 않다면, 그 표면상의 노출된 구리 도체들은 SMD 부착을 위해 필요한 단자들을 노출시키게 되는 솔더마스크로 덮여지게 된다. 이러한 위치들은 다음에 솔더 코팅된다.
건식 글로우 방전 플라즈마나 습식 화학 부식제를 이용해서 Kapton이나 Teflon 등의 중합 절연체를 에칭하는 것이 복잡한 회로 패턴을 위해서는 레이저 비임 에칭보다 바람직하다. 레이저 에칭은 "배기처리"가 아니므로, 각 바이어는 한번에 한층씩 개별적으로 형성하게 된다. Teflon의 경우, 많은 플라즈마가 신속히 에칭한다. 고착제 접착 폴리이미드의 경우, 분사 또는 침지 에칭 기법과 함께 알콜 칼륨 수산용액(KOH)이 적함하다.
바이어 위치들의 도금은 각종의 기법에 의해 달성될 수 있음은 물론 각종의 변형이 가능하다. 예를들어, 전체 외측 포일층은 경로위치들과 동시에 소정 두께로 겹도금될 수 있다. 다른 변형예로서, 도금에 앞서 레지스트 마스크가 외측 포일층에 적용되어, 원하는 도체 패턴들만 겹도금 되거나, 바이어들만 도금되도록 할수 있다. 외측 포일층들은 연속적이기 때문에, 구리포일 도체 패턴상에 포토레지스트 마스크를 통해 선택적으로 도금된 주석-납 합금과 같은 전기 도금된 금속들이 외측 층상의 에칭 레지스트로서 사용될 수 있으며, 상기 전기 도금된 금속들은 그 다음에 바탕 구리 제거시의 에칭 레지스트로서 사용된다. 상기 언급한 관련 출원에는 레지스트 패턴화 방법과 유사한 기법이 전술되어 있다.
제8도의 방법은 블라인드 바이어들을 포함하는 도체 패턴에서 극단적인 복잡성을 허용하면서 물질 및 레지스트화의 용이성과 관련한 잇점들을 제공한다. 경로들 자체는 광처리되지 않고 포일 마스크를 통한 에칭에 의해 형성되기 때문에, 절연 물질의 선택이 광반응 중합체로 제한되지 않는다. 영구적 건식 필름은 균열성을 보완하기는 하지만, 제8도의 방법에서는 유연한 열가소성 플라스틱이 절연체층을 위해 사용될 수 있다. 그런데, Teflon으로 이루어진 절연체 층의 치수적 불안정성에도 불구하고, 예를들어, 그들을 안정한 코어 물질과 함께 사용하고 모든 도체를 온 보드 공정으로 패턴화 하는 것이 레지스트 공정을 용이하게 한다. 절연체층의 접착을 위해 고착제 물질이 필요한 경우, 여러가지 방법이 제8도의 공정과 양립할 수 있게된다. 예를들어, 아크릴 고착제가 사용될 수 있는데, 이것은 구리 위치 아래의 제거를 위해 플라즈마 에칭을 허용하게 된다. 애디티브, 세미-애디티브 또는 패턴 도금 공정으로 제조된 양면 PTH면과 같은 다층 PWB의 안정한 코어 구조는 통상의 PWB 기술에 의해 제공될 수 있다. 외측층들을 솔더 마스크하는 대신에, 포일 피복 절연체 시이트들을 코어의 도체 패턴화된 표면들에 인가하여 PTH의 것에 의한 방법에 의해 내측 바이어들로 되는 것을 제외하고 제8도의 단계 6에서 나타낸 것과 유사한 구조를 형성함으로써 다층화가 시작될 수도 있다.
전형적인 다층 PWB는 절연된 두층, 즉 보다 높은 커패시터스를 달성하기 위해 전압층으로 되는 하나와 접치층으로 되는 다른 하나의 내부 코어를 갖는다. 신호층들은 PWB의 외측층들 상에 형성된다. 특히 유리한 시스템은 전압을 반송하는 내부 코어와 각종의 회로를 위한 접지층들을 표준화 하게 된다. 즉, 전압 및 접지 평면층들은 여러 회로에 서비스하기 위한 충분한 수 및 여러 유형의 관통 접촉 위치들을 갖게 된다. 표준화된 전압 접지 편면구조는 PWB 포맷의 복잡한 회로들의 모델들을 테스트하기 위한 신속한 턴어라운드를 제공한다.
제8도의 공정을 위한 또다른 가능한 절연체 물질 응용시스템은, 예를들어, Teflon이나 기타 열가소성 플라스틱 또는 열경화성 수지가 주입된 그물 또는 유리 스크린을 사용하는 것이다. 그물 또는 스크린은 플라스틱의 치수 안정성을 증진하는데에만 사용되는 것이 아니라, 정확한 두께가 얻어질 수 있도록 한다. 절연층으로 에폭시 섬유 유리판을 사용하는 것도 가능하다.
플라즈마 에칭은 유리섬유로부터 플라스틱을 제거하기는 하지만, 유리섬유를 통한 도금은 바람직하지 못하다는 것을 고려하여야 한다.
당업자라면 본 발명의 원리와 범위를 벗어나지 않고 전술한 설명 및 첨부도면으로부터 다층회로기판을 제조하기 위한 본 발명의 방법에 대해 각종의 변형 및 수정을 가할 수 있을 것이다. 예를들어, 제1도의 방법은 단면다층 PWB의 제조과정을 묘사하고 있지만, 제8도의 양면 기법의 다른 실시예에서 나타낸 것과 근사한 방식으로 한번에 양면을 적층함으로써 제1도의 방법을 양면 기판의 제조에 적용하기 위한 많은 예가 가능하게 된다. 더우기, 제1도 및 제8도의 다른 실시예적 방법은 어떤 경우에는 광처리 가능한 절연체에 대하여, 다른 경우에는 광처리 불가능한 절연체에 대하여 적합하지만, 광처리불능 절연층은, 예를들어, 기존 다층 PWB 구조상의 하부 금속 위치들에 의해 반사될 레이저 비임으로 절연체내에 직접 개구들을 절삭 함으로써 제1도의 방법에서 사용되는 제2도의 복합체(24)를 마련하는데 사용될 수 있다. 단점이라면 "배치 처리"가 아니고 직사 에너지를 필요로 한다는 것이다. 그렇지만, 이와같은 변형예까지도 본원의 특허청구의 범위내에 포함시키고자 한다.

Claims (23)

  1. 영구 절연 필름층의 한 측면상에 도전성 금속 패턴을 형성하는 단계와; 상기 도전성 패턴측이 기판 표면에 인접하도록 금속 도체 지지 기판에 상기 절연층을 도포하는 단계와, 하부 배치의 금속 위치를 노출시키기 위해 미리 결정된 패턴으로 상기 절연층을 개구화하는 단계와, 고체 도체 및 층간 바이어를 형성하기 위해 상기 절연층내의 개구를 채우도록 상기 노출된 금속 위치로부터 금속을 도금하는 단계를 포함하는 것을 특징으로 하는 전기적 상호 접속판의 제조 방법.
  2. 제1항에 있어서, 상기 절연층을 개구화하는 단계는, 상기 절연층에 의해 지지된 도전성 패턴과 상기 기판상의 금속 위치 아래에 개구를 형성하도록 상기 절연층을 개구화하는 단계를 포함하는 것을 특징으로 하는 방법.
  3. 패턴화 가능한 무전해 도금성 금속 포일로써 한 측면상에 피복된 패턴화 가능 절연 필름의 복합체를 형성하는 단계와, 상기 복합체상에 도체 패턴을 형성하기 위해 상기 포일의 부분을 제거하는 단계와, 선재하는 기판 도체 패턴 측면 아래에 상기 복합체를 도포하는 단계와, 촉매 도금 위치로서 상기 피복된 도체 패턴의 최소한 일부분의 하부를 드러내는 개구를 형성하기 위해 상기 필름의 선택된 부분을 제거하는 단계와, 금속으로 채워진 개구를 무전해로 도금하는 단계를 포함하는 것을 특징으로 하는 전기적 상호 접속판의 제조방법.
  4. 제3항에 있어서, 복합체를 기초로 한 다층을 구성하기 위해 상기 단계들을 반복하는 단계를 아울러 포함하는 것을 특징으로 하는 방법.
  5. 제3항에 있어서, 상기 절연 필름은 광처리 가능하며, 상기 필름에 대한 제거 단계는 상기 필름을 광처리함으로써 수행되는 것을 특징으로 하는 방법.
  6. 제5항에 있어서, 상기 절연 필름은 비경화 PDF인 것을 특징으로 하는 방법.
  7. 제6항에 있어서, 상기 금속은 구리이며, 상기 PDF는 실질상 구리 고착 촉진제가 없고 그에따라 상기 무전해 도금 단계에서 사용된 도금조의 오염이 방지되는 것을 특징으로 하는 방법.
  8. 제7항에 있어서, 상기 복합체 도포 단계는 상기 기판과 복합체 사이에 고착제 층을 인가하는 단계를 포함하는 것을 특징으로 하는 방법.
  9. 제8항에 있어서, 상기 고착제 층은 상기 개구를 형성하도록 상기 필름 부분과 함께 제거 가능한 물질로 형성되는 것을 특징으로 하는 방법.
  10. 제3항에 있어서, 상기 포일 제거 단계는 상기 도체 패턴을 형성하기 위해 포토레지스트를 사용하는 단계를 포함하는 것을 특징으로 하는 방법.
  11. 제3항에 있어서, 표면상에 노출된 금속 도체를 갖는 기판을 먼저 형성하는 단계를 아울러 포함하며, 상기 필름의 선택된 부분을 제거하는 단계는 기판 표면상에서 금속 도체상의 최소한 일부 위치와 상기 피복된 포일 패턴 모두의 하부를 드러내는 것을 특징으로 하는 방법.
  12. 제11항에 있어서, 상기 도포 단계는 고착제 물질을 갖는 기판에 상기 복합체를 접착시키는 단계를 포함하는 것을 특징으로 하는 방법.
  13. 무반응 광처리 가능 절연 물질에 도전성 금속 포일을 도포하는 단계와, 무반응 절연 물질이 금속 포일에 의해 시일딩되는 방법으로 금속 포일을 패턴화하는 단계와, 패턴화된 금속 포일이 기판에 인접하게끔 절연 물질-패턴화 금속 포일복합체를 기판에 도포하는 단계를 포함하는 것을 특징으로 하는 전기적 상호 접속판의 제조방법.
  14. 이미 패턴화된 도전성 금속층을 지지하는 절연 물질 사이트로 이루어진 복합체를 형성하는 단계와, 상기 복합체를 기판에 도포하는 단계와, 복합체를 기판에 도포한 후에 상기 절연 물질 시이트를 패턴화하는 단계를 포함하는 것을 특징으로 하는 회로판 제조 방법.
  15. 이미 패턴화된 도전성 금속층을 지지하는 무반응 광처리 가능 절연 무질 시이트로 이루어진 복합체를 형성하는 단계와, 상기 복합체를 기판에 도포하는 단계와, 복합체를 기판에 도포한 후에 광처리에 의해 상기 절연 물질 시이트를 패턴화하는 단계를 포함하는 것을 특징으로 하는 회로판 제조방법.
  16. 이미 패턴화된 도전성 금속층을 지지하는 절연 물질 시이트로 이루어진 복합체를 형성하는 단계와, 상기 복합체를 기판에 도포하는 단계와, 복합체를 기판에 도포한 후에 상기 절연 물질 시이트를 패턴화하는 단계와 상기 기판의 하부 배치 구리 위치로부터 패턴화된 절연 물질을 통해 무전해로 도금하는 단계를 포함하는 것을 특징으로 하는 회로판 제조방법.
  17. 1) 도전성 금속 포일을 절연 기판에 도포하는 단계와, 2) 도전성 금속 포일을 패턴화 하는 단계와, 3) 광처리 가능 절연 물질을 패턴화된 금속 포일에 도포하는 단계와, 4) 하부 배치의 패턴화된 금속 포일의 영역을 노출시키는 개구를 형성하기 위해 절연 물질을 패턴화하는 단계와 5) 상기 절연 물질의 표면까지 상기 개구를 통하여 노출된 도전성 물질을 무전해 도금하는 단계와, 6) 광처리 가능 절연 물질의 부가층을 도포하여 패턴화하고, 수직 방향의 접속부를 형성하도록 절연 물질의 광처리에 의해 노출된 도전성 금속을 무전해 도금하는 단계와, 7) 한 측면이 도전성 금속 포일로 피복된 광처리 가능 절연 물질의 복합체를 준비하는데, 상기 포일은 도전성 금속 회로를 형성하도록 패턴화 되며 상기 절연 물질은 포일에 의해 패턴화 처리로부터 차폐되는 복합체 준비 단계와, 8) 복합체의 패턴화된 금속 회로측을 기판상의 무전해 도금되고 패턴화된 절연 물질의 상부층에 접착시키는 단계와, 9) 복합체의 절연 물질을 패턴화하고 레벨 표면을 형성하도록 노출된 도전성 금속을 무전해 도금하는 단계와, 10) 다층 회로판을 형성하기 위해 단계 6과 단계 7 내지 9를 교대로 하는 단계를 포함하는 것을 특징으로 하는 다층 회로판 제조방법.
  18. 제17항에 있어서, 촉매 위치를 첨가하지 않고 도전성 금속 용액으로 무전해 도금될 수 있는 물질들로 이루어진 그룹으로부터 절연 물질을 선택하는 단계를 아울러 포함하는 것을 특징으로 하는 방법.
  19. 제17항에 있어서, 도전성 금속 용액으로 후속의 무전해 도금하기 위한 촉매 위치를 형성하기 위해 절연 물질을 처리하는 단계를 아울러 포함하는 것을 특징으로 하는 방법.
  20. 제17항에 있어서, 포토레지스트를 도포하여 도전성 금속 포일을 패턴화하는 단계와, 포토레지스트를 마스크를 통하여 노출시키는 단계와, 회로 패턴을 형성하도록 포토레지스트 및 노출된 하부 배치의 금속 포일을 에칭하는 단계를 아울러 포함하는 것을 특징으로 하는 방법.
  21. 제17항에 있어서, 상기 금속은 구리이며, 단계(3)전에 패턴화된 포일을 주석 코팅하는 단계를 아울러 포함하는 것을 특징으로 하는 방법.
  22. 제17항에 있어서, 상기 접착 단계(8)는 기판과 복합체 사이에 고착제 필름층을 인가함으로써 수행되는 것을 특징으로 하는 방법.
  23. 제17항에 있어서, 절연 물질을 레이저 비임으로 패턴화하는 단계를 아울러 포함하는 것을 특징으로 하는 방법.
KR1019880700981A 1986-12-17 1986-12-17 다층 회로판 제조공정 Expired - Fee Related KR950003244B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
USPUS86/02710 1986-12-17
PCT/US1986/002710 WO1988004877A1 (en) 1986-12-17 1986-12-17 Multilayer circuit board fabrication process

Publications (2)

Publication Number Publication Date
KR890701304A KR890701304A (ko) 1989-03-11
KR950003244B1 true KR950003244B1 (ko) 1995-04-06

Family

ID=22195757

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880700981A Expired - Fee Related KR950003244B1 (ko) 1986-12-17 1986-12-17 다층 회로판 제조공정

Country Status (9)

Country Link
EP (1) EP0337986B1 (ko)
JP (1) JPH0710029B2 (ko)
KR (1) KR950003244B1 (ko)
AT (1) ATE88050T1 (ko)
AU (1) AU622100B2 (ko)
DE (1) DE3688255T2 (ko)
DK (1) DK457688A (ko)
NO (1) NO883642L (ko)
WO (1) WO1988004877A1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69024347T2 (de) * 1989-10-30 1996-06-05 Foxboro Co Mehrschichtleiterplatte mit mikroporösen schichten und verfahren zur herstellung
GB2259812B (en) * 1991-09-06 1996-04-24 Toa Gosei Chem Ind Method for making multilayer printed circuit board having blind holes and resin-coated copper foil used for the method
EP0602538B1 (fr) * 1992-12-15 1997-06-04 Asulab S.A. Contacteur "reed" et procédé de fabrication de microstructures métalliques tridimensionnelles suspendues
FR2699323B1 (fr) * 1992-12-15 1995-01-13 Asulab Sa Contacteur "reed" et procédé de fabrication de microstructures métalliques tridimensionnelles suspendues.
JP2775585B2 (ja) * 1994-03-25 1998-07-16 日本メクトロン株式会社 両面配線基板の製造法
JP3112059B2 (ja) 1995-07-05 2000-11-27 株式会社日立製作所 薄膜多層配線基板及びその製法
KR100368868B1 (ko) * 1999-05-17 2003-01-24 주식회사 화승알앤에이 테프론 시트 부착형 전해조 개스킷과 그 제조 방법
CN100392809C (zh) * 2004-12-21 2008-06-04 联华电子股份有限公司 晶片绝缘层内连线的制造方法与结构
CN110476488A (zh) * 2017-03-31 2019-11-19 三菱瓦斯化学株式会社 印刷电路板的制造方法
US10349532B2 (en) * 2017-07-20 2019-07-09 International Business Machines Corporation Method for implementing stub-less printed circuit board vias

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3352730A (en) 1964-08-24 1967-11-14 Sanders Associates Inc Method of making multilayer circuit boards
US3471631A (en) * 1968-04-03 1969-10-07 Us Air Force Fabrication of microminiature multilayer circuit boards
DE1937508C3 (de) * 1969-07-23 1974-01-10 Siemens Ag, 1000 Berlin U. 8000 Muenchen Verfahren zur Herstellung eines mit elektrischen Leitungsbahnen und/oder elektrischen Durchkontaktierungen versehenen Isolierstoffträgers
DE2716545A1 (de) * 1977-04-14 1978-10-19 Siemens Ag Gedruckte schaltungsplatte mit mindestens zwei verdrahtungslagen
WO1983002172A1 (en) * 1981-12-11 1983-06-23 Western Electric Co Circuit board fabrication leading to increased capacity

Also Published As

Publication number Publication date
NO883642L (no) 1988-10-14
KR890701304A (ko) 1989-03-11
EP0337986B1 (en) 1993-04-07
NO883642D0 (no) 1988-08-16
DK457688D0 (da) 1988-08-16
DE3688255T2 (de) 1993-07-22
WO1988004877A1 (en) 1988-06-30
EP0337986A1 (en) 1989-10-25
DE3688255D1 (de) 1993-05-13
ATE88050T1 (de) 1993-04-15
JPH0710029B2 (ja) 1995-02-01
DK457688A (da) 1988-08-16
AU622100B2 (en) 1992-04-02
AU7486787A (en) 1988-07-15
JPH02501175A (ja) 1990-04-19

Similar Documents

Publication Publication Date Title
US4915983A (en) Multilayer circuit board fabrication process
US7351915B2 (en) Printed circuit board including embedded capacitor having high dielectric constant and method of fabricating same
US5258094A (en) Method for producing multilayer printed wiring boards
US5218761A (en) Process for manufacturing printed wiring boards
US5137618A (en) Methods for manufacture of multilayer circuit boards
KR20090110596A (ko) 인쇄회로기판 및 그 제조방법
KR950003244B1 (ko) 다층 회로판 제조공정
KR100642167B1 (ko) 다층 회로의 제조방법
JPH1075069A (ja) Ｙａｇレーザを利用したビルドアップ多層印刷回路基板の製造方法
US20060102383A1 (en) Method of fabricating high density printed circuit board
EP0275686A1 (en) Improved multi-layer printed circuit boards, and methods of manufacturing such boards
CN1021878C (zh) 多层印刷电路板制造方法
IL137026A (en) Method for manufacturing multi-layer wiring boards
US6020049A (en) Product for producing viaholes in reinforced laminates and the related method for manufacturing viaholes
EP0211180A2 (en) Method for manufacture of multilayer circuit board
CA1269759A (en) Multi-layer circuit board fabrication process
KR100302631B1 (ko) 다층 인쇄회로기판 제조방법
US6444403B1 (en) Resin laminated wiring sheet, wiring structure using the same, and production method thereof
JP2622848B2 (ja) プリント配線板の製造方法
KR100338668B1 (ko) 다층 인쇄회로기판 제조방법
KR20000052162A (ko) 다층 피씨비 및 그 제조방법
JPH11233920A (ja) プリント配線板とその製造方法
CN116801502A (zh) 一种印制电路板及其制备方法
JPH04287394A (ja) プリント配線板の製造方法
JPH05259609A (ja) プリント配線板の製造方法

Legal Events

Date Code Title Description
PA0105 International application

St.27 status event code: A-0-1-A10-A15-nap-PA0105

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

A201 Request for examination
P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

G160 Decision to publish patent application
PG1605 Publication of application before grant of patent

St.27 status event code: A-2-2-Q10-Q13-nap-PG1605

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U12-oth-PR1002

Fee payment year number: 1

FPAY Annual fee payment

Payment date: 19980330

Year of fee payment: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 19990407

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 19990407

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000