[go: up one dir, main page]

KR950003138B1 - 회로 특성을 미리 정하기 위한 장치 - Google Patents

회로 특성을 미리 정하기 위한 장치 Download PDF

Info

Publication number
KR950003138B1
KR950003138B1 KR1019860000609A KR860000609A KR950003138B1 KR 950003138 B1 KR950003138 B1 KR 950003138B1 KR 1019860000609 A KR1019860000609 A KR 1019860000609A KR 860000609 A KR860000609 A KR 860000609A KR 950003138 B1 KR950003138 B1 KR 950003138B1
Authority
KR
South Korea
Prior art keywords
comparator
voltage
output
source
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019860000609A
Other languages
English (en)
Other versions
KR860006162A (ko
Inventor
보야씨길러 지야
Original Assignee
맥심 인티그레이티드 프로덕스, 인크.
데이비드 제이. 플라가
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 맥심 인티그레이티드 프로덕스, 인크., 데이비드 제이. 플라가 filed Critical 맥심 인티그레이티드 프로덕스, 인크.
Publication of KR860006162A publication Critical patent/KR860006162A/ko
Application granted granted Critical
Publication of KR950003138B1 publication Critical patent/KR950003138B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/1731Optimisation thereof
    • H03K19/1732Optimisation thereof by limitation or reduction of the pin/gate ratio
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/1733Controllable logic circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Control Of Electrical Variables (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Logic Circuits (AREA)

Abstract

내용 없음.

Description

회로 특성을 미리 정하기 위한 장치
제 1 도는 본 발명의 양호한 실시예의 계통도.
제 2 도는 정확도 및 안정도를 향상시키기 위한 궤환회로를 사용하는 본 발명의 다른 양호한 실시예의 계통도.
제 3 도는 제 1 도의 실시예의 개략도.
제 4 도는 제 2 도의 실시예의 개략도.
* 도면의 주요부분에 대한 부호의 설명
12, 100 : 입력 단자 14 : 기준 전압 회로망
16,34,36,38,40,42,44,140,142,144,146 : 저항기
18 : 제너 다이오드 20, 102 : 비교기
22,24,126,128 : 스위치 26, 120 : 인버터
28, 138 : 전압 폴로워 증폭기 30, 139 : 출력 단자
32 : 분압기 46 : 선
104,108,114,116,124,136 : P-채널 장치
106,110,118,122,130,134 : N-채널 장치
112 : 정전류원
본 발명은 전자 회로내의 내부적으로 미리 선택된 특성과 외부적으로 사용자가 선택할 수 있는 특성을 모두 실행할 수 있는 회로에 관한 것이다. 더욱 상세하게 말하자면, 본 발명은 회로에 내장된 미리 정해진 특성과, 사용자에 의해 선택되고 입력 단자 상의 표시에 의해 회로에 전송될 수 있는 사용자가 정한 특성 사이를 선택하는 회로에 관한 것이다.
본 발명은 예를 들어 기준 전압이 +5V DC인 고정된 특성을 갖고 있고 출력이 사용자에 의해 1.3V와 같은 공급 전압 레벨들 사이의 임의의 다른 전압으로 임의적으로 정해질 수도 있는 회로를 제조할 수 있게 한다. 또한, 이 회로는 단일 입력 단자를 사용함으로써 바람직한 레벨의 출력을 발생시키기 위해 본질적으로 응용 형태를 검출하고 내부 회로 형태를 변화시키어, 이 기능을 달성하기 위해 통상적으로, 필요하게 되는 보조 입력 단자를 사용할 필요성을 없애 준다.
최근에 제조된 회로는 고정되거나 사용자가 정할 수 있는 특성을 갖고 있다. 또한, 몇가지 회로는 미리 정해진 특성 또는 사용자가 정한 특성을 선택할 수 있다. 이것은 회로에 더 많은 융통성을 주는데, 그 이유는 동일한 고정된 특성 또는 사용자가 정할 수 있는 특성을 필요로 하는 응용시에 사용될 수 있기 때문이다.
전기 회로는 전압, 전류, 주파수, 전하 등과 같은 전기량으로 동작한다. 이 양들의 크기는 중요한데, 그 이유는 이들이 예를 들어 회로 파라메터를 설정할 수 있거나 정보를 나타내기 위해 사용될 수 있기 때문이다. 디지탈 회로에서는, 참논리 값을 나타내기 위해 고레벨 전압이 사용될 수 있고, "허위" 논리값을 나타내기 위해 저레벨 전압이 사용될 수 있다. 2진 디지탈 회로내에서 발생된 2개의 레벨과는 달리, 아날로그 회로는 특성 또는 파라메터의 대소량을 비례적으로 나타내기 위해 2개의 한계점들 사이의 무한 가변 전압 레벨수를 사용할 수 있다.
또한, 전기량에 대한 기준 레벨을 정할 수 있는 회로를 제공할 필요가 있다. 몇가지 이 기준 레벨들은 때때로 공업 표준치가 되도록 사용된다. 예를 들어 +5V DC는 통상적으로 대부분의 디지탈 회로내에 전원 공급용으로 사용되는 전압 레벨이다. 이와 마찬가지로, +15 및 -15V DC는 통상적으로 아날로그 회로 전원 공급 전압 레벨용으로 사용된다. 전압 레벨을 발생시키는 회로의 다른 공통 그룹(group)은 전압 기준 회로이다. 공통 전압 기준 회로 출력은 +2.5V, 5V 및 10V이다. 많은 그외의 다른 응용을 위해, 회로가 1,5V 배터리(battery) 로 동작하는 경우에 1.3V와 같은 비공통 전압 레벨이 필요하게 될 수 있다.
통상적으로, 제조자들은 공통(또는 표준) 레벨을 포함하는 특성을 가진 전용 회로를 공급한다. 통상적인 아닌 응융의 경우에는, 전용되지 않고 사용자가 선택할 수 있는 특성을 갖고 있는 상이한 부류의 회로가 일반적으로 제공된다. 예를 들어, 전압 기준 회로들은 전용된 +5V 또는 10V 기준회로, 또는 예를 들어 간단한 저항성 분압기를 사용함으로써 특정한 전압 레벨로 셋트될 수 있는 전용되지 않은 기준 회로들로서 제공된다.
몇가지 특성을 결합하는 회로도 공지되어 있다. 이러한 회로들은 통상적으로 사용자가 선택할 수 있는 양을 조절하기 위해 미리 정해진 특성과 사용자가 선택할 수 있는 특성 사이를 선택하기 위한 입력을 갖추고 있다. 통상적으로, 회로에서 이 기능을 달성하기 위해, 2개의 입력 단자들이 필요하게 된다. 첫째, 디지탈 입력 단자는 응용 형태(즉, 회로가 미리 정해진 특성을 사용할 것인지 또는 사용자가 정한 특성을 사용할 것인지)를 정하기 위해 필요하다. 둘째, 아날로그 입력 단자는 사용자가 정한 특성을 제공하기 위한 수단으로서 사용된다.
회로 및 기능이 더욱 복잡하게 될때, 기능성을 손실시키지 않고서 입력 및 출력 단자들의 수를 감소시키는 것이 바람직하게 된다. 그러므로, 입력 또는 출력 단자를 과다 사용하지 않고서 회로상에 가능한 한 많은 기능을 결합시키는 것이 바람직하다.
본 명세서에는 미리 선택된 회로 특성과 사용자가 선택할 수 있는 특성 사이를 선택하고 사용자가 단일 입력 단자를 통해 사용자가 선택할 수 있는 특성을 지정하게 하는 회로가 기술되어 있다.
양호한 실시예에서, 특성은 DC 전압인데, 이것은 공지된 수단에 의해 전류, 주파수 등으로 변환될 수 있다. 단일 입력 단자에 존재하는 DC 입력 전압은 감지되어 비교기 회로 내의 부(-) DC 공급 전압과 비교된다.
DC 입력 전압이 부(-) DC 공급 전압과 동일하면, 스위칭 회로망은 내부적으로 셋트된 기준 전압을 전압 폴로워(follower) 또는 소오스 폴로워 증폭기에 접속시킨다. DC 입력 전압이 부(-) DC 공급 전압보다 크면, 스위치 회로망은 단일 입력 폴로워 단자에서의 DC 입력 전압을 소오스 폴로워 증폭기에 접속시킨다.
소오스 폴로워 회로의 출력은 출력 단자에서 사용될 수 있거나, 전압 이외의 회로 파라메터를 출력 단자에 공급하기 위해 전압-전류 변환기 또는 전압-주파수 변환기와 같은 장치에 접속될 수 있다.
양호한 실시예에서, 전체 회로는 CMOS 기술을 이용하여 단일 반도체 기판 상에 제조될 수 있다.
본 발명의 목적은 사용자가 선택할 수 있는 특성과 미리 정해진 특성 사이를 선택할 수 있는 회로를 제공하는 것이다.
본 발명의 다른 목적은 1개의 단일 입력 단자를 사용함으로써 미리 정해진 특성과 사용자가 선택할 수 있는 특성 사이를 선택할 수 있는 회로를 제공하는 것이다.
본 발명의 또 다른 목적은 사용하기에 보다 편리한 이러한 회로를 제공하는 것이다.
본 발명의 또 다른 목적은 더 많은 전자 회로에 조립하기에 보다 용이한 이러한 회로를 제공하는 것이다.
이제부터, 첨부한 도면을 참조하여 본 발명의 그외의 다른 목적 및 장점에 대해서 상세하게 기술하겠다.
제 1 도를 참조하면, 본 발명의 회로의 간략화된 계통도가 도시되어 있다.
회로(10)은 하나의 입력 단자(12)에 제공된 미리 정해진 특성과 사용자가 선택할 수 있는 특성 사이를 선택한다. 다음 설명에서, 특성은 단지 예로서 DC 정전압이라고 하겠다. 그럼에도 불구하고, 본 분야에 숙련된 기술자들은 본 발명이 전류, 주파수 등과 같은 그외의 다른 회로 파라메터 및 특성들을 포함한다는 것을 알 수 있다. 본 분야에서 숙련된 기술자들은 이러한 DC 전압이 전류, 주파수 또는 전자 회로내에서 나타나는 그외의 다른 공통 파라메터 및 특성들로 어떻게 변환될 수 있는지를 용이하게 알 수 있다.
회로(10)은 입력 단자(12) 상에 배치될 수 있는 사용자가 선택할 수 있는 전압과, 예를 들어 저항기(16)과 제너 다이오드(18)로 구성된 회로망(14)와 같은 기준 전압원에 의해 발생된 내부적으로 프리셋트된 전압사이를 선택하는 것을 가능하게 한다.
회로(10)은 비교기(20)에서 입력 단자(12)에서의 전압을 회로에 공급된 부(-) DC 공급 전압(V-)와 비교함으로써 동작한다. 입력 단자(12), 즉 비교기(20) 입력에서의 전압이[점선(21)로 도시한] 부(-) 공급 전압과 동일하면, 비교기(20)의 출력은 스위치(22)를 개방시키고, 스위치(24)를 인버터(26)을 통해 폐쇄시킨다. 스위치(22)가 개방되고 스위치(24)가 폐쇄되면, 내부 전압 회로망(14)의 출력은 전압 폴로워 증폭기(28)의 입력에 접속된다.
그러나, 입력 단자(12)에서의 전압이[점선(29)로 도시한] 부(-) 공급 전압보다 크면, 비교기(20)의 출력은 스위치(22)를 폐쇄시키고 스위치(24)를 인버터(26)을 통해 개방시킨다. 이 경우에, 입력 단자(12)에서 나타나는 사용자 공급 전압은 전압 폴로워 증폭기(28)의 입력에 접속된다.
전압 버퍼 증폭기(28)의 출력은 도시한 바와 같이 출력 단자(30)에 접속될 수 있거나, 전압-주파수 변환기 또는 전압-전류 변환기와 같은 통상적으로 사용되는 회로를 구동시키기 위해 사용될 수 있다.
제 1 도에 도시한 본 발명의 실시예에서, 입력 단자(12)에 공급된 전압은 예를 들어 저항기(34 및 36)으로 구성된 분압기(32)를 통해 정(+) 및 부(-) DC 공급 전압으로부터 유도된 전압으로 될 수 있다.
본 분야에 숙련된 기술자들은 정밀성을 더욱 증가시키기 위해 몇가지 궤환 수단들이 사용될 수 있다는 것을 용이하게 알 수 있다. 이러한 실시예는 제 2 도에 도시되어 있다.
제 1 도의 회로에서와 같이, 제2 도의 비교기(20)은 입력 단자(12)에서의 전압을 부(-) 공급 전압과 비교한다. 비교기(20) 및 인버터(26)의 출력들은 제 1 도에 관련하여 기술한 방식으로 미리 정해진 전압 또는 사용자가 공급한 전압을 선택하기 위해 스위치(22 및 24)를 구동시킨다. 그러나, 제 2 도의 실시예에서, 증폭기(28)은 궤환 구성으로 접속된다.
기준 전압 회로망(14)의 출력은 증폭기(28)의 비-반전 입력에 공급된다. 입력 단자(12)가 [점선(48)로 도시한] 부(-) 공급 전압에 있으면, 증폭기(28)의 출력은, 스위치(24) 및 저항기(38 및 40)으로 구성된 내부 저항기 회로망을 통해, 증폭기(28)의 반전 입력으로 복귀된다.
잘 알고 있는 바와 같이, 증폭기(28)의 이득은 저항기(38 및 40)의 값에 의해 결정된다. 그러나, 출력 단자(30)이 이 출력 단자에 접속된 저항기(42 및 44)를 갖고 있고, 입력 단자(12)가 점선(46)으로 도시한 바와 같이 접속되면, 증폭기(28)의 출력은 저항기(42 및 44), 선(46) 및 스위치(22)로 구성되는 궤환 루우프를 통해 반전 입력으로 복귀된다.
제 1 도의 실시예의 개략도인 제 3 도를 참조하면, 입력 단자(100)은 비교기 회로(102)에 접속된다. 비교기 회로(102)는 P-채널 장치(104), N-채널 장치(106), P-채널 장치(108) 및 N-채널 장치(110)으로 구성된다. N-채널 장치(106과 110)은 정합쌍으로 되어 있고, P-채널 장치(104와 108)도 거의 정합쌍으로 되어 있다. 즉, P-채널 장치(104)의 크기는 P-채널 장치(108)보다 약간 더 크다.
비교기(102)는 P-채널 장치(114 및 116)과 N-채널 장치(118)로 구성되는 정전류원(112)는 에 의해 전류를 공급받는다. 정전류원(112)에 의해 공급된 전류량은 부(-) DC 공급 전압에 관련하여 N-채널 장치(118)의 게이트상의 전압에 의해 결정된다. 제 1 도의 기준 전압원(14)는 이 기준 전압원으로서 만족스럽게 기능하게 된다.
비교기(102)는 다음과 같이 기능한다. 정전류원(112)는 모든 정전류를 비교기(102)의 한측의 장치(104 및 106)과 다른 측의 장치(108 및 110)에 공급한다. 양측의 전류는 이 장치들이 정합된 경우에 입력 단자(100)에 접속된 P-채널 장치(104)의 게이트가 부(-) 공급 전압으로 있을 때 동일하게 된다. 그러나, 장치(104)의 크기가 장치(108)보다 약간 크기 때문에, 약간의 불균형이 발생되어, 전류가 장치(108 및 110)보다 장치(104 및 106)을 통해 더 많이 흐르게 된다. 그러므로, P-채널 장치(108)과 N-채널 장치(110)의 공통 접속부의 전압은 P-채널 장치(104)와 N-채널 장치(106) 사이의 공통 접속부의 전압보다 낮게되는 경향이 있다.
그러므로, N-채널 장치(110)과 P-채널 장치(108) 사이의 공통 접합부인 비교기의 출력은 저레벨로 되어, 인버터(120)의 입력은 저레벨로 되고, 출력은 고레벨로 된다.
그러나, 단자(100)에서의 전압, 즉 P-채널 장치(104)의 게이트에서의 전압이 부(-) 공급 전압 이상으로 상승하며, P-채널 장치(104)는 턴오프된다. 이렇게 되면, N-채널 장치(106 및 110)의 공통 접속 게이트에서의 전압은 부(-) DC 공급 전압을 향해 전환하여 이 장치들은 턴 오프된다. 그러므로, 비교기의 출력에서의 전압은 상승하고 고레벨을 인버터(120)의 입력에 제공함으로써, 이것의 출력이 저레벨로 된다.
비교기(102)의 출력에 접속된 인버터(120)은 직렬로 접속된 N-채널 장치(122) 및 P-채널 장치(124)로 구성되는데, 이들의 게이트는 함께 접속된다. 게이트로의 입력 전압이 저레벨로 되어 부(-) 공급 전압 근처 또는 이 전압과 동일하게 되면, N-채널 장치(122)는 오프 상태로 되고 P-채널 장치(124)는 온 상태로 된다. 그러므로 장치(122와 124)의 공통 소오스/드레인 접속부인 인버터(120)의 출력은 고레벨로 된다. 입력이 고레벨이면, N-채널 장치(122)는 온 상태로 되고, P-채널 장치(124)는 오프상태로 되므로, 출력은 저레벨로 된다.
스위치(126 및 128)은 N-채널 장치(130)와 P-채널 장치(132) 및 N-채널 장치(134)와 P-채널 장치(136)으로 각각 구성된다. P-채널 장치(132) 및 N-채널 장치(134)의 게이트들은 인버터(120)의 출력에 접속된다. N-채널 장치(130) 및 P-채널 장치(136)의 게이트들은 비교기(102)의 출력과 인버터(120)의 입력 사이의 공통 접속부에 접속된다.
부(-) 공급 전압이(미리 정해진 특성을 선택하기 위해) 단자(100)에 있게 되어 인버터(120)의 입력을 저레벨로 되게하고 출력을 고레벨로 되게 하는 첫번째 경우에, 인버터의 입력에 접속된 N-채널 장치(130) 및 인버터의 출력에 접속된 P-채널 장치(132)는 턴 온되고, 인버터의 출력에 접속된 N-채널 장치(134) 및 인버터의 입력에 접속된 P-채널 장치(136)은 턴오프된다. 스위치(126)은 폐쇄되고, 스위치(128)은 개방된다.
이와 유사한 이유로 인해, 인버터(120)의 입력이 고레벨이고 출력이 저레벨이면, 스위치(128)은 폐쇄되고 스위치(126)은 개방된다.
스위치(126 및 128)들중 어느 스위치가 폐쇄되는가에 따라, 입력 단자(100)에서의 기준 전압(Vref) 또는 사용자가 공급한 전압이 소오스 폴로워 증폭기로 구성된 증폭기(138)에 공급된다. 증폭기(138)의 출력은 출력 단자(139)에 접속되고 입력 단자(100) 상에 기준 전압(Vref) 또는 사용자가 공급한 전압과 거의 동일한 출력 전압을 나타낸다.
제 4 도를 참조하면, 본 분야에 기술자들은 도시한 실시예가 제 3 도의 실시예와 최상의 관점에서 동일한 것을 알 수 있다. 스위치(126 및 128)과 인버터 증폭기와 출력 단자들 사이의 접속부들은 상이하므로, 궤환의 사용을 반영한다.
제 4 도의 실시예에서, 궤환의 원리는 출력의 정확성을 안정화시키고 제어하는 것을 돕기 위해 사용된다. 이 실시예에서는, 저항기(140) 및 저항기(142)로 구성되는 내부 궤환 루우프와 저항기(144 및 146)으로 구성되는 사용자가 선택할 수 있는 외부 궤환 루우프 사이에 선택이 이루어진다.
제 4 도의 실시예에서, 증폭기(138)의 비-반전 입력은 예를 들어 제 1 도 및 제 2 도의 제너 다이오드 저항기 회로망(14)에 의해 공급된 기준 전압에 접속된다. 내부 궤환 루우프는 저항기(140 및 142)로 구성되는데, 이들의 공통 접합부는 스위치(128)에 접속된다. 외부 궤환 루우프는 저항기(144 및 146)으로 구성되는데, 이들의 공통 접합부는 입력 단자(100)을 통해 스위치(126)에 접속된다.
제 4 도에 실시예에서 입력 단자(100)이 점선(148)로 도시한 바와 같이 부(-) DC 공급 전압에 접속되면, 스위치(128)은 폐쇄되고, 스위치(126)은 개방된다. 그러므로, 증폭기(138)을 통하여 내부 궤환 루우프는 엔에이블되고, 출력 단자(139)에서 나타나는 전압은 저항기(140 및 142)의 값과 기준 전압(Vref)의 값의 비에 의해 결정된다.
그러나, 입력 단자(100)이 점선(150)으로 도시한 바와 같이 저항기(144 및 146)의 접합부에 접속되면 스위치(126)이 폐쇄되고 스위치(128)이 개방되어, 증폭기(138)을 통하는 외부 궤환 루우프가 설정된다. 그러므로, 출력 단자(139)에서의 전압은 저항기(144 및 146)의 값과 기준 전압(Vref)의 값의 비에 의해 결정된다.
본 분야에 숙련된 기술자들은 본 명세서에 기술한 양호한 CMOS 실시예가 N-채널 및 P-채널 엔헨스먼트(enhancement) 장치를 사용하지만, 디플리션(depletion) 또는 바이플라 형 트랜지스터와 같은 그 외의 다른 장치들이 사용될 수 있다는 것을 알 수 있다. 또한, 본 기술 분야의 기술자들은 제 3 도 및 제 4 도에 도시하지는 않았지만 모든 N-채널 장치들의 기판이 부(-) DC 공급 전압에 접속되고 P-채널 장치들의 기판이 정(+) DC 공급 전압이 접속된다는 것도 알 수 있다.

Claims (1)

  1. 내부적으로 미리 정해진 파라메터와 외부적으로 공급된 사용자가 선택할 수 있는 파라메터 사이를 선택하기 위한 집적 가능한 회로에 있어서, 입력 단자, 게이트가 상기 입력 단자에 접속되어 있고, 드레인이 제 1 노드에 접속되어 있는 제 1 비교기 P채널 트랜지스터, 소스가 제 1 전압원에 접속되고 드레인과 게이트가 상기 제 1 비교기 P채널 트랜지스터의 소스에 접속된 제 1 비교기 N채널 트랜지스터, 드레인이 상기 제 1 노드에 접속되고, 게이트가 상기 제 1 전압원에 접속된 제 2 비교기 P채널 트랜지스터, 드레인이 상기 제 2 비교기 P채널 트랜지스터의 소스에 접속되고 게이트가 상기 제1 비교기 N채널 트랜지스터의 게이트에 접속되며, 소스가 상기 제 1 전압원에 접속된 제 2 비교기 P채널 트랜지스터를 포함하고, 비교기의 출력이 상기 제 2 비교기 P채널 트랜지스터의 소스와 상기 제 2 비교기 N채널 트랜지스터의 드레인 사이의 접속부를 포함하고, 상기 비교기의 출력은 상기 입력 단자상의 전압이 상기 제 1 전압과 같거나 적으면 제 1 상태를 취하고, 상기 입력 단자상의 전압이 상기 제 1 전압을 초과하면 제 2 상태를 취하는 비교기, 상기 제 1 노드에 접속된 정전류원, 상기 비교기의 출력에 접속된 입력과 출력을 갖는 인버터, 입력과 출력 단자에 접속된 출력을 갖는 전압 폴로워 증폭기, 상기 입력 단자와 상기 전압 폴로워 증폭기의 상기 입력 사이에 접속되고, 상기 비교기의 출력에 응답하여, 상기 비교기가 상기 제 2 상태에 있을 때 제 1 스위치를 작동시키기 위한 제어 수단을 포함하는 제 1 스위치, 및 상기 전압 폴로워 증폭기의 상기 입력 내부 기준 전압원 사이에 접속되고, 상기 비교기의 출력에 응답하여, 상기 비교기가 상기 제 1 상태에 있을때 제 2 스위치를 작동시키기 위한 제어 수단을 포함하는 제 2 스위치를 포함하는 것을 특징으로 하는 회로 특성을 미리 정하기 위한 장치.
KR1019860000609A 1985-01-31 1986-01-30 회로 특성을 미리 정하기 위한 장치 Expired - Fee Related KR950003138B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US69720085A 1985-01-31 1985-01-31
US697,200 1985-01-31

Publications (2)

Publication Number Publication Date
KR860006162A KR860006162A (ko) 1986-08-18
KR950003138B1 true KR950003138B1 (ko) 1995-04-01

Family

ID=24800218

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019860000609A Expired - Fee Related KR950003138B1 (ko) 1985-01-31 1986-01-30 회로 특성을 미리 정하기 위한 장치

Country Status (2)

Country Link
JP (1) JP2642333B2 (ko)
KR (1) KR950003138B1 (ko)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5237823B2 (ko) * 1972-09-20 1977-09-26

Also Published As

Publication number Publication date
JP2642333B2 (ja) 1997-08-20
KR860006162A (ko) 1986-08-18
JPS61210411A (ja) 1986-09-18

Similar Documents

Publication Publication Date Title
US6794856B2 (en) Processor based integrated circuit with a supply voltage monitor using bandgap device without feedback
US6445244B1 (en) Current measuring methods
US5440254A (en) Accurate low voltage detect circuit
US5892389A (en) Method and circuit for current limiting of DC-DC regulators
US4797569A (en) Apparatus for pre-defining circuit characteristics
KR100234701B1 (ko) 외부전압에 둔감한 백바이어스전압 레벨 감지기
US6400212B1 (en) Apparatus and method for reference voltage generator with self-monitoring
US4752700A (en) Apparatus for pre-defining circuit characteristics
US6133779A (en) Integrated circuit with a voltage regulator
US5548204A (en) Linear/switching regulator circuit
EP0092145B1 (en) Transistor circuit
KR950003138B1 (ko) 회로 특성을 미리 정하기 위한 장치
US4110704A (en) Astable multivibrator with temperature compensation and requiring a single supply voltage
US5838149A (en) Voltage control means having a reduced sensitivity to temperature variations
US6271735B1 (en) Oscillator controller with first and second voltage reference
USRE37876E1 (en) Power supply switch reference circuitry
US4217505A (en) Monostable multivibrator
JPH0250653B2 (ko)
Yen et al. A precision CMOS power-on-reset circuit with power noise immunity for low-voltage technology
KR920002784B1 (ko) 동작개시전압 검출회로
US6747486B2 (en) Comparator
JPH03210815A (ja) Cmos型出力回路
SU1721745A1 (ru) Устройство дл управлени симистором
SU1348802A1 (ru) Стабилизатор посто нного напр жени
JP3100804B2 (ja) アナログスイッチ

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

A201 Request for examination
PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

G160 Decision to publish patent application
PG1605 Publication of application before grant of patent

St.27 status event code: A-2-2-Q10-Q13-nap-PG1605

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

FPAY Annual fee payment

Payment date: 20010202

Year of fee payment: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20020402

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20020402

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000