KR950000274B1 - EEPROM automatic interface control circuit - Google Patents
EEPROM automatic interface control circuit Download PDFInfo
- Publication number
- KR950000274B1 KR950000274B1 KR1019920005403A KR920005403A KR950000274B1 KR 950000274 B1 KR950000274 B1 KR 950000274B1 KR 1019920005403 A KR1019920005403 A KR 1019920005403A KR 920005403 A KR920005403 A KR 920005403A KR 950000274 B1 KR950000274 B1 KR 950000274B1
- Authority
- KR
- South Korea
- Prior art keywords
- eeprom
- check data
- channel check
- channel
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
Landscapes
- Read Only Memory (AREA)
Abstract
내용 없음.No content.
Description
제 1 도는 본 발명에 따른 EEPROM 자동인터페이스 제어회로의 블록도.1 is a block diagram of an EEPROM automatic interface control circuit according to the present invention.
제 2 도의 (a), (b)는 EEPROM 종류에 따른 각 EEPROM의 채널데이타 출력타이밍도.2A and 2B are channel data output timing diagrams of EEPROMs according to EEPROM types.
제 3 도는 본 발명에 다른 EEPROM 자동인터페이스 제어회로의 흐름도.3 is a flowchart of an EEPROM auto interface control circuit according to the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1 : EEPROM 2 : 초기상태부1: EEPROM 2: Initial state part
3 : 채널 체크데이타부 4 : 비교판단부3: Channel check data part 4: Comparison judgment part
5 : 플레그 세트부 6 : 리세트부5 flag set part 6 reset part
MC : 마이콤 K : 키메트릭스MC: Micom K: Key Metrics
7 : 디스플레이부7 display unit
본 발명은 EEPROM(Electrically Erasable Programmable ROM)에 관한 것으로, 더욱 상세하게는 어떤한 종류의 EEPROM도 마이콤과 자동으로 인터페이스될 수 있게 한 EEPROM 자동인터페이스 제어회로에 관한 것이다.The present invention relates to an EEPROM (Electrically Erasable Programmable ROM), and more particularly, to an EEPROM automatic interface control circuit that allows any kind of EEPROM to be automatically interfaced with a microcomputer.
전기, 전자기술의 발전에 따라서 EEPROM이 각 분야에서 사용되고 있으나, 현재 생산 사용되고 있는 EEPROM들은 각 사양별로 인터페이스 조건이 상이하여 사용자는 EEPROM을 인터페이스 조건에 따라 구입, 사용하여 왔다. 예컨대, 현재의 영상처리장치의 채널 메모리에 93C46과 59C11의 2가지 종류의 EEPROM이 사용되고 있다. 그러나, 상술한 종류의 EEPROM은 마이콤과 인터페이스되는 조건이 상이하여 사용자는 현재 사용되고 있는 마이콤과 인터페이스 가능한 EEPROM을 선택하여야 한다. 그러나, 사용자가 현재 사용하고 있는 마이콤과 인터페이스 가능한 EEPROM이 무엇인지 정확히 알 수 없는 경우가 있을 수 있으며, 종래에는 이러한 경우를 대비하여 다이오드 옵션방식을 사용하여 왔다. 다이오드 옵션방식이란, 마이콤과 인터페이스 가능한 상태를 미리 정해놓고 사용하는 방식이다. 그러나, 이와 같은 다이오드 옵션방식은 다이오드의 사용으로 인한 생산비의 증가와, 특히 인터페이스 조건에 다라 EEPROM을 구분하여 사용해야 한다는 문제가 있게 된다.EEPROMs are used in various fields according to the development of electric and electronic technologies, but currently the EEPROMs produced and used have different interface conditions for each specification, and users have purchased and used EEPROMs according to the interface conditions. For example, two types of EEPROMs, 93C46 and 59C11, are used in the channel memory of the current image processing apparatus. However, the above-described type of EEPROM has different conditions for interfacing with the microcomputer, and the user should select an EEPROM that can interface with the microcomputer currently being used. However, there may be a case where the user can not know exactly what EEPROM that can interface with the microcomputer currently being used, and the diode option method has been conventionally used for such a case. The diode option method is a method in which a state capable of interfacing with a microcomputer is determined in advance. However, this diode option method has a problem in that the production cost is increased due to the use of the diode, and in particular, the EEPROM must be used separately according to the interface conditions.
본 발명은 이러한 문제점을 해결하기 위한 것으로, 본 발명의 목적은 어떠한 종류(93C46이나 59C11)의 EEPROM과도 자동으로 인터페이스될 수 있게 한 EEPROM 자동인터페이스 제어회로를 제공하는데 있다.SUMMARY OF THE INVENTION The present invention has been made to solve this problem, and an object of the present invention is to provide an EEPROM automatic interface control circuit that can automatically interface with any kind of EEPROM (93C46 or 59C11).
이러한 목적을 달성하기 위한 본 발명의 특징은 채널 체크데이타가 입력되면 더미비트 및 채널데이타를 순차적으로 출력하며, 기종에 따라 서로 다른 인터페이스 조건을 갖는 EEPROM들과 자동으로 인터페이스 될 수 있도록 하는 회로에 있어서, 리셋트회로와 ; 상기 리셋트회로의 구동시에 초기신호를 출력하는 초기 상태부와 ; EEPROM의 기종에 따라 상이한 비트수를 갖는 다수의 채널 체크데이타들을 저장하고, 상기 초기신호의 인가시에 소정 EEPROM 기종에 대응하는 채널 체크데이타를 상기 EEPROM에 인가하며, 판단신호에 따라 상기 채널 체크데이타를 선택적으로 변경하여 상기 EEPROM에 인가하고, 상기 EEPROM에 인가되는 채널 체크데이타에 대응하는 EEPROM 기종에 대한 정보를 출력하는 채널 체크데이타부와 ; 상기 채널 체크데이타부가 출력한 상기 채널 체크데이타에 대응하는 EEPROM 기종에 대한 정보를 입력하여 상기 채널 체크데이타에 대응하는 EEPROM의 기종에 따른 소정 시점에 상기 더미비트가 상기 EEPROM으로부터 입력되는지를 판단하여 상기 판단신호를 출력하는 더미비트판단부와 ; 상기 판단신호에 따라 입력된 상기 정보에 대응하는 EEPROM 기종과 인터페이스가 가능한 인터페이스모드를 설정하는 플레그를 선택적으로 셋트시키는 플레그 셋트부를 구비하는 EEPROM 자동인터페이스 제어회로에 있다.In order to achieve the above object, the present invention provides a circuit that sequentially outputs dummy bits and channel data when channel check data is input, and automatically interfaces with EEPROMs having different interface conditions depending on the model. Reset circuit; An initial state unit which outputs an initial signal when the reset circuit is driven; Stores a plurality of channel check data having a different number of bits according to the type of EEPROM, and applies the channel check data corresponding to a predetermined EEPROM type to the EEPROM when the initial signal is applied, and the channel check data according to a determination signal A channel check data unit for selectively changing a signal to be applied to the EEPROM and outputting information on an EEPROM type corresponding to the channel check data applied to the EEPROM; Input information about the EEPROM type corresponding to the channel check data output by the channel check data unit to determine whether the dummy bit is input from the EEPROM at a predetermined time according to the type of the EEPROM corresponding to the channel check data. A dummy bit determination unit for outputting a determination signal; An EEPROM automatic interface control circuit including a flag set unit for selectively setting a flag for setting an interface mode that can interface with an EEPROM type corresponding to the information input according to the determination signal.
이하 본 발명의 일실시예를 첨부된 도면에 따라 상세히 설명한다.Hereinafter, an embodiment of the present invention will be described in detail with reference to the accompanying drawings.
제 1 도는 본 발명에 따른 EEPROM 자동인터페이스 제어회로의 블록도로서, (1)은 영상처리장치의 채널 메모리에 사용되는 EEPROM을 나타낸다. 상기 EEPROM(1)은 경우에 따라 93C46 또는 59C11 기종의 EEPROM이 될 수 있다. 이때, EEPROM(1)의 단자(CS)는 마이콤(MC)으로부터 칩선택(Chip Select) 신호를 입력하기 위한 것이며, 단자(CLK)는 클럭(Clock) 신호를, 단자(Di)는 채널 체크데이타를 입력하기 위한 포트이다. 그리고, 단자(D0)는 상기 채널 체크데이타에 응답하여 채널 데이터를 출력하기 위한 포트이다. 이때, MC는 통상의 영상처리장치의 타이머 관련기능에 사용되는 마이콤을 나타내며, 상기 마이콤(MC) 내의 초기상태부(2), 채널 체크데이타부(3), 더미비트판단부(4), 플래그 셋트부(5)는 본 발명에 따라 마이콤(MC) 내에 기능적으로 구성되는 블록만을 도시한 것이다. 이때, 상기 초기상태부(2)는 마이콤(MC) 외부의 리셋트 회로(6)가 구동하면 상기 채널 체크데이타부(3)를 포함한 마이콤(MC)을 초기화시키는 초기화 신호를 출력하게 구성한다.1 is a block diagram of an EEPROM automatic interface control circuit according to the present invention, where (1) shows an EEPROM used in a channel memory of an image processing apparatus. The EEPROM 1 may be an EEPROM of 93C46 or 59C11 type in some cases. At this time, the terminal CS of the EEPROM 1 is for inputting a chip select signal from the microcomputer MC, the terminal CLK is a clock signal, and the terminal Di is a channel check data. Is the port to enter. The terminal D 0 is a port for outputting channel data in response to the channel check data. In this case, the MC indicates a microcomputer used for a timer related function of a conventional image processing apparatus, and the initial state unit 2, the channel check data unit 3, the dummy bit determination unit 4, and the flag in the microcomputer MC. The set part 5 shows only the blocks functionally constituted in the microcomputer MC according to the present invention. In this case, the initial state unit 2 is configured to output an initialization signal for initializing the microcomputer MC including the channel check data unit 3 when the reset circuit 6 outside the microcomputer MC is driven.
그리고, 상기 채널 체크데이타부(3)에는 EEPROM의 기종에 따른 채널 체크데이타를 다수 저장하도록 구성하며, 초기화 신호의 인가시에 소정 채널 체크데이타를 출력하고 더미비트판단부(4)로부터 인가되는 판단신호에 따라 출력하는 채널 체크데이타를 변경하도록 구성한다. 그리고, 상기 채널 체크데이타부(3)는 채널 체크데이타를 출력할 때 어떠한 EEPROM에 해당하는 채널 체크데이타를 출력하고 있는지에 대한 정보를 더미비트 판단부(4) 및 플래그 셋트부(5)에 인가하도록 구성한다. 그리고, 더미비트판단부(4)는 EEPROM(1)으로부터 더미비트가 입력되는 시점을 판단하여 채널 체크데이타부(3)에서 출력된 채널 체크데이타에 EEPROM(1)이 대응하는 기종인지를 판단하다.The channel check data unit 3 is configured to store a plurality of channel check data according to the type of EEPROM, and outputs predetermined channel check data when the initialization signal is applied and is applied from the dummy bit determination unit 4. Configure the channel check data to be output according to the signal. When the channel check data is output, the channel check data unit 3 applies information to the dummy bit determination unit 4 and the flag set unit 5 as to which EEPROM corresponding channel check data is output. Configure to The dummy bit determining unit 4 determines the time point at which the dummy bit is input from the EEPROM 1 to determine whether the EEPROM 1 corresponds to the channel check data output from the channel check data unit 3. .
이때, 더미비트판단부(4)는 채널 체크데이타의 입력시점을 후술하는 바와 같이 더미비트에 의하여 판단하게 되며, 더미비트의 입력시점에 의하여 판단된EEPROM(1)과 채널 체크데이타부(3)의 채널 체크데이타의 대응여부를 판단신호로서 채널 체크데이타부(3)와 플래그 세트부(5)에 각각 인가한다.At this time, the dummy bit determining unit 4 determines the input point of the channel check data by the dummy bit as will be described later, and the EEPROM (1) and the channel check data unit 3 determined by the input point of the dummy bit. Is applied to the channel check data section 3 and the flag set section 5, respectively, as a determination signal.
채널 체크데이타부(3)로부터 채널 체크데이타부(3)가 출력중인 채널 체크데이타에 대응하는 EEPROM(1)의 기종에 대한 정보를 입력받는 플래그 셋트부(5)는 상술한 판단신호에 따라 마이콤(MC)의 인터페이스 모드를 설정하게 구성된다. 즉, 플래그 셋트부(5)는 EEPROM(1)의 기종에 따른 인터페이스 모드를 설정하기 위한 플래그들이 설정되어 있어 더미비트판단부(4)로부터 EEPROM(1)과 채널 체크데이타부(3)의 채널 체크데이타가 대응한다는 판단신호가 인가되면, 채널 체크데이타부(3)가 출력중인 채널 체크데이타에 대응하는 플래그를 셋트시킴으로써, 마이콤(MC)을 채널 체크데이타부(3)가 출력중인 채널 체크데이타에 대응하는 인터페이스 모드로 구동시키는 것이다.The flag set unit 5, which receives information on the type of the EEPROM 1 corresponding to the channel check data being output from the channel check data unit 3, from the channel check data unit 3, receives the microcomputer according to the above-described determination signal. (MC) is configured to set the interface mode. That is, in the flag set unit 5, flags for setting the interface mode according to the type of the EEPROM 1 are set so that the channel of the EEPROM 1 and the channel check data unit 3 from the dummy bit determination unit 4 is set. When the determination signal corresponding to the check data is applied, the channel check data unit 3 sets the flag corresponding to the channel check data being output, thereby allowing the microcomputer MC to output the channel check data that the channel check data unit 3 outputs. It is driven in the interface mode corresponding to.
이때 미설명부호 K는 마이콤(MC)을 사용자가 제어하기 위한 통상의 키메트릭스이며, 7은 사용자가 선택한 방송채널 등이 디스플레이되도록 한 디스플레이부이다.In this case, reference numeral K denotes a general key matrix for controlling a microcomputer MC, and 7 denotes a display unit for displaying a broadcast channel selected by the user.
이와같이 구성된 본 발명에 따른 EEPROM 자동인터페이스 제어회로는 EEPROM이 그 종류에 따라서, 채널 체크데이타 명령어 구조가 서로 상이하다는 것을 이용한 것이다. 예를들어 영상처리장치의 채널 메모리에 이용되는 93C46 EEPROM과 59C11 EEPROM의 리드(Read) 명령어의 구조는 다음 표(1) (2)와 같다.The EEPROM automatic interface control circuit according to the present invention configured as described above utilizes that the EEPROM has different channel check data command structures according to its type. For example, the structure of the read command of the 93C46 EEPROM and 59C11 EEPROM used in the channel memory of the image processing apparatus is shown in Table (1) and (2).
[표 1] 93C46의 경우[Table 1] For 93C46
[표 2] 59C11의 경우[Table 2] For 59C11
상기 표(1), (2)에서 93C46 EEPROM의 OP 코드가 59C11 EEPROM의 OP 코드보다 2비트가 더 적음을 알 수 있다.In Tables (1) and (2), it can be seen that the OP code of the 93C46 EEPROM is 2 bits less than the OP code of the 59C11 EEPROM.
상기 구조에 의한 명령어에 응답하여 출력되는 채널 데이터를 설명하면 제 2 도의 (a)는 93C46 EEPROM의 채널데이타 출력타이밍도이고, 제 2 도의 (b)는 59C11 EEPROM 경우의 채널데이타 출력타이밍도이다.Referring to the channel data output in response to the command according to the above structure, (a) of FIG. 2 is a channel data output timing diagram of 93C46 EEPROM, and (b) of FIG. 2 is a channel data output timing diagram of 59C11 EEPROM.
상기 타이밍도에서, 상기 EEPROM의 채널데이타 출력시점은 OP 코드의 비트 차이에 의해서 상이함을 알 수 있다. 즉, 93C46 EEPROM은 OP 코드가 2비트이므로 10번째 클럭(CLK)에서 더미비트가 단자(D0)로 출력되나, 59C11 EEPROM의 경우는 OP 코드가 4비트이므로 12번째 클럭에서 더미비트가 출력된다. 이때, 상기 더미비트란 EEPROM이 채널 체크데이타에 대응해서 채널데이타를 출력하기 전에 채널데이타가 출력됨을 미리 마이콤(MC)에 알리는 신호로서, EEPROM(1)의 단자(D0)는 고 임피던스 상태를 유지하다가 단자(D0)로부터 채널데이타가 출력되기 전에 일시적으로 로우레벨을 유지하는 신호를 말한다.In the timing diagram, it can be seen that the channel data output time point of the EEPROM is different by the bit difference of the OP code. That is, in the 93C46 EEPROM, the dummy code is output from the 10th clock (CLK) to the terminal (D 0 ) because the OP code is 2 bits, but in the 59C11 EEPROM, the dummy code is output from the 12th clock because the OP code is 4 bits. . In this case, the dummy bit is a signal informing the microcomputer MC that the channel data is output before the EEPROM outputs the channel data corresponding to the channel check data, and the terminal D 0 of the EEPROM 1 has a high impedance state. It is a signal that maintains and temporarily maintains a low level before channel data is output from the terminal D 0 .
제 1 도의 기능 블록도에 대응하여 마이콤(MC)이 그 기능을 수행할 수 있도록 마이콤(MC) 내의 롬에 저장되는 프로그램의 흐름도가 제 3 도에 도시되어 있다.3 is a flowchart of a program stored in a ROM in the microcomputer MC so that the microcomputer MC may perform its function corresponding to the functional block diagram of FIG.
도시된 바와 같이 리셋트회로(6)에 의해 마이콤(MC)은 초기상태화(SI)된 후, 하이레벨의 칩선택 신호를 EEPROM(1)의 단자(CS)에 인가하여 EEPROM(1)을 구동시키며, 단자(CK)에 클럭 신호를 인가하고, 93C46 EEPROM에 해당하는 채널 체크데이타를 상기 EEPROM(1)의 단자(Di)에 인가한다(S2). 이때, 상기 EEPROM(1)이 93C46 EEPROM이라면 제 2 도의 (a)와 같이 클럭신호가 10번째 일 때 EEPROM(1)의 단자(D0)로부터 더미비트가 인가될 것이나, 59C11 EEPROM이라면 10번째 클럭신호가 인가될 때에 상기 단자(D0)는 고 임피던스 상태를 유지할 것이다. 이때, 마이콤(MC)은 93C46 EEPROM용 채널 체크데이타를 출력하였음을 인지하고 있으며, 따라서, 클럭신호가 10번째 일 때 로우레벨의 더미비트가 인가되는지 판단한다(S3). 상기 단계(S3)의 수행결과, 10번째 클럭일 때 더미비트가 입력되면 현재의 EEPROM(1)이 93C46 EEPROM임으로 마이콤(MC)은 계속 93C46 EEPROM용 채널 체크데이타를 출력하는 한편, 93CV46 EEPROM 모드용 플래그를 셋트시킴으로써, 마이콤(MC)은 초기상태가 해제됨과 동시에 93C46 EEPROM과 인터페이스 가능한 인터페이스 모드가 되는 것이다. 그러나, 단계(S3)의 수행결과 상기 EEPROM(1)의 단자(D0)가 고 임피던스 상태를 유지하면, 현재의 EEPROM(1)이 93C46 EEPROM이 아니므로 93C46 EEPROM용 채널 체크데이타의 출력을 중단하고, 59C11 EEPROM용 채널 체크데이타를 상기 EEPROM(1)에 인가한다(S5). 상기 채널 체크데이타를 인가받은EEPROM(1)은 상술한 바와같이 59C11 EEPROM의 경우 12번째 클럭이 인가될 때, 단자(D0)를 통해 더미비트신호를 출력하나 59C11 EEPROM이 아닐 때는 고 임피던스 상태를 계속 유지한다. 따라서, 마이콤(MC)은 단자(D0)가 12번째 클럭일 때 고 임피던스 상태인지 아니면, 더미비트 신호가 입력되는지를 판단한다(S6). 이때, EEPROM(1)이 59C11 EEPROM이라면, 마이콤(MC)은 59C11 EEPROM용 채널 체크데이타를 계속 출력하는 한편 59C11 EEPROM용 플래그를 셋트시킴으로써 초기 상태의 해제와 동시에 59C11 EEPROM과 인터페이스 가능한 인터페이스 모드가 되는 것이다(S7). 이때, 상기 EEPROM(1)이 59C11 EEPROM도 아니라면 마이콤(MC)은 93C11용 플래그 및 59C11용 플래그를 리셋트시킴으로써(S8) 마이콤(MC)은 계속 초기 상태를 유지하는 것이다.As shown in the figure, the microcomputer MC is initialized by the reset circuit 6, and then the high level chip select signal is applied to the terminal CS of the EEPROM 1 to supply the EEPROM 1. In operation, the clock signal is applied to the terminal CK, and the channel check data corresponding to the 93C46 EEPROM is applied to the terminal Di of the EEPROM 1 (S2). At this time, if the EEPROM 1 is a 93C46 EEPROM, a dummy bit will be applied from the terminal D 0 of the EEPROM 1 when the clock signal is 10th as shown in FIG. The terminal D 0 will remain in a high impedance state when a signal is applied. At this time, the microcomputer MC recognizes that the 93C46 EEPROM channel check data is output. Therefore, when the clock signal is the 10th, the microcomputer MC determines whether the low level dummy bit is applied (S3). As a result of performing step S3, when the dummy bit is input at the 10th clock, the current EEPROM 1 is 93C46 EEPROM. Therefore, the microcomputer MC continuously outputs the channel check data for 93C46 EEPROM, while for 93CV46 EEPROM mode. By setting the flag, the microcomputer (MC) is released from the initial state and the interface mode that can interface with the 93C46 EEPROM. However, if the terminal D 0 of the EEPROM 1 maintains the high impedance state as a result of performing step S3, the output of the channel check data for 93C46 EEPROM is stopped because the current EEPROM 1 is not a 93C46 EEPROM. The 59C11 EEPROM channel check data is applied to the EEPROM 1 (S5). As described above, the EEPROM (1) receiving the channel check data outputs a dummy bit signal through the terminal D 0 when the 12th clock is applied in the case of the 59C11 EEPROM. Keep it up. Therefore, the microcomputer MC determines whether the high impedance or the dummy bit signal is input when the terminal D 0 is the 12th clock (S6). If the EEPROM 1 is a 59C11 EEPROM, the microcomputer MC continuously outputs the channel check data for the 59C11 EEPROM and sets the flag for the 59C11 EEPROM to release the initial state and become an interface mode capable of interfacing with the 59C11 EEPROM. (S7). At this time, if the EEPROM 1 is not a 59C11 EEPROM, the microcomputer MC resets the flag for the 93C11 and the flag for the 59C11 (S8) so that the microcomputer MC keeps its initial state.
즉, 본 발명은 EEPROM의 종류 각각에 적합한 채널 체크데이타를 EEPROM에 인가하고, EEPROM으로부터 인가되는 더미비트에 의해 현재 사용되는 EEPROM을 판단하여 인터페이스 조건을 설정함으로서, 마이콤이 어떠한 종류의 EEPROM과도 인터페이스 가능하게 하는 효과가 있다.That is, according to the present invention, the microcomputer can interface with any kind of EEPROM by applying the channel check data suitable for each type of EEPROM to the EEPROM, and determining the EEPROM currently used by the dummy bit applied from the EEPROM. It's effective.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920005403A KR950000274B1 (en) | 1992-03-31 | 1992-03-31 | EEPROM automatic interface control circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920005403A KR950000274B1 (en) | 1992-03-31 | 1992-03-31 | EEPROM automatic interface control circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930020465A KR930020465A (en) | 1993-10-19 |
| KR950000274B1 true KR950000274B1 (en) | 1995-01-12 |
Family
ID=19331221
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920005403A Expired - Fee Related KR950000274B1 (en) | 1992-03-31 | 1992-03-31 | EEPROM automatic interface control circuit |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR950000274B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100843142B1 (en) | 2006-09-19 | 2008-07-02 | 삼성전자주식회사 | Semiconductor memory device and memory system including same |
-
1992
- 1992-03-31 KR KR1019920005403A patent/KR950000274B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR930020465A (en) | 1993-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5075841A (en) | Printer control with automatic intialization of stored control data | |
| KR950000274B1 (en) | EEPROM automatic interface control circuit | |
| US5917468A (en) | Apparatus for controlling an operation of a display data channel in a monitor and a method thereof | |
| JP2003196102A (en) | Computer system | |
| US5880992A (en) | Electrically erasable and programmable read only memory | |
| US5151954A (en) | Device capable of modifying a character according to a selected attribute code | |
| US5630167A (en) | Electronic apparatus having a plurality of connectors each connecting one of a plurality of kinds of cards | |
| US4755814A (en) | Attribute control method and apparatus | |
| US6246388B1 (en) | Display driving circuit for displaying character on display panel | |
| JPH0944467A (en) | Microcomputer | |
| US20030061603A1 (en) | Method and device for updating keyboard controller BIOS through serial port | |
| KR19980054349A (en) | Optional automatic setting circuit | |
| US5247572A (en) | Apparatus for control of storing information into dial memories in a telephone set | |
| US5844499A (en) | Method and apparatus for recovering erased calling messages in radio pager | |
| US4771405A (en) | Hidden control bits in a control register | |
| JPH06177940A (en) | Uart and system using thereof | |
| JPH07160392A (en) | Key code variable keyboard | |
| JP2002150246A (en) | Portable electronic device | |
| JPS6132157A (en) | Characteristic deciding system of process input and output device | |
| JPH04211817A (en) | Method and apparatus for reflecting reset pulse with microprocessor having access to either of a plurality of subprograms | |
| JP2615852B2 (en) | Display device of remote controller | |
| JPH03121487A (en) | Control panel contrast adjustment circuit | |
| JP2733753B2 (en) | Computer data input / output control circuit and input / output control method | |
| JPH0744374A (en) | Microcomputer controller | |
| JP2000020043A (en) | Display control device, display control system, id setting method, and storage medium |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
St.27 status event code: A-0-1-A10-A12-nap-PA0109 |
|
| PA0201 | Request for examination |
St.27 status event code: A-1-2-D10-D11-exm-PA0201 |
|
| R17-X000 | Change to representative recorded |
St.27 status event code: A-3-3-R10-R17-oth-X000 |
|
| PG1501 | Laying open of application |
St.27 status event code: A-1-1-Q10-Q12-nap-PG1501 |
|
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
St.27 status event code: A-1-2-D10-D21-exm-PE0902 |
|
| P11-X000 | Amendment of application requested |
St.27 status event code: A-2-2-P10-P11-nap-X000 |
|
| P13-X000 | Application amended |
St.27 status event code: A-2-2-P10-P13-nap-X000 |
|
| G160 | Decision to publish patent application | ||
| PG1605 | Publication of application before grant of patent |
St.27 status event code: A-2-2-Q10-Q13-nap-PG1605 |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
St.27 status event code: A-1-2-D10-D22-exm-PE0701 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
St.27 status event code: A-2-4-F10-F11-exm-PR0701 |
|
| PR1002 | Payment of registration fee |
St.27 status event code: A-2-2-U10-U11-oth-PR1002 Fee payment year number: 1 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 4 |
|
| FPAY | Annual fee payment |
Payment date: 19981231 Year of fee payment: 5 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 5 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |
St.27 status event code: A-4-4-U10-U13-oth-PC1903 Not in force date: 20000113 Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE |
|
| PC1903 | Unpaid annual fee |
St.27 status event code: N-4-6-H10-H13-oth-PC1903 Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE Not in force date: 20000113 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |
|
| P22-X000 | Classification modified |
St.27 status event code: A-4-4-P10-P22-nap-X000 |