[go: up one dir, main page]

KR940024599A - 데이타 요구방법 및 데이타 처리 시스템 - Google Patents

데이타 요구방법 및 데이타 처리 시스템 Download PDF

Info

Publication number
KR940024599A
KR940024599A KR1019940007030A KR19940007030A KR940024599A KR 940024599 A KR940024599 A KR 940024599A KR 1019940007030 A KR1019940007030 A KR 1019940007030A KR 19940007030 A KR19940007030 A KR 19940007030A KR 940024599 A KR940024599 A KR 940024599A
Authority
KR
South Korea
Prior art keywords
data
requests
bits
requesting
sub
Prior art date
Application number
KR1019940007030A
Other languages
English (en)
Inventor
디. 코딩턴 죤
Original Assignee
빈센트 비. 인그라시아
모토로라 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 빈센트 비. 인그라시아, 모토로라 인코포레이티드 filed Critical 빈센트 비. 인그라시아
Publication of KR940024599A publication Critical patent/KR940024599A/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/18—Handling requests for interconnection or transfer for access to memory bus based on priority control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G06F13/30—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal with priority control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Multi Processors (AREA)
  • Bus Control (AREA)
  • Memory System (AREA)

Abstract

데이타 처리 시스템에서 데이타를 요구하는 방법은 요구 중재기(12)에 의해 다수의 요구자(요구자 A, 요구자 B, 요구자 C)로부터 데이타용 다수의 요구를 수신하는 단계와, 첫번째로 각 요구의 제1부분을 요구하는 단계 및 둘째로 각 요구의 제2부분을 요구하는 단계를 갖는다. 데이타용 각각의 요구들은 데이타의 제1부분에 대응한다. 또한 요구들중 최소한 하나는 데이타의 제2부분에 대응한다. 제1부분 및 제2부분은 제1및 제2선정된 크기에 따라 각각 요구된다. 본 방법은 임의의 비-임계 데이타 부분이 요구되기 전에 각 요구에 대해 우선 데이타의 임계량을 요구한다.

Description

데이타 요구방법 및 데이타 처리 시스템
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따라 구축된 데이타 프로세서의 블럭 다이어그램 도시도, 제2도는 제1도에 도시한 메모리 라인의 블럭 다이어그램 도시도, 제3도는 제2도에 도시한 상기 메모리 라인을 지시하는데 이용되는 어드레스 포멧의 블럭 다이어그램 도시도.

Claims (3)

  1. 데이타 처리 시스템에서 데이타를 요구하는 방법에 있어서, 요구 중재기에 의해 다수의 요구자로부터 데이타용 다수의 요구들과, 데이타의 제1부분 및 데이타의 제2부분에 대응하는 데이타용 다수의 요구들 각각을 개별적으로 수신하고, 상기 데이타용 다수의 요구들중 최소한 하나는 데이타의 제1부분 모두를 지시하는 단계와, 첫째, 상기 요구 중재기는 제1선정된 크기로 데이타용 다수의 요구들중 제1부분 각각을 요구하고, 둘째, 상기 요구 중재기는 제2선정된 크기로 데이타용 다수의 요구들중 제2부분 각각을 요구하는 단계를 포함하는 것을 특징으로 하는 데이타 요구 방법.
  2. 요구 중재기에 의해 다수의 요구자로부터 데이타용 다수의 요구들과, 비트의 한쌍의 세트를 포함하는 데이타용 다수의 요구들 각각을 수신하고, 비트의 각 쌍의 세트는 비트의 제1 및 제2서브 세트를 포함하고, 상기 제1서브 세트의 각각은 제1데이타 값을 지시하며, 한쌍의 비트의 제1서브 세트 각각은 비트의 각 제2서브 세트들을 포함하고, 비트의 제2서브 세트 각각은 선정된 다수의 비트를 포함하며, 첫째, 제1선정된 크기로 비트의 제1서브 세트 각각을 지시하며, 둘째로, 제2선정된 크기로서, 상기 선택된 쌍의 비트중 상기 제2세트의 비트와 국부적으로 다른 선정된 다수의 비트를 포함하는 비트의 치환 및 비트의 선택된 쌍의 세트의 제2서브 세트의 비트중 하나로서 최소한 하나의 연결을 지시하는 최소한 하나의 데이타 값을 요구하는 단계를 포함하는 것을 특징으로 하는 데이타 요구 방법.
  3. 다수의 메모리 셀(14)과, 데이타 값을 기억하는 각각의 메모리 셀을 포함하며, 상기 다수의 메모리 셀의 각각에 결합되어, 데이타용 다수의 요구들과, 상기 다수의 데이타 값들중 하나의 제1부분을 지시하는 데이타용 각각의 다수의 요구들과, 다수의 데이타 값중 하나의 제1부분을 지시하는 데이타용 다수의 요구중 최소한 하나를 수신하며, 상기 다수의 데이타 값중 하나의 제2부분과 결합되어, 첫번째로 제1선정된 크기로서 데이타용 다수의 요구중 제1부분 각각 요구하고, 둘째로 제2선정된 크기로서 데이타용 다수의 요구중 제2부분을 각각 요구하는 요구 중재기를 포함하는 것을 특징으로 하는 데이타 처리 시스템.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940007030A 1993-04-05 1994-04-04 데이타 요구방법 및 데이타 처리 시스템 KR940024599A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US4311493A 1993-04-05 1993-04-05
US043,114 1993-04-05

Publications (1)

Publication Number Publication Date
KR940024599A true KR940024599A (ko) 1994-11-18

Family

ID=21925571

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940007030A KR940024599A (ko) 1993-04-05 1994-04-04 데이타 요구방법 및 데이타 처리 시스템

Country Status (5)

Country Link
US (1) US5668975A (ko)
EP (1) EP0619547A1 (ko)
JP (1) JPH076122A (ko)
KR (1) KR940024599A (ko)
CN (1) CN1109610A (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5923857A (en) * 1996-09-06 1999-07-13 Intel Corporation Method and apparatus for ordering writeback data transfers on a bus
US6085271A (en) * 1998-04-13 2000-07-04 Sandcraft, Inc. System bus arbitrator for facilitating multiple transactions in a computer system
US6272601B1 (en) * 1999-05-20 2001-08-07 International Business Machines Corporation Critical word forwarding in a multiprocessor system
US7289460B1 (en) * 2002-06-14 2007-10-30 Lockheed Martin Corporation Satellite communications system
CN1322440C (zh) * 2003-08-01 2007-06-20 上海奇码数字信息有限公司 多设备系统中的通信子系统及其通信方法
US7729465B2 (en) * 2006-03-06 2010-06-01 Globalfoundries Inc. Asymmetric control of high-speed bidirectional signaling
JP5498505B2 (ja) 2008-12-19 2014-05-21 エスティー‐エリクソン、ソシエテ、アノニム データバースト間の競合の解決
US8478920B2 (en) * 2010-06-24 2013-07-02 International Business Machines Corporation Controlling data stream interruptions on a shared interface
US8458406B2 (en) 2010-11-29 2013-06-04 Apple Inc. Multiple critical word bypassing in a memory controller
US9600288B1 (en) 2011-07-18 2017-03-21 Apple Inc. Result bypass cache
KR20170094815A (ko) 2016-02-11 2017-08-22 삼성전자주식회사 비휘발성 메모리, 그것을 포함하는 컴퓨팅 시스템, 및 그것의 읽기 방법
US10380034B2 (en) * 2017-07-14 2019-08-13 International Business Machines Corporation Cache return order optimization

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4536839A (en) * 1982-03-30 1985-08-20 Mai Basic Four, Inc. Memory request arbitrator
US4967344A (en) * 1985-03-26 1990-10-30 Codex Corporation Interconnection network for multiple processors
EP0468831B1 (en) * 1990-06-29 1997-10-15 Digital Equipment Corporation Bus protocol for write-back cache processor
US5347648A (en) * 1990-06-29 1994-09-13 Digital Equipment Corporation Ensuring write ordering under writeback cache error conditions
CA2045756C (en) * 1990-06-29 1996-08-20 Gregg Bouchard Combined queue for invalidates and return data in multiprocessor system
JPH0810445B2 (ja) * 1990-09-21 1996-01-31 インターナショナル・ビジネス・マシーンズ・コーポレイション 動的バス調停方法及び装置

Also Published As

Publication number Publication date
EP0619547A1 (en) 1994-10-12
JPH076122A (ja) 1995-01-10
US5668975A (en) 1997-09-16
CN1109610A (zh) 1995-10-04

Similar Documents

Publication Publication Date Title
KR100337056B1 (ko) 상이한 주파수로 동작하는 버스사이에 전송되는 데이터를버퍼링하는 디바이스 및 방법
KR910006856A (ko) 어드레스 레지스터를 이용하여 동적으로 버스제어를 실행하는 마이크로컴퓨터
KR940024599A (ko) 데이타 요구방법 및 데이타 처리 시스템
US5313602A (en) Multiprocessor system and method of control over order of transfer of data between buffer storages
KR890007173A (ko) 애드레스 버스 제어장치
KR960015368A (ko) 데이타 프로세싱 시스템
KR960018940A (ko) 브리지 및 컴퓨터 시스템
JPS61217861A (ja) デ−タ処理方式
KR950009451A (ko) 데이타처리 시스템
US5590279A (en) Memory data copying apparatus
US6425065B2 (en) Tag RAM with selection module for a variable width address field
USRE38514E1 (en) System for and method of efficiently controlling memory accesses in a multiprocessor computer system
JPH09305485A (ja) 画像メモリ制御方式
US20240078046A1 (en) Computer system and method for data access
JPS59121561A (ja) マルチプロセサシステムにおける共有資源アクセス保護方式
US4295192A (en) Row address memory map overlap
JPS62241045A (ja) 記憶装置
KR960018881A (ko) 비트 필드 주변 장치 및 그것을 갖는 비트 필드 시스템
JPS59144965A (ja) アドレス制御装置
US6286081B1 (en) Mechanism for ensuring data coherency during sequential readings of portions of data that changes with time
JPS63191398A (ja) 情報処理装置
JPH077357B2 (ja) バッファ制御方式
JPS60142766A (ja) 記憶制御方式
JPS62172457A (ja) バス接続装置
JPH04346155A (ja) マルチプロセッサシステム

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19940404

PG1501 Laying open of application
PC1203 Withdrawal of no request for examination
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid